CN101699627B

CN101699627B - 一种非易失性存储阵列

Info

Publication number: CN101699627B
Application number: CN2009100447508A
Authority: CN
Inventors: 方粮; 孙鹤; 池雅庆; 朱玄; 仲海钦; 张超
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2009-11-12
Filing date: 2009-11-12
Publication date: 2012-06-27
Anticipated expiration: 2029-11-12
Also published as: CN101699627A

Abstract

本发明公开了一种非易失性存储阵列，目的是使得存储阵列开关电阻比高，制备工艺简单，性价比高。非易失性存储阵列由上电极、存储介质层、下电极组成，存储介质层位于下电极与上电极之间；上电极和下电极均为线状且呈十字交叉状，交叉处为电阻开关单元；存储介质层由变氧化率的钛氧化物构成，其连接下电极处边界和连接上电极处边界上的氧原子与钛原子数目比例呈线性变化。本发明存储阵列开关电阻比高，容错能力高且具体有双极性，工作电流小，功耗低。

Description

一种非易失性存储阵列

技术领域

本发明涉及一种非易失性存储阵列，尤其涉及一种以变氧化率钛氧化物为存储介质的非易失性存储阵列。

背景技术

目前，占据主要市场份额的非易失性存储阵列是电容电荷型的FLASH存储阵列。随着微电子工艺的发展，存储单元的尺寸逐渐变小，存储阵列的集成密度也不断提高。而FLASH存储单元的尺寸减小到纳米量级后，其性能急剧降低，功耗急剧上升。因此，研发纳米尺度下能够正常工作的非易失性存储阵列迫在眉睫，已成为研究热点。

电阻开关阵列是一种能够在纳米尺度正常工作的非易失性存储阵列。非易失性存储阵列一般由上层平行导线、电阻开关单元、下层垂直导线组成，上下层导线交叉处为电阻开关单元，电阻开关单元由上电极/存储介质层/下电极三层组成。改变上下层导线间的电压或电流，能够改变存储介质层的电阻，从而实现信息存储。

申请号为200610165950.5的中国专利公开了一种采用缺氧金属氧化物层的非易失性存储装置及其制造方法。该非易失性存储装置包括开关装置和连接该开关装置的电阻开关单元。开关装置可以包括三极管或二极管，形成1T1R结构。电阻开关单元的存储介质层包含两层金属氧化物，其中一层是缺氧金属氧化物(如1到50nm厚的ZnO、ITO等)，在缺氧金属氧化物层上再形成数据存储层(如NiO、ZnO等)。电阻开关单元的上下电极

专利号为US20070205456A1的美国专利公开了一种非易失性存储器件及其存储阵列(Nonvolatile memory device and nonvolatile memory arrayincluding the same)，该存储阵列由上层平行导线、电阻开关单元、下层垂直导线构成。其中电阻开关单元的存储介质层由两层不同特性的金属氧化物组成，分别为具有n型半导体特性(如NiO等)和具有P型半导体特性(如TiO₂、ZnO、CoO等)的金属氧化物。电阻开关单元的上下层电极选取Ir、Ru、Pt或包含元素Ir、Ru、Pt的导电金属氧化物，形状为块状，与存储介质层相同。电阻开关单元是一种具有肖特基特性的非易失性存储单元，只在上层平行导线与下层垂直导线交叉处存在，通过在不同氧浓度下制备10nm的NiO层呈现出不同的电学特性曲线。虽然这种存储阵列开关电阻比最高能达到1000，但相比一层金属氧化物而言，制备复杂，且其电阻开关特性为单极性，电阻开关单元低阻态电流较大，为10mA，很难满足超高密度、超低功耗的存储要求。专利号为US20070257257A1的美国专利公开了一种含有无定形合金氧化物层的非易失性存储器件及其制备方法(Nonvolatile memory device including amorphous alloy metal oxide layer andmethod of manufacturing the same)，其存储介质层由过渡金属氧化物和与之晶相不同的其它金属氧化物混合构成。与一层金属氧化物相比，制备复杂，开关电阻比小于10，导致存储单元容错能力差。

发明内容

本发明要解决的技术问题是，针对目前非易失性电阻开关存储阵列开关电阻比低、制备工艺复杂的问题，提出一种以变氧化率钛氧化物为存储介质的非易失性存储阵列，使得存储阵列开关电阻比高，制备工艺简单，性价比高。

以变氧化率钛氧化物为存储介质的非易失性存储阵列由上电极、存储介质层、下电极组成。存储介质层位于下电极表面，上电极位于存储介质层表面。

上电极和下电极均为线状。下电极厚度h1为50nm至1μm，线宽d1为30nm至10μm。存储介质层制备于下电极表面，厚度h2为20nm至60nm。上电极制备于存储介质层表面，与下电极呈十字交叉状，厚度h3为50nm至1μm，线宽d2为30nm至10μm。考虑材料成本和功耗，一般取h1＝h3，d1＝d2。上电极和下电极交叉处为电阻开关单元。

上电极和下电极均采用1)金属(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe、Ru、Ir)及它们之间任意组合形成合金，2)RuO₂、In₂O₃、SnO₂、ITO等金属氧化物制备。优选Pt、Ru、Ir。为了实现器件的开关电压极性可配置，上下电极优选相同材料。

存储介质层为平板状，由变氧化率的钛氧化物构成，存储介质层连接下电极处边界上的氧原子与钛原子数目比例值为a，a的取值范围为1.3～1.7，存储介质层连接上电极处边界上的氧原子与钛原子数目比例值为b，b的取值范围为1.8～2.5；存储介质层与上下电极的两边界之间的氧原子与钛原子数目比例呈线性变化，变化的规律是：y＝kx+a，其中y为氧原子与钛原子数目比例，x为离开下界面的距离，0≤x≤h2，变化率k＝(b-a)/h2。

本发明以变氧化率钛氧化物为存储介质的非易失性存储阵列的制备方法是：

第一步，采用光刻(PL)、电子束光刻(EBL)、离子束光刻(IBL)、聚焦电子束诱导沉积(FEB)、聚焦离子束诱导沉积(FIB)、干法刻蚀(DE)或湿法刻蚀(WE)的方法制备厚度为h1、宽度为d1的下电极。

第二步，采用氧气气氛中电子束蒸镀的方法制备厚度为h2的存储介质层：

蒸镀该存储介质层的靶材为TiO₂。

其中蒸镀参数：氧分压为靶材附近真空度参数，5×10^-4Pa至5×10^-2Pa；衬底温度为室温到300℃；沉积速率为1 到10

为使制备的氧钛原子之比呈线性变化，控制氧分压从开始蒸镀时的5×10^-4Pa至1×10^-3Pa之间，到结束蒸镀时的1×10^-3Pa至5×10^-2Pa之间线性变化，沉积速率为1

到10

第三步，采用光刻(PL)、电子束光刻(EBL)、离子束光刻(IBL)、聚焦电子束诱导沉积(FEB)、聚焦离子束诱导沉积(FIB)、干法刻蚀(DE)或湿法刻蚀(WE)的方法制备厚度为h3、宽度为d2的上电极。制备上电极的材料与制备下电极的材料相同。

第四步，配置电阻开关单元的电压极性：

4.1在上电极或下电极施加初始双稳态触发扫描电压或脉冲电压(脉冲宽度为100ms至1s)，外加电压使存储介质层的电场强度为10⁶V/cm至10⁸V/cm，同时限制通过电阻开关单元的电流，使得电流Ic≤1mA，防止电阻开关单元的硬击穿。

4.2施加电压极性与初始双稳态触发电压相同的扫描或脉冲电压(脉冲宽度为10ns至100ms)。电阻开关单元从低阻态向高阻态转换；

4.3施加电压极性与初始双稳态触发电压相反的扫描或脉冲电压，电阻开关单元由高阻态向低阻态转换，电阻开关特性为双极性。

若4.2步施加电压极性与初始双稳态触发电压相反的扫描或脉冲电压，电阻开关单元从高阻态向低阻态转换；则4.3步施加电压极性与初始双稳态触发电压相同的扫描或脉冲电压，电阻开关单元由低阻态向高阻态转换，电阻开关特性同样为双极性。

采用本发明可以达到以下技术效果：

1.本发明存储阵列开关电阻比超过1000，容错能力高；

2.本发明存储阵列具体有双极性，工作电流小，功耗低；

3.本发明方法是沿存储截面制备变氧浓度存储介质层，能有效提高存储阵列开关电阻比，且可精确调节氧浓度变化比例，便于选择合适的电阻开关比等器件参数；

4.本发明方法与CMOS工艺兼容，制备工艺简单，成本低；

5.采用本发明方法在优选上下电极材料后，器件的开关电压极性可配置。

附图说明

图1为专利号为US20070205456A1的非易失性存储阵列立体图。

图2为专利号为US20070205456A1的非易失性存储单元剖视图。

图3为本发明非易失性存储器结构示意图。

具体实施方式

图1为专利号为US20070205456A1的非易失性存储阵列立体图。图2为图1所示非易失性存储阵列正向剖视图。这种非易失性存储阵列由上层平行导线15、电阻开关单元、下层垂直导线10组成。电阻开关单元只在上层平行导线15与下层垂直导线10交叉处存在。电阻开关单元由上电极14、存储介质层16、下电极11三层组成，电阻开关单元上面有上层平行导线15，下面有下层垂直导线10。上电极14和下电极11选取Ir、Ru、Pt或包含元素Ir、Ru、Pt的导电金属氧化物制成。存储介质层16由p型/n型金属氧化物12、n型/p型金属氧化物13组成。

图3是本发明非易失性存储阵列结构示意图。本发明非易失性存储阵列由下电极11、存储介质层16、上电极14组成。下电极11为线状，厚度h1为50nm至1μm，线宽d1为30nm至10μm。存储介质层16为平板状，采用变氧化率钛氧化物制备，位于下电极11表面，厚度h2为20nm至60nm。上电极14为线状，制备于存储介质层16表面，厚度h3为50nm至1μm，线宽d2为30nm至10μm。上电极14和下电极11相互垂直交叉，交叉处构成电阻开关单元。

表1是采用本发明所述的制备方法，采用不同材料制备出的非易失性存储阵列的实施例的情况。经过多次实验，发现电极的厚度和宽度对开关电阻比影响不大，但电极的制备材料对开关电阻比的影响较大。表中分别列出了本发明所述的电极采用的三种材料即金属及它们之间任意组合形成合金、由P、N、As、B掺杂到Si、Ge、SiGe、GaN、GaAs、InP半导体材料中的复合材料、金属氧化物的实施例情况。优选的Ru、Ir和表中所列的 Pt情况基本相同，其它金属相比这三种开关电阻比有所下降，由P、N、As、B掺杂到Si、Ge、SiGe、GaN、GaAs、InP半导体材料中的复合材料做出来的开关电阻比比金属的要差，金属氧化物做出来的开关电阻比比由P、N、As、B掺杂到Si、Ge、SiGe、GaN、GaAs、InP半导体材料中的复合材料做出来的要差。但所有这些材料均可保证本发明非易失性存储阵列的开关电阻比大于1000(在0.2V处测得)。

表1

Claims

1.一种非易失性存储阵列，其特征在于它由上电极(14)、存储介质层(16)、下电极(11)组成，存储介质层(16)位于下电极(11)表面，上电极(14)位于存储介质层(16)表面，上电极(14)和下电极(11)均为线状；上电极(14)与下电极(11)呈十字交叉状，交叉处为电阻开关单元；上电极(14)和下电极(11)采用金属及它们之间任意组合形成合金制备，或采用金属氧化物制备；存储介质层(16)为平板状，由变氧化率的钛氧化物构成，存储介质层(16)连接下电极(11)处边界上的氧原子与钛原子数目比例值为a，a的取值范围为1.3～1.7，存储介质层(16)连接上电极(14)处边界上的氧原子与钛原子数目比例值为b，b的取值范围为1.8～2.5；存储介质层(16)与上下电极的两边界之间的氧原子与钛原子数目比例呈线性变化。

2.如权利要求1所述的非易失性存储阵列，其特征在于所述下电极(11)厚度h1为50nm至1μm，线宽d1为30nm至10μm；存储介质层(16)厚度h2为20nm至60nm；上电极(14)厚度h3为50nm至1μm，线宽d2为30nm至10μm。

3.如权利要求2所述的非易失性存储阵列，其特征在于所述h1＝h3，d1＝d2。

4.如权利要求1所述的非易失性存储阵列，其特征在于上电极(14)和下电极(11)采用相同材料制备。

5.如权利要求1所述的非易失性存储阵列，其特征在于上电极(14)和下电极(11)采用金属及它们之间任意组合形成合金制备时，金属指Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe、Ru、Ir；采用金属氧化物制备时，金属氧化物指RuO₂、In₂O₃、SnO₂、ITO。

6.如权利要求1或5所述的非易失性存储阵列，其特征在于上电极(14)和下电极(11)优选采用Pt、Ru、Ir制备。

7.如权利要求1所述的非易失性存储阵列，其特征在于存储介质层(16)与上下电极(11)的两边界之间的氧原子与钛原子数目比例线性变化的规律是：y＝kx+a，其中y为氧原子与钛原子数目比例，x为离开下界面的距离，0≤x≤h2，变化率k＝(b-a)/h2。