[go: up one dir, main page]

CN101682298B - 用于谐波抑制混合器的免校准的本机振荡器信号的产生 - Google Patents

用于谐波抑制混合器的免校准的本机振荡器信号的产生 Download PDF

Info

Publication number
CN101682298B
CN101682298B CN200880015041.0A CN200880015041A CN101682298B CN 101682298 B CN101682298 B CN 101682298B CN 200880015041 A CN200880015041 A CN 200880015041A CN 101682298 B CN101682298 B CN 101682298B
Authority
CN
China
Prior art keywords
local oscillator
digital local
oscillator signal
circuit
phase places
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880015041.0A
Other languages
English (en)
Other versions
CN101682298A (zh
Inventor
何新
约翰内斯·H·A·布雷克曼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101682298A publication Critical patent/CN101682298A/zh
Application granted granted Critical
Publication of CN101682298B publication Critical patent/CN101682298B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明提供一种用于从当前的数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的电路，其中第一波形组合器电路被布置用于通过对数字本机振荡器信号的多个相位中的两个相位进行逻辑组合来从数字本机振荡器信号的多个相位产生至少一个第一开关控制信号，并且第二波形组合器电路被布置用于通过将数字本机振荡器信号的多个相位中的一个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字本机振荡器信号的多个相位产生至少一个第二开关控制信号。为了补偿相位误差，第一波形组合器电路和第二波形组合器电路的拓扑被布置为完全彼此对称，其中在第一波形组合器中，用于提供第二波形组合器的功能的电路部分被用作虚设电路，并且在第二波形组合器中，用于提供第一波形组合器的功能的电路部分被用作虚设电路。因此，用于提供数字本机振荡器信号的多个相位的源具有相同的负载，并且因此可以确保所需相移。

Description

用于谐波抑制混合器的免校准的本机振荡器信号的产生
技术领域
本发明涉及一种用于从数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的方法以及实施该方法的电路。 
特别地，本发明涉及多个根据免校准相移的开关控制信号的时序。 
背景技术
在数字电视(DTV)接收机中，需要抑制期望的DTV频率的三阶干扰和五阶干扰，例如由根据第二代(2G)和/或第三代(3G)通信网络标准的无线应用所介绍的。由于通过RF滤波器的方式不能完全过滤掉所述频率中的这些三阶谐波和五阶谐波，从而导致了缺陷的产生。因此，为了共存，需要一种谐波抑制混合器。 
例如，如H.Brekelmans and L.Tripodi在“Pre-study result RF tunerfor TV on Mobile in CMOS90”，Technical Note PR-TN 2005/01139，Feb.2006中所述，谐波抑制混合器的一个重要的性能规格在于构成开关控制信号波形的分量的相对时移。在图4A中，示出了时移Td，即组成一个开关控制信号的平顶部分与主开关控制信号波形之间的相对时移。此外，如图4B中所示，时移Td基本不得超过4微微秒，以保持40dB的抑制。因此，针对800MHz的T＝1.25纳秒的周期，仅可接受0.32％的误差。 
发明内容
因此，本发明的目的是提供一种改进的方法和设备，以用于在谐波抑制接收机中产生LO频率。 
本发明的另一个目的是提供一种可避免系统相位误差并因此可 消除额外的校准装置的用于产生LO频率的改进的方法和设备。本发明由独立权利要求限定。从属权利要求用于描述优选实施例。 
在本发明的第一方面中，提出一种用于从数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的电路，该电路包括：第一波形组合器电路，其被布置用于通过对数字本机振荡器信号的多个相位中的两个相位进行逻辑组合来从数字本机振荡器信号的多个相位产生至少一个第一开关控制信号；以及第二波形组合器电路，其被布置用于通过将数字本机振荡器信号的多个相位中的一个相位与具有静态逻辑值的预定信号进行逻辑组合来从所述数字本机振荡器信号的多个相位产生至少一个第二开关控制信号；其中第一波形组合器和第二波形组合器的拓扑结构完全彼此对称；其中在第一波形组合器中用于提供第二波形组合器的功能的电路部分被用作虚设电路；并且其中在第二波形组合器中用于提供第一波形组合器的功能的电路部分被用作虚设电路。 
在本发明的另一方面中，提出一种用于从数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的方法，其中该方法包括：第一产生步骤，用于通过对数字本机振荡器信号的多个相位中的两个相位进行逻辑组合来从数字本机振荡器信号的多个相位中的第一组相位产生至少一个第一开关控制信号；以及第二产生步骤，用于通过将数字本机振荡器信号的多个相位中的一个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字振荡器的多个相位中的第二组相位产生至少一个第二开关控制信号；并且在第一产生步骤中，作为虚设负载的电路部分通过将数字本机振荡器信号的多个相位中的一个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字本机振荡器的多个相位中的第一组相位产生至少一个虚设的开关控制信号；并且在第二产生步骤中，作为虚设负载的电路部分通过对数字本机振荡器信号的多个相位中的两个相位进行逻辑组合来从数字本机振荡器信号的多个相位中的第二组相位产生至少一个虚设的开关控制信号。 
因此，本发明的思想是免校准地产生谐波抑制接收机中所需的开关控制信号。通过使用虚设电路的思想，提供一种完全彼此对称的波形组合器电路拓扑，以使可针对相移中允许的误差实现所需的准确性。此外，不需要在传统拓扑中所使用的(多个)额外的45度相位校正环路。
在一个实施例中，向第一波形组合器电路提供数字本机振荡器信号的四个相位作为输入信号，每个相位对于这四个相位中的另外两个相位具有90度的相移，并且向第二波形组合器电路提供数字本机振荡器信号的四个相位作为输入信号，每个相位对于这四个相位中的另外两个相位具有45度的相移。 
在一个实施例中，通过两个各自级联的二分频电路的两级来从数字本机振荡器信号产生数字本机振荡器信号的多个相位。 
在进一步的改进中，通过四分频电路来从具有数字本机振荡器信号的四倍的预定的源数字本机振荡器信号产生所述数字本机振荡器信号的多个相位。所述四分频电路可以由以环状结构连接的四个锁存器组成，四个锁存器的第一个的输入端具有反转的极性，其中所述环状结构中的第一锁存器和第三锁存器由数字本机振荡器信号的上升沿触发，而所述环状结构中的第二锁存器和第四锁存器由数字本机振荡器信号的下降沿触发。通过单级的四分频电路还可以进一步避免在两级级联的二分频电路中可能存在的相位不确定的问题。 
在一个特定实施例中，数字本机振荡器的多个相位包括数字本机振荡器的8个分别相移的相位，所述8个相位从运行在四倍于数字本机振荡器信号频率的频率处的输入时钟产生；其中第一波形组合器电路被布置用于从数字本机振荡器信号的多个相位中的四个相位产生具有25％占空比的四个第一开关控制信号；并且其中第二波形组合器电路被布置用于从数字本机振荡器的多个相位中的四个相位产生具有50％占空比的四个第二开关控制信号。 
以上公开的方法和电路的一种可能的应用是谐波抑制混合器，其用于将由包含同相和正交输入信号的输入信号与数字本机振荡器信号混合，其中所述谐波抑制混合器包括两个开关核心，其中第一开关核心由第一开关控制信号进行切换而第二开关核心由第二开关控制信号进行切换，其中第二开关控制信号的脉冲中心与第一开关控制信号的脉冲中心重合；并且其中通过根据上述一个实施例的用于从数字本机振荡器信号的多个相位产生多个开关控制信号的电路来产生第一开关控制信号和第二开关控制信号。 
附图说明
参照以下所述实施例来说明，本发明的这些及其他方面将变得很显然。在如下示图中 
图1示出了包括两个NMOS开关核心的谐波抑制(HR)混合器的示例； 
图2示出了图1中的HR混合器的开关控制信号以及谐波抑制混合器中的等效的本机振荡器(LO)信号； 
图3示出了IQ-HR混合器所需要的正交的开关控制信号和各IQ-HR混合器中等效的正交LO信号； 
图4A示出了图1中的谐波抑制混合器中的平顶LO波形的时移Td； 
图4B示出了五阶谐波的抑制，其为图4A中的平顶开关控制信号的时移Td的函数； 
图5示出了用于谐波抑制LO产生的第一方法； 
图6示出了完全对称的谐波抑制LO产生的实施例； 
图7A示出了图6中所示的实施例的进一步改进； 
图7B示出了图7A的实施例中所使用的单级四分频器的示例； 
图8示出了在根据本发明的HR混合器的IF输出处获得的等效LO波形的示例；以及 
图9A和图9B示出了使用根据本发明的方法所产生的谐波抑制率的蒙特卡洛模拟结果。 
应该注意的是，图示为示意图而不是按照实际比例所绘。不同图示中的相同的参考符号(如果存在)均指相应的元件。本领域技术人员可以理解的是在不脱离本发明的实际构思的情况下可存在本发明的其他替代的并且等效的实施例，而本发明的保护范围仅由权利要 求限定。 
具体实施方式
在图1中，示出了被配置用于抑制本机振荡器(LO)频率的三阶谐波和五阶谐波的谐波抑制(HR)混合器的简单示例，其提供例如在移动电视(TVoM)应用中所期望的低噪以及较高的三阶交互调变点(IP3)性能。 
如图1所示，该混合器100大致由两个NMOS开关核心110、120组成，其中开关核心110(图1的顶部)由50％占空比的LO频率控制，所述50％占空比的LO频率与传统的被动式混合器中的完全相同，而另一个开关核心120(图1中底部)由25％占空比的LO频率控制，所述25％占空比的LO频率的脉冲中心与50％占空比的LO频率的脉冲中心重合。波形Roof_P(就像一个平顶)恰好位于波形CLK_P的中心位置。应该注意，为了使用包括同相(I)和正交(Q)分量的通信信号或信道，需要两个类似结构的混合器100，因此如图3所示为期望的开关控制信号。 
不用说，可以以各种方式来修改图1的开关核心。例如，NPN晶体管可以直接取代图1中所示的NMOS场效应晶体管。此外，可能需要使用砷化镓场效应晶体管，以允许在更高的RF传输频率处操作，但是可替换地，可以使用硅场效应晶体管来通过标准CMOS工艺将无线接收机与CMOS数字电路集成。 
例如，通过将底部开关核心120中的晶体管宽度设置为顶部开关核心110中的晶体管宽度的 
Figure G2008800150410D00051
倍，并且将底部开关核心120中的电阻设置为顶部开关核心110中的电阻的 
Figure G2008800150410D00052
倍，当闭合这两个开关核心时，底部开关核心120中产生的电流是顶部开关核心110中产生的电流的 
Figure G2008800150410D00053
倍。 
通过电流相加的方式，提供如图2所示的结果的输出波形，RF输入RF_P和RF_N为直流输入。等效LO包络模拟正弦波形，并且因此抑制了与所使用的LO频率的三阶谐波和五阶谐波处的频率之间的RF干扰，而将期望的RF信号转化(即，向下混频)为基带信 号。 
如上所述，为了解调I(同相)和Q(正交)信道，如图3所示，将产生等效的正交开关控制信号，即，LO时钟信号。实际上，单个开关控制信号波形的时间准确度和幅度准确度将确定期望的谐波抑制(HR)的比率。 
例如H.Brekelmans and L.Tripodi在“Pre-study result RF tunerfor TV on Mobile in CMOS90”，Technical Note PR-TN 2005/01139，Feb.2006中指出，最重要的性能规格是平顶部分与主开关波形之间的相对时移。 
在图4A中，示出了时移Td，即平顶与主开关波形之间的相对时移。如图4B所示，时移Td必须基本上不超出4微微秒，以保持40dB的抑制。因此，对于800MHz处的T＝1.25纳秒的周期来说，只有0.32％的误差是可接受的。 
如上所述，为了在谐波抑制接收机中使用，提出了一种用于产生所需的本机振荡器频率的多个相位的免校准发生器，以产生根据本发明的开关控制信号，其中将提出一种完全对称的波形产生拓扑和虚设电路。在一个实施例中，本机振荡器(LO)发生器电路包括由图5中所示的差分触发器(flip-flops)(D-FF)产生的振荡器波形的8个相位。在图6中，虚设电路的引入增强了所述本机振荡器(LO)发生器电路，以分别产生50％占空比的波形和25％占空比的波形。作为进一步的改进，图7A示出了替换方式，其中分频器包括4分频电路。 
现在参照图5，为了产生数字本机振荡器信号(或LO波形)的8个相位，在第一方法中使用二分频电路的两个级联级。因此，差分输入时钟In_CLK工作于将要产生的期望的数字本机振荡器频率(LO频率)的四倍频率处。第一二分频器(或简称为分频器)D1提供具有90度相移的四个正交输出，而频率为输入时钟In_CLK的一半。随后的分频器D2和D3进一步将所述时钟平分(除2)以产生期望的LO频率，同时在输出端获得45度的相移。 
通过分别来自分频器D2的两个输出的各自的逻辑“AND”组合 (例如，通过使用AND电路或AND门)来在波形组合器510中产生所需的具有25％占空比的开关控制信号。不用说，该示例中使用逻辑“AND”是为了说明的目的，即其对本文所公开的解决方案不是必须的。例如，分频器D2的输出Q和I通过AND门511进行逻辑AND组合产生所需的如图3的顶部所示的Q_Roof_P。 
相应地，通过对D3输出之一与“1”(或逻辑高电平)进行各个逻辑“AND”组合来在波形组合器520中产生50％占空比的开关控制信号。由于额外的“AND”操作，50％占空比的LO基本呈现出与25％占空比的开关控制信号具有相同的时延。例如，通过AND门518来使“1”与分频器D3的输出Ib(其中“b”表示Ib对应于I非)进行逻辑AND组合，产生所需要的图3的底部所示的I_CLK_N。 
因此，通过对AND电路511至518的所有输出进行仔细的相位校准，可以获得用于控制谐波抑制混合器的开关核心的循环开关控制信号所期望的波形。 
但是，在上述方法中25％占空比的LO的中心可能不能准确地与主开关波形的中心重合。这是因为分频器D2和分频器D3的输出负载不同。在分频器D2中，将每个输出提供给两个AND门，而在分频器D3中，仅将每个输出提供给一个AND门。由于不同的电容负载，因此难以保证分频器D2和D3输出中的45度相移。为了补偿该相位误差，需要复杂的8相位校正电路。 
现在参考图6，其示出了根据本发明的完全对称的改进的循环开关控制信号产生的一个实施例的简要示图。 
与图5中所示的初始的方法相比，在分频器D2的输出端添加了虚设的50％占空比开关控制信号波形的产生(例如波形组合器520)。此外，也在分频器D3的输出端添加了虚设的25％占空比开关控制信号波形的产生(例如波形组合器510)。因此，50％和25％占空比波形产生电路包括在D2和D3的输出端的相同的波形组合器610和620。因此，如果输入时钟的占空比为50％时，则两个分频器D2和D3具有相同的负载，并且可以确保期望的相移。 
在上述方法中，已经假设D2的输出Q的相位领先于分频器D3 的输出Q的相位45度。在这方面，根据电路实施，分频器D2的输出Q的相位可能落后于分频器D3的输出Q的相位135度。因此，代替HR混合器的输出的电流加(current summing)的操作的是，电路进行电流减(current substraction)的操作，并且因此HR混合器变为谐波混合器。为了避免以上所讨论的相位不确定的问题，可以在二分频器D2和D3中添加额外的预设部件。但是，这种额外的电路部件可能降低工作频率并且也能降低相位噪声。 
在图7A中所示的进一步的改进中，建议使用单级四分频电路，其代替图5和图6中所示的二分频电路D1、D2和D3的二级联级530(图5)、630(图6)。如图7B中所示，新的分频器730由四个锁存器731、732、733和734组成，所述四个锁存器连成环，在第一锁存器731的输入端具有反转的极性。 
此外，第一锁存器731和第三锁存器733由输入时钟In_CLK的上升沿触发，而第二锁存器732和第四锁存器734通过使用倒相的输入时钟信号In_CLKb由输入时钟信号的下降沿触发。因此，根据需要，数字本机振荡器信号的相位Q1与相位Q2之间的相移、相位Q2与相位Q3之间的相移以及相位Q3与相位Q4之间的相移被确定为45度。 
通过将本文中所提出的谐波抑制(HR)混合器的RF输入设置为直流电平，这可以在HR混合器的IF输出端获得等效的LO波形，如图8所示。因此，可以从等效LO波形的频谱计算出三阶HR比率和五阶HR比率，即，基本频率的功率减去三阶谐波或五阶谐波的功率。如图9A和9B，其示出了运行了100次的图示性的蒙特卡洛(MC)的仿真结果。测试平台包括输入LO缓冲器、HR LO产生装置的核心以及HR混合器。只要在实际实施中具有足够的余地，三阶HR比率和五阶HR比率的均值均大于60dB。 
最后，应该注意的是，本文中图6、图7A和图7B中所提出的电路布置可以用于TVoM应用中各谐波抑制(HR)混合器的开关控制信号产生。可替换地，对于单个谐波混合器的开关控制信号的产生，可以使用相同的解决方案来消除校准回路。 
总之，本发明已提出了一种用于从数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的电路，其中第一波形组合器电路被布置用于通过对数字本机振荡器信号的多个相位中的两个相位进行逻辑组合来从数字本机振荡器信号的多个相位产生至少一个第一开关控制信号，并且第二波形组合器电路被布置用于通过将数字本机振荡器信号的多个相位中的一个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字本机振荡器信号的多个相位产生至少一个第二开关控制信号。为了补偿相位误差，第一波形组合器电路和第二波形组合器电路的拓扑被布置为完全彼此对称，其中在第一波形组合器电路中，用于提供第二波形组合器电路的功能的电路部分被用作虚设电路，并且在第二波形组合器电路中，用于提供第一波形组合器电路的功能的电路部分被用作虚设电路。因此，用于提供数字本机振荡器信号的多个相位的源具有相同的负载，并且因此可以确保期望的相移。 
在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一个”或“一”不排除多个。单个装置或者其他单元可以实现权利要求中所述的几项的功能。在相互不同的从属权利要求中所述的特定措施不表示这些措施的组合不是有利的。 
可以计算机程序存储/分布在适当的介质，诸如与其他硬件一起提供的或作为其他硬件的一部分的光存储介质或固态介质，但是也可以以其他形式分布，诸如通过因特网或者其他有线或无线的通信系统。 
权利要求中的任何参考符号不解释为对范围的限制。 

Claims (7)

1.一种用于从数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的电路，其中该电路包括：
第一波形组合器电路，其被布置用于通过将数字本机振荡器信号的多个相位中的4个相位进行逻辑组合来从数字本机振荡器信号的多个相位产生4个具有25％占空比的第一开关控制信号；以及
第二波形组合器电路，其被布置用于通过将数字本机振荡器信号的多个相位中的4个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字本机振荡器信号的多个相位产生4个具有50％占空比的第二开关控制信号；
其中，第一波形组合器电路和第二波形组合器电路的拓扑完全彼此对称；其中在第一波形组合器电路中，用于提供第二波形组合器电路的功能的电路部分被用作虚设电路；并且其中在第二波形组合器电路中，用于提供第一波形组合器电路的功能的电路部分被用作虚设电路；
数字本机振荡器信号的多个相位包括数字本机振荡器的8个分别相移的相位，其中所述数字本机振荡器的相位从运行在数字本机振荡器信号频率的4倍频率处的输入时钟产生。
2.根据权利要求1所述的电路，其中第一波形组合器电路具有作为输入的数字本机振荡器信号的四个相位，每个相位均具有相对于另外两个相位的90度的相移；并且其中第二波形组合器电路具有作为输入的数字本机振荡器信号的四个相位，每个相位均具有相对于另外两个相位的45度的相移。
3.根据权利要求1或2所述的电路，其中通过两个各自级联的二分频电路的两级从数字本机振荡器信号来产生数字本机振荡器信号的多个相位。
4.根据权利要求1或2所述的电路，其中通过四分频电路从具有数字本机振荡器信号的四倍的预定的源数字本机振荡器信号来产生数字本机振荡器信号的多个相位。
5.根据权利要求4所述的电路，其中所述四分频电路由以环形结构连接的四个锁存器组成，并且所述四个锁存器的第一个锁存器的输入端具有反转的极性，其中该环形结构的第一锁存器和第三锁存器由数字本机振荡器信号的上升沿触发，并且该环形结构的第二锁存器和第四锁存器由数字本机振荡器信号的下降沿触发。
6.一种谐波抑制混合器，其用于将由同相和正交输入信号组成的输入信号与数字本机振荡器信号混合，
其中该谐波抑制混合器包括两个开关核心，
其中，第一开关核心由第一开关控制信号进行切换而第二开关核心由第二开关控制信号进行切换，
其中第二开关控制信号的脉冲中心与第一开关控制信号的脉冲中心重合；并且
其中由根据权利要求1至5之一所述的从数字本机振荡器信号的多个相位产生多个开关控制信号的电路来产生第一开关控制信号和第二开关控制信号。
7.一种用于从数字本机振荡器信号的多个相位产生用于谐波抑制混合器的多个开关控制信号的方法，该方法包括：
第一产生步骤，其用于通过对数字本机振荡器信号的多个相位中的4个相位进行逻辑组合来从数字本机振荡器信号的多个相位中的4个相位来产生4个具有25％占空比的第一开关控制信号；以及
第二产生步骤，其用于通过将数字本机振荡器信号的多个相位中的4个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字本机振荡器信号的多个相位中的4个相位来产生4个具有50％占空比的第二开关控制信号；并且
在第一产生步骤中，作为虚设负载的电路还通过将数字本机振荡器信号的多个相位中的一个相位与具有静态逻辑值的预定信号进行逻辑组合来从数字本机振荡器信号的多个相位中的第一组相位产生至少一个虚设开关控制信号；并且
在第二产生步骤中，作为虚设负载的电路还通过对数字本机振荡器信号的多个相位中的两个相位进行逻辑组合来从数字本机振荡器信号的多个相位中的第二组相位产生至少一个虚设开关控制信号；
数字本机振荡器信号的多个相位包括数字本机振荡器的8个分别相移的相位，其中所述数字本机振荡器的相位从运行在数字本机振荡器信号频率的4倍频率处的输入时钟产生。
CN200880015041.0A 2007-05-08 2008-05-08 用于谐波抑制混合器的免校准的本机振荡器信号的产生 Expired - Fee Related CN101682298B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07107724 2007-05-08
EP07107724.2 2007-05-08
PCT/IB2008/051818 WO2008135954A2 (en) 2007-05-08 2008-05-08 Calibration-free local oscillator signal generation for a harmonic-rejection mixer

Publications (2)

Publication Number Publication Date
CN101682298A CN101682298A (zh) 2010-03-24
CN101682298B true CN101682298B (zh) 2012-12-05

Family

ID=39944087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880015041.0A Expired - Fee Related CN101682298B (zh) 2007-05-08 2008-05-08 用于谐波抑制混合器的免校准的本机振荡器信号的产生

Country Status (6)

Country Link
US (1) US8385475B2 (zh)
EP (1) EP2179504B1 (zh)
CN (1) CN101682298B (zh)
AT (1) ATE499741T1 (zh)
DE (1) DE602008005157D1 (zh)
WO (1) WO2008135954A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2206001B1 (en) 2007-11-09 2014-04-16 Draka Comteq B.V. Microbend- resistant optical fiber
FR2930997B1 (fr) * 2008-05-06 2010-08-13 Draka Comteq France Sa Fibre optique monomode
US9197161B2 (en) * 2009-09-03 2015-11-24 Qualcomm Incorporated Driving a mixer with a differential lo signal having at least three signal levels
EP2360835B1 (en) 2010-02-19 2012-12-05 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Down-conversion using square wave local oscillator signals
KR20120030171A (ko) * 2010-09-17 2012-03-28 삼성전자주식회사 하모닉 성분을 제거하기 위한 장치 및 방법
TWI441462B (zh) * 2010-10-13 2014-06-11 Univ Nat Taiwan 雙模射頻收發器及其射頻訊號接收方法
EP2466744A1 (en) 2010-12-15 2012-06-20 ST-Ericsson SA Frequency conversion device for wireless systems
US8639206B1 (en) 2012-10-05 2014-01-28 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for quadrature mixer circuits
US9203385B2 (en) 2012-12-21 2015-12-01 Qualcomm Incorporated Signal component rejection
EP2869483B1 (en) * 2013-11-01 2018-10-24 The Swatch Group Research and Development Ltd. Signal receiver with a duty-cycle controller
CN106330177B (zh) * 2015-06-30 2018-11-27 展讯通信（上海）有限公司 锁存器
US9529380B1 (en) 2015-08-04 2016-12-27 Qualcomm Incorporated Local oscillator signal generation circuit with harmonic current rejection
US9680461B1 (en) * 2016-03-01 2017-06-13 Cognitive Systems Corp. Generating local oscillator signals in a wireless sensor device
US10044321B2 (en) 2016-08-02 2018-08-07 Samsung Electronics Co., Ltd System and method for linearizing a transmitter by rejecting harmonics at mixer output
US10694405B2 (en) * 2016-11-03 2020-06-23 Futurewei Technologies, Inc. Apparatus and method for setting a local oscillator duty ratio based on an image distortion level
CN113437941B (zh) * 2021-06-11 2022-10-14 电子科技大学 一种高边带抑制的高线性度单边带混频器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163208A (en) * 1998-12-15 2000-12-19 Ga-Tek Inc. One bit digital phase shift keyed carrier recovery and demodulator circuit
DE102005029273A1 (de) * 2005-06-23 2006-12-28 Infineon Technologies Ag Frequenzteilerschaltung und Verfahren zur Frequenzteilung
CN1945974A (zh) * 2005-08-18 2007-04-11 三星电子株式会社 半导体装置、扩频时钟发生器及其方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313688B1 (en) * 1998-07-24 2001-11-06 Gct Semiconductor, Inc. Mixer structure and method of using same
US8405152B2 (en) * 1999-01-15 2013-03-26 Broadcom Corporation System and method for ESD protection
EP2151962A1 (en) * 1999-04-02 2010-02-10 NTT DoCoMo, Inc. Channel estimation device and method and demodulation device
US7095801B1 (en) * 2001-03-30 2006-08-22 Skyworks Solutions, Inc. Phase adjustable polyphase filters
US6952572B2 (en) * 2001-06-20 2005-10-04 Freescale Semiconductor, Inc. Image rejection mixer with switchable high or low side injection
US7167686B2 (en) 2002-01-25 2007-01-23 Qualcomm Incorporated Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture
CA2415917A1 (en) * 2003-01-08 2004-07-08 Sirific Wireless Corporation Regenerative divider used for up-conversion and down conversion
KR100483848B1 (ko) * 2003-05-29 2005-04-15 삼성전자주식회사 평형 임피던스 소자의 편차 보상회로 및 이를 이용한주파수 혼합회로
EP1545006A1 (en) 2003-12-19 2005-06-22 Interuniversitair Microelektronica Centrum vzw ( IMEC) Local oscillator for harmonic image-rejection mixers
US7164901B2 (en) * 2003-12-24 2007-01-16 Agency For Science, Technology And Research DC offset-free RF front-end circuits and systems for direct conversion receivers
US20050175130A1 (en) * 2004-02-10 2005-08-11 Tony Yang Current mode image rejection mixer and method thereof
US7406134B1 (en) * 2004-03-04 2008-07-29 Altera Corporation Very high data rate up-conversion in FPGAs
DE602005015942D1 (zh) 2004-03-12 2009-09-24 R F Magic Inc
US7187917B2 (en) 2004-03-29 2007-03-06 Texas Instruments Incorporated Current interpolation in multi-phase local oscillator for use with harmonic rejection mixer
US7421259B2 (en) 2004-04-16 2008-09-02 Broadcom Corporation RF mixer with high local oscillator linearity using multiple local oscillator phases
US7509110B2 (en) 2005-03-14 2009-03-24 Broadcom Corporation High-order harmonic rejection mixer using multiple LO phases
EP1900099A2 (en) 2005-06-30 2008-03-19 Koninklijke Philips Electronics N.V. Multi-bit programmable frequency divider
US7483678B2 (en) * 2005-09-27 2009-01-27 Skyworks Solutions, Inc. Single chip GSM/EDGE transceiver architecture with closed loop power control
US7894778B2 (en) * 2006-06-30 2011-02-22 Broadcom Corporation LO generator to reject unwanted sideband
US7978785B2 (en) * 2006-08-02 2011-07-12 Edgewater Computer Systems, Inc. Quadrature frequency doubler with adjustable phase offset
US7634027B2 (en) * 2006-12-06 2009-12-15 Broadcom Corporation Method and system for independent I and Q loop amplitude control for quadrature generators
US7869781B2 (en) * 2006-12-06 2011-01-11 Broadcom Corporation Method and system for mitigating the effects of pulling in multiple phase locked loops in multi-standard systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163208A (en) * 1998-12-15 2000-12-19 Ga-Tek Inc. One bit digital phase shift keyed carrier recovery and demodulator circuit
DE102005029273A1 (de) * 2005-06-23 2006-12-28 Infineon Technologies Ag Frequenzteilerschaltung und Verfahren zur Frequenzteilung
CN1945974A (zh) * 2005-08-18 2007-04-11 三星电子株式会社 半导体装置、扩频时钟发生器及其方法

Also Published As

Publication number Publication date
US8385475B2 (en) 2013-02-26
EP2179504B1 (en) 2011-02-23
WO2008135954A3 (en) 2009-08-06
WO2008135954A2 (en) 2008-11-13
ATE499741T1 (de) 2011-03-15
EP2179504A2 (en) 2010-04-28
US20100119022A1 (en) 2010-05-13
DE602008005157D1 (de) 2011-04-07
CN101682298A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
CN101682298B (zh) 用于谐波抑制混合器的免校准的本机振荡器信号的产生
Lee A 3-to-8-GHz fast-hopping frequency synthesizer in 0.18-/spl mu/m CMOS technology
US7986192B2 (en) Harmonic rejection mixer and harmonic rejection mixing method
US10374588B2 (en) Quadrature clock generating mechanism of communication system transmitter
Mensink et al. Distortion cancellation by polyphase multipath circuits
US11005485B2 (en) Frequency multiplier and method for frequency multiplying
US20100134154A1 (en) Odd number frequency dividing circuit
JP2017508319A (ja) 遅延ロック・ループを使用した局部発振器信号生成
US10447250B2 (en) Multi-stage frequency dividers and poly-phase signal generators
KR102640588B1 (ko) 믹서 출력에서 고조파를 제거하여 송신기를 선형화하는 시스템 및 방법
Kang et al. A wideband receiver employing PWM-based harmonic rejection downconversion
US7940847B2 (en) Frequency synthesizer and frequency synthesizing method
van de Beek et al. A fast-hopping single-PLL 3-band MB-OFDM UWB synthesizer
US8638174B2 (en) Digital signal generator
US8155615B2 (en) Generation of a composite mitigation signal with a desired spectral energy distrubution
JP4851458B2 (ja) 装置、発振段、周波数選択器、システム、方法
US8378720B2 (en) Signal processing arrangement
KR101654639B1 (ko) 믹서 및 믹싱 방법
Forbes et al. Embedded LO synthesis method in harmonic rejection mixers
Liu et al. A wideband RF receiver with extended statistical element selection based harmonic rejection calibration
US20240283630A1 (en) Digital quadrature clock for low jitter applications
JP2010109716A (ja) 信号生成回路及びその信号生成方法
JP2012217157A (ja) ミキサ回路
Lee et al. A 3 kHz flicker noise corner, odd-phase active mixer for direct conversion receivers
Zarkeshvari DLL-based fractional-N frequency synthesizers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20200508