CN101672867A - 过电流检测电路 - Google Patents

Abstract

本发明提供了一种过电流检测电路。根据本发明的示例性方面的过电流检测电路包括检测晶体管、电势差设置单元、以及第一晶体管，通过电势差设置单元控制其电流值。此外，电势差设置单元包括第一耗尽型晶体管，电源电压被施加于第一耗尽型晶体管的漏极，并且第一耗尽型晶体管的栅极和源极被连接至第一晶体管的栅极；第二晶体管，第二晶体管的漏极和栅极被连接至第一晶体管的栅极；以及第二耗尽型晶体管，其被提供在第一晶体管和第二晶体管的源极之间的电流路径上，第二耗尽型晶体管的栅极和漏极被连接至检测晶体管的源极。

Description

过电流检测电路

技术领域

本发明涉及一种过电流检测电路，具体地涉及用于提高电流检测的精确度的技术。

背景技术

近年来，为了实现更高的可靠性/降低导通电阻/降低成本，已经进行了从现有技术中的机械继电器到装备有控制电路的功率MOSFET即IPD(智能功率器件)的更换，所述IPD作为用于驱动诸如例如汽车的车辆中的灯和电机的负载的开关元件。在被提供有负载和IPD的系统中，例如，如果诸如电线或者负载的短路的异常情况出现从而过电流流入负载，那么存在被提供在IPD和负载中的功率MOSFET将会被损坏的可能性。因此，通常在实践中给IPD提供下述电路，该电路检测过电流并且在这些组件被损坏之前切断功率MOSFET，即，为IPD提供过电流检测电路。此外，也已经期待此种过电流检测电路的电流检测值特性具有高精确度使得更加安全地保护负载和功率MOSFET。即，已经期待减少由各个组件的特性中的变化引起的误差。

日本未经审查的专利申请公开No.2005-039573提出了对于此问题的解决方案。图9示出在日本未经审查的专利申请公开No.2005-039573中公布的负载驱动电路(过电流检测电路)。图9中所示的电路包括电源电压端子1、负载2、输入端子3、输出端子4、控制电路5、接地电压端子6、恒流输出装置9、阈值电流输出装置10、输出MOS晶体管Q1、电流检测MOS晶体管Q2、检测电压转移MOS晶体管Q3、检测信号输出MOS晶体管Q4、以及检测电阻器Rs。注意的是，晶体管Q2、Q3和Q4、控制电路5、检测电阻器Rs、恒流输出装置9、以及阈值电流输出装置10组成负载驱动电路。注意的是，图9中的电路具有用于当电源电压被从电源电压端子1提供给负载2时检测晶体管Q1的源极和漏极之间的过电流的功能。具体地，图9中的电路其特征在于，即使当输出端子4处的电势小于接地电压端子处的电势时它也能够检测过电流。

在下文中简要地解释了图9中所示的电路的结构。通过输入端子3将电源电压端子1连接至Q1和Q2的漏极，并且连接到恒流输出装置9和阈值电流输出装置10的输入端子。通过输出端子4将负载2的高电势侧的电源电压端子连接至结点8。结点8也被连接至晶体管Q1的源极、检测电阻器Rs的一个端子以及电阻器Q4的源极。此外，负载2的低电势侧的电源电压端子被连接至接地电压端子6。

控制电路5的输出端子被连接至晶体管Q1和Q2的栅极。晶体管Q2的源极被连接至结点7。结点7也被连接至检测电阻器Rs的另一个端子和晶体管Q3的源极。恒流输出装置9的输出端子被连接至结点11。结点11也被连接至晶体管Q3的漏极和栅极以及晶体管Q4的栅极。阈值电流输出装置10的输出端子被连接至结点12。结点12也被连接至晶体管Q4的漏极和从其输出过电流检测信号的输出端子。

接下来，在下文中解释图9中的电路的操作。通过晶体管Q1控制从电源电压端子1供给负载2的电源电压的导通/切断状态之间的切换。即，通过从控制电路5输出的控制信号控制晶体管Q1的源极和漏极之间的连接。

由于晶体管Q1和Q2在结构上相互类似(只有尺寸是不同的，并且每单位沟道宽度的特性是等同的)，流过晶体管Q2的电流随着流过晶体管Q1的电流的增加基于晶体管Q1和Q2之间的相似比而增加(例如，如果流过晶体管Q1的电流是10A并且相似比是10000∶1，那么流过晶体管Q2的电流变成10A/10000＝1mA)。结果，结点7处的电势Vs和结点11处的电势V1上升。即，当晶体管Q4被导通时，流过其的电流变大。注意的是，晶体管Q3和Q4在结构上相互类似。

当在该晶体管Q4的源极和漏极之间流动的电流超过由阈值电流输出装置10建立的阈值电流Iref2(例如，50uA)时，通过结点12输出的过电流检测信号被从高电平转换成低电平。因此，负载驱动电路能够确定流入负载的电流处于过电流状态。

另一方面，当流过晶体管Q1的电流小时，在晶体管Q4被导通时流动的电流小于阈值电流Iref2。这时，通过结点12输出的过电流检测信号保持在高电平状态下。因此，负载驱动电路能够确定流入负载的电流不是处于过电流状态下。

注意的是，如日本未经审查的专利申请公开No.2005-039573中所示，除了晶体管Q1和Q2之间的关系和晶体管Q3和Q4之间的关系之外，输出信号Iref1的恒流输出装置9和输出信号Iref2的阈值电流输出装置10在结构上相互类似。

我们已经详细地检查图9中所示的电路的操作。为了解释图9中的电路，假定流过Q1的电流是Ioc，流过Q2的电流是Isense，Q1和Q2之间的相似比是A∶1，Q3的沟道长度是L1，Q3的沟道宽度是w1，Q4的沟道长度是L2，Q4的沟道宽度是w2，Q3和Q4的阈值电压是Vt，电子迁移率是μ，并且每单位面积的氧化物膜电容是Cox。注意的是，Isense充分地大于Iref1。在图9的电路中，能够通过下面的等式(1)表达由负载驱动电路检测的电流值Ioc。

$V1=\mathrm{Isense}\·\mathrm{Rs}+\sqrt{\frac{2L1}{\mathrm{\μ}\·\mathrm{Cox}\·w1}\mathrm{Iref}1}+\mathrm{Vt}=\sqrt{\frac{2L2}{\mathrm{\μ}\·\mathrm{Cox}\·w2}\mathrm{Iref}2}+\mathrm{Vt}$

$\mathrm{Isense}=\frac{1}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}}(\sqrt{\frac{L2}{w2}\mathrm{Iref}2}-\sqrt{\frac{L1}{w1}\mathrm{Iref}1})$

由于Ioc＝A·Isense，所以获得下面的等式。

$\mathrm{Ioc}=\frac{A}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}}(\sqrt{\frac{L2}{w2}\mathrm{Iref}2}-\sqrt{\frac{L1}{w1}\mathrm{Iref}1})\·\·\·\left(1\right)$

假定，在等式(1)中，Iref1的变化系数是x，Iref2的变化系数是y，并且Rs的变化系数是z，能够表达为下面的等式(2)。注意的是，如果变化系数是1，那么它的变化特性表示标准值。

$\mathrm{Ioc}=\frac{A}{\mathrm{Rs}\·z}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}}(\sqrt{\frac{L2}{w2}\mathrm{Iref}2\·y}-\sqrt{\frac{L1}{w1}\mathrm{Iref}1\·x})\·\·\·\left(2\right)$

注意的是，由于在现有技术中恒流输出装置9和阈值电流输出装置10在结构上相互类似，所以Iref1和Iref2的变化系数相等。即，满足等式x＝y。因此，能够如下地表达等式(2)。

$\mathrm{Ioc}(x,z)=\frac{A}{\mathrm{Rs}\·z}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}}(\sqrt{\frac{L2}{w2}\mathrm{Iref}2\·x}-\sqrt{\frac{L1}{w1}\mathrm{Iref}1\·x})$

因此，如下地表达Ioc的变化系数。

$\frac{\mathrm{Ioc}(x,z)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\frac{\sqrt{x}}{z}\·\·\·\left(3\right)$

在本示例中，如果各个分量具有±20％的变化，即，如果变化在x＝0.8-1.2和z＝0.8-1.2的范围内出现，那么能够如下地表达Ioc的变化系数的最大值和最小值。

最大值：

最小值：

即，通过负载驱动电路检测到的电流值Ioc(过电流检测值)表现为范围为+36.9％至-25.5％的大的变化(变化宽度＝62.4％)。

发明内容

本发明已经发现了问题，如上所述，现有技术中的过电流检测电路具有下述问题，即，由于各个组件的特性中的变化导致过电流检测电路在过电路检测值中具有较大的误差。

本发明的第一示例性方面是过电流检测电路，包括：检测晶体管(例如，本发明的第一示例性实施例中的电流检测MOS晶体管Q2)，根据施加于输出晶体管(例如，本发明的第一示例性实施例中的输出MOS晶体管Q1)的栅极端子的控制电压控制其电流值，其中输出晶体管被构造为控制到负载的电源供给；电势差设置单元，根据检测晶体管的电流值对其控制输出电压的电势差；以及第一晶体管(例如，本发明的第一示例性实施例中的检测信号输出MOS晶体管Q4)，根据栅极和源极端子之间的电势差控制其电流值，由电势差设置单元控制栅极和源极端子之间的电势差，其中过电流检测电路基于第一晶体管的电流值检测过电流，并且电势差设置单元包括：第一耗尽型晶体管(例如，本发明的第一示例性实施例中的GS短接耗尽MOS晶体管Q6)，供给电压(例如，本发明的第一示例性实施例中的电源电压)被施加于第一耗尽型晶体管的漏极端子，并且第一耗尽型晶体管的栅极和源极端子被连接至第一晶体管的栅极端子；第二晶体管(例如，本发明的第一示例性实施例中的检测电压转移MOS晶体管Q3)，第二晶体管的漏极和栅极端子被连接至第一耗尽型晶体管的栅极和源极端子以及第一晶体管的栅极端子之间的结点；以及第二耗尽型晶体管(例如，本发明的第一示例性实施例中的GD短接耗尽MOS晶体管Q5)，其被提供在第一晶体管的源极端子和第二晶体管的源极端子之间的电流路径上，第二耗尽型晶体管的栅极和漏极端子被连接至检测晶体管的源极端子，并且第二耗尽型晶体管的源极端子被连接至到负载的输出端子。

通过上述构造，能够减少由于各个组件的特性中的变化导致的过电流检测值中的误差。

本发明能够提供过电流检测电路，该过电流检测电路能够减少由于各个组件的特性中的变化导致的过电流检测值中的误差。

附图说明

结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：

图1示出根据本发明的第一示例性实施例的过电流检测电路；

图2示出GS短接耗尽MOS晶体管的连接构造和VI特性的示例；

图3示出GD短接耗尽MOS晶体管的连接构造和VI特性的示例；

图4示出根据本发明的第一示例性实施例的过电流检测电路；

图5示出根据本发明的第一示例性实施例的过电流检测电路；

图6示出根据本发明的第二示例性实施例的过电流检测电路；

图7示出根据本发明的第三示例性实施例的过电流检测电路；

图8示出根据本发明的第四示例性实施例的过电流检测电路；以及

图9示出现有技术的过电流检测电路。

具体实施方式

在下文中参考附图详细地解释应用了本发明的特定示例性实施例。

[第一示例性实施例]

图1示出根据本发明的第一示例性实施例的过电流检测电路。与图9中所示的现有技术的电路相比较，图1中所示的电路包括GS短接耗尽MOS晶体管(第一耗尽型晶体管)Q6，其作为恒流输出装置9表现出恒流特性。此外，它还包括GD短接耗尽MOS晶体管(第二耗尽型晶体管)Q5，其是结构上类似于晶体管Q6的晶体管并且代替检测电阻器Rs表现出电阻特性。注意的是，晶体管Q5是其栅极和漏极被相互连接在一起的耗尽型MOS晶体管。还注意的是，晶体管Q6是其栅极和源极被相互连接在一起的耗尽型MOS晶体管。

图1中所示的电路包括电源电压端子(电源)1、负载2、输入端子3、输出端子4、控制电路5、接地电压端子6、GS短接耗尽晶体管Q6、阈值电流输出装置(阈值电流输出单元)10、输出MOS晶体管(输出晶体管)Q1、电流检测MOS晶体管(检测晶体管)Q2、检测电压转移MOS晶体管(第二晶体管)Q3、检测信号输出MOS晶体管(第一晶体管)Q4以及GD短接耗尽MOS晶体管Q5。注意的是，晶体管Q2、Q3以及Q4、晶体管Q5和Q6、控制电路5、以及阈值电流输出装置10组成过电路检测电路。此外，晶体管Q3、Q5以及Q6组成电势差设置单元。注意的是，类似于图9中所示的现有技术的电路，图1中所示的过电流检测电路具有用于当电源电压被从电源电压端子1提供到负载2时检测在晶体管Q1的源极和漏极之间流动的电流的功能。

首先，在下文中解释图1中所示的电路的结构。通过输入端子3将电源电压端子1连接至Q1和Q2的漏极、晶体管Q6的漏极、以及阈值电流输出装置10的输入端子。通过输出端子4将负载2的高电势侧的电源电压端子连接至结点8。结点8还被连接至晶体管Q1、Q5以及Q4的源极。此外，接地电压端子6被连接至负载2的低电势侧的电源电压端子。

控制电路5的输出端子被连接至晶体管Q1和Q2的栅极。晶体管Q2的源极被连接至结点7。结点7还被连接至晶体管Q3的源极，以及晶体管Q5的漏极和栅极。晶体管Q6的源极被连接至结点11。结点11还被连接至晶体管Q3的漏极和栅极、晶体管Q4的栅极、以及晶体管Q6的栅极。阈值电流输出装置10的输出端子被连接至结点12。结点12还被连接至晶体管Q4的漏极和从其输出过电流检测信号的输出端子。

接下来，在下文中解释图1中的电路的操作。通过晶体管Q1控制从电源电压端子1提供给负载2的电源电压的导通/切断状态之间的切换。即，通过从控制电路5输出的控制信号控制晶体管Q1的源极和漏极之间的连接。

由于晶体管Q1和Q2在结构上相互类似，所以流过晶体管Q2的电流随着流过晶体管Q1的电流的增加基于晶体管Q1和Q2之间的相似比而增加(例如，如果流过晶体管Q1的电流是10A并且相似比是10000∶1，那么流过晶体管Q2的电流变成10A/10000＝1mA)。结果，结点7处的电势Vs和结点11处的电势V1上升。即，当晶体管Q4被导通时，流过其的电流变大。注意的是，晶体管Q3和Q4在结构上相互类似。

当在此晶体管Q4的源极和漏极之间流动的电流超过由阈值电流输出装置10建立的阈值电流Iref2(例如，50uA)时，通过结点12输出的过电流检测信号被从高电平转换成低电平。因此，图1中所示的过电流检测电路能够确定流入负载的电流处于过电流状态。

另一方面，当流过晶体管Q1的电流小时，在晶体管Q4被导通时流动的电流小于阈值电流Iref2。这时，通过结点12输出的过电流检测信号保持在高电平状态下。因此，图1中所示的过电流检测电路能够确定流入负载的电流没有处于过电流状态下。

在下文中解释了耗尽型MOS晶体管的特性。图2示出GS短接耗尽MOS晶体管的VI特性的示例。此外，图3示出GD短接耗尽MOS晶体管的VI特性的示例。如图2中所示，GS短接耗尽MOS晶体管表现出恒流特性。此外，如图3中所示，GD短接耗尽MOS晶体管表现出电阻特性。通过下面描述的各等式能够表达这些特性。

首先，在下文中解释GS短接耗尽MOS晶体管的恒流特性。能够通常用下面的等式表达饱和区中在源极和漏极之间流动的电流Ids。注意的是，假定GS短接耗尽MOS晶体管的沟道长度是L，沟道宽度是w，阈值电压是Vt，栅极和源极之间的电压是Vgs，电子迁移率是μ，并且每单位面积的氧化物膜电容是Cox。假定下面的关系。

$k=\frac{\mathrm{\μ}\·\mathrm{Cox}\·w}{2L}$

然后，建立下面的等式。

Ids＝k·(Vgs-Vt)²

由于Vgs＝0，所以通过下面的等式进行表达。

Ids＝k·Vt²

Ids∝Vt²

即，GS短接耗尽MOS晶体管的恒流特性与Vt的平方成比例。

接下来，在下文中解释GD短接耗尽MOS晶体管的电阻特性。通常用下面的等式表达线性区域中在源极和漏极之间流动的电流Ids。注意的是，假定GD短接耗尽MOS晶体管的沟道长度是L，沟道宽度是w，阈值电压是Vt，栅极和源极之间的电压是Vgs，漏极和源极之间的电压是Vds，漏极和源极之间的电阻分量是R，电子迁移率是μ，并且每单位面积的氧化物膜电容是Cox。假定下面的关系。

$k=\frac{\mathrm{\μ}\·\mathrm{Cox}\·w}{2L}$

然后，建立下面的等式。

Ids＝k{2(Vgs-Vt)·Vds-Vds²}

由于Vgs＝Vds，所以能够进行如下表达。

Ids＝k(Vds²-2Vt·Vds)

$\mathrm{Vds}=\mathrm{Vt}+\sqrt{{\mathrm{Vt}}^2+\frac{\mathrm{Ids}}{k}}$

因此，建立下面的等式。

$R=\frac{\mathrm{dVds}}{\mathrm{dIds}}=\frac{1}{2k(\mathrm{Vds}-\mathrm{Vt})}$

如果基于耗尽MOS晶体管的特性和操作条件(例如，Vt＝-5V，Vds＝0.1V)满足关系-Vt＞＞Vds，那么能够进行如下表达。

$R\∝\frac{1}{\mathrm{Vt}}$

即，GD短接耗尽MOS晶体管的电阻特性与Vt成反比例。例如，如果由于Vt中的变化导致GS短接耗尽MOS晶体管的源漏电流Ids增加到1.44倍，那么在结构上相类似的GD短接耗尽MOS晶体管的电阻分量R被减少到1/1.2。

接下来，在下文中解释了图1中所示的电路中的电流值Ioc。假定Iref1的变化系数是x并且晶体管Q5的电阻分量Rs的变化系数是z。然后，根据GS短接耗尽MOS晶体管和GD短接耗尽MOS晶体管在结构上相互类似的事实，建立了关于Rs的变化系数z的下面的等式。注意的是，假定流过Q1的电流是Ioc，流过Q2的电流是Isense，Q1和Q2之间的相似比是A∶1，Q3的沟道长度是L1，Q3的沟道宽度是w1，Q4的沟道长度是L2，Q4的沟道宽度是w2，Q3和Q4的阈值电压是Vt，电子迁移率是μ，并且每单位面积的氧化物膜电容是Cox。注意的是，Isense充分地大于Iref1。

$z=\frac{1}{\sqrt{x}}$

因此，能够如下地表达等式(2)，该等式(2)表达由过电流检测电路检测的电流值Ioc。

$\mathrm{Ioc}(x,y)=\frac{A\·\sqrt{x}}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}}(\sqrt{\frac{L2}{w2}\mathrm{Iref}2\·y}-\sqrt{\frac{L1}{w1}\mathrm{Iref}1\·x})$

$\mathrm{Ioc}(x,y)=\frac{A}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}}(\sqrt{\frac{L2}{w2}\mathrm{Iref}2}\·\sqrt{x\·y}-\sqrt{\frac{L1}{w1}\mathrm{Iref}1}\·x)$

假定下面的关系。

$\mathrm{\γ}=\frac{A}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\μ}\·\mathrm{Cox}}},$ $\mathrm{\α}=\sqrt{\frac{L2}{w2}\mathrm{Iref}2},$ $\mathrm{\β}=\sqrt{\frac{L1}{w1}\mathrm{Iref}1}$

然后，建立下面的等式。

$\mathrm{Ioc}(x,y)=\mathrm{\γ}(\mathrm{\α}\sqrt{x\·y}-\mathrm{\β}\·x)$

因此，能够如下地表达Ioc的变化系数。

$\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\frac{\mathrm{\γ}(\mathrm{\α}\sqrt{x\·y}-\mathrm{\β}\·x)}{\mathrm{\γ}(\mathrm{\α}-\mathrm{\β})}$

假定关系a/β＝m，能够如下地表达。

$\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\frac{\sqrt{x\·y}-\frac{x}{m}}{1-\frac{1}{m}}$

因此，如果满足关系a＞＞β，即，如果m足够大，那么能够通过下面的等式来近似。

在本示例中，如果各个组件具有±20％之内的变化，即，如果变化在x＝0.8-1.2和y＝0.8-1.2的范围内出现，那么能够如下地表达Ioc的变化系数的最大值和最小值。

最大值： $\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\sqrt{1.2\·1.2}=1.2$

最小值： $\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\sqrt{0.8\·0.8}=0.8$

即，通过过电流检测电路检测到的电流值Ioc(过电流检测值)表现出+20％至-20％的范围内的变化(变化宽度＝40％)。如上所述，图9中所示的现有技术的电路的变化宽度是62.4％。因此，根据本发明的第一示例性实施例的过电流检测电路的变化宽度在现有技术的精确度上提高了22.4％。

在下文中概括了用于实现相对于图9中所示的现有技术的电路提高图1中所示的电路的精确度的先决条件。假定对于Iref1的公共变化系数x来说最小值是xmin并且最大值是xmax。而且假定对于Iref2的公共变化系数y来说最小值是ymin并且最大值是ymax。而且假定对于Rs的变化系数z来说最小值是zmin并且最大值是zmax。然后，能够如下地表达图9中所示的现有技术的电路中的Ioc的变化系数的最大值、最小值、以及变化宽度。

最大值：

最小值：

变化宽度：

此外，能够如下地表达图1中所示的Ioc的变化系数的最大值、最小值、以及变化宽度。

最大值：

最小值：

变化宽度： $\sqrt{x_{\max }\·y_{\max }}-\sqrt{x_{\min }\·y_{\min }}$

因此，如下地表达用于实现相对于现有技术的电路提高根据本发明的第一示例性实施例的过电流检测电路的精确度的先决条件。

$\sqrt{x_{\max }\&CenterDot;y_{\max }}-\sqrt{x_{\min }\&CenterDot;y_{\min }}<\frac{\sqrt{x_{\max }}}{z_{\min }}-\frac{\sqrt{x_{\min }}}{z_{\max }}$

即，如果满足此条件，则根据本发明的第一示例性实施例的过电流检测电路能够表现出相对于现有技术的电路的精确度的提高。

注意的是，即使当图1中所示的电路中通过晶体管Q1将到负载2的电源供给控制到切断状态，电流可以在通过晶体管Q6、Q3以及Q5的电流路径上从电源电压端子1流到负载2。为了防止此种电路泄漏，能够将电路适当地修改成图4中所示的电路构造，其中在上述电流路径上提供额外的PMOS晶体管(开关元件)SW1。通过输入端子3将晶体管SW1的源极被连接至电源电压端子1。晶体管SW1的漏极被连接至晶体管Q6的漏极。晶体管SW1的栅极被连接至电压控制信号S1。其余的电路构造与图1中所示的电路的构造相类似，并因此省略了它的解释。

电压控制信号S1被改变为根据从控制电路5输出的控制信号的它的电压电平中。例如，当晶体管Q1被控制到截止状态时，在晶体管SW1的源极和漏极之间流动的电流也被控制到切断状态。利用像这样的电路构造，在当通过晶体管Q1控制到负载2的电源的导通/切断状态时的同时控制在流过晶体管SW1的电流的导通/切断状态之间的切换。注意的是，尽管PMOS晶体管被用于图4中所示的电路中的晶体管SW1，但是本发明不限于此构造并且还可以使用其它的能够控制电流的导通/切断状态之间的切换的开关元件。

此外，尽管在图4中所示的电路中示出了其中晶体管SW1被安排在输入端子3和晶体管Q6的漏极之间的示例，但是本发明不限于此构造。晶体管SW1可以被安排在电流通过晶体管Q6、Q3以及Q5从电源电压端子1流到负载2的电路路径上的任何地方。然而，在这样的情况下，必须构造考虑了晶体管SW1的特性的过电流检测电路。

此外，通过采用图5中所示的电路也能够解决图1中所示的电路中的问题，即，当晶体管Q1将到负载2的电源供给控制到切断状态时，电流能够通过晶体管Q6、Q3以及Q5从电源电压端子1流到负载2。即，如图5中所示，代替输入电源电压，从控制电路5输出的控制信号被输入至晶体管Q6的漏极。利用像这样的电路构造，在当根据从控制电路5输出的控制信号将晶体管Q1控制到切断状态时的同时将流过晶体管Q6的电流控制到切断状态。注意的是，其中控制在通过晶体管Q6、Q3以及Q5从电源电压端子流到负载2的电流的导通/切断状态之间的切换的上述的电路构造也能够应用于下述本发明的其它的示例性实施例。此外，类似的电路构造也能够适当地应用于通过阈值电流输出装置10的电流路径。通过这样做，还能够防止电流通过阈值电流输出装置10流到负载2。

[第二示例性实施例]

图6示出根据本发明的第二示例性实施例的过电流检测电路。如图1中所示，晶体管Q5的漏极和栅极被连接至晶体管Q3的源极，并且晶体管Q5的源极被连接至晶体管Q4的源极。相反的是，在图6中所示的电路中，晶体管Q5的漏极和栅极被连接至晶体管Q4的源极，并且晶体管Q5的源极被连接至晶体管Q3的源极。其余的电路构造与图1中所示的电路的相类似，并因此省略了它的解释。

由于晶体管Q1和Q2在结构上相互类似，所以流过晶体管Q2的电流随着流过晶体管Q1的电流的增加基于晶体管Q1和Q2之间的相似比而增加(例如，如果流过晶体管Q1的电流是10A并且相似比是10000∶1，那么流过晶体管Q2的电流变成10A/10000＝1mA)。结果，结点7处的电势Vs上升。即，当晶体管Q4被导通时，流过其的电流变小。注意的是，晶体管Q3和Q4在结构上相互类似。

如果在该晶体管Q4的源极和漏极之间流动的电流小于由阈值电流输出装置10建立的阈值电流Iref2(例如，50uA)时，通过结点12输出的过电流检测信号被从低电平转换成高电平。因此，图6中所示的过电流检测电路能够确定流入负载的电流处于过电流状态。

另一方面，当流过晶体管Q1的电流小时，在晶体管Q4被导通时流动的电流大于阈值电流Iref2。这时，通过结点12输出的过电流检测信号保持在低电平状态下。因此，图6中所示的过电流检测电路能够确定流入负载的电流没有处于过电流状态下。其余的电路构造与图1中所示的电路的构造相类似，并因此省略了它的解释。

在下文中解释了在图6中所示的电路包括GS短接耗尽MOS晶体管Q6作为恒流输出装置的情况下的改进的程度。假定流过Q1的电流是Ioc，流过Q2的电流是Isense，Q1和Q2之间的相似比是A∶1，Q3的沟道长度是L1，Q3的沟道宽度是w1，Q4的沟道长度是L2，Q4的沟道宽度是w2，Q3和Q4的阈值电压是Vt，电子迁移率是μ，并且每单位面积的氧化物膜电容是Cox。注意的是，Isense充分地大于Iref1。在图6的电路中，通过下面的等式(1-b)能够表达由过电流检测电路检测的电流值Ioc。

$V1=\mathrm{Isense}\&CenterDot;\mathrm{Rs}+\sqrt{\frac{2L2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}\&CenterDot;w2}\mathrm{Iref}2}+\mathrm{Vt}=\sqrt{\frac{2L1}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}\&CenterDot;w1}\mathrm{Iref}1}+\mathrm{Vt}$

$\mathrm{Isense}=\frac{1}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}}}(\sqrt{\frac{L1}{w1}\mathrm{Iref}1}-\sqrt{\frac{L2}{w2}\mathrm{Iref}2})$

由于Ioc＝A·Isense，所以获得下面的等式。

$\mathrm{Ioc}=\frac{A}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}}}(\sqrt{\frac{L1}{w1}\mathrm{Iref}1}-\sqrt{\frac{L2}{w2}\mathrm{Iref}2})\&CenterDot;\&CenterDot;\&CenterDot;(1-b)$

假定，在等式(1-b)中，Iref1的变化系数是x，Iref2的变化系数是y，并且Rs的变化系数是z，能够表达为下面的等式(2-b)。

$\mathrm{Ioc}=\frac{A}{\mathrm{Rs}\&CenterDot;z}\sqrt{\frac{2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}}}(\sqrt{\frac{L1}{w1}\mathrm{Iref}1\&CenterDot;x}-\sqrt{\frac{L2}{w2}\mathrm{Iref}2\&CenterDot;y})\&CenterDot;\&CenterDot;\&CenterDot;(2-b)$

根据如本发明的第一示例性实施例中所示的Q5和Q6之间的关系，建立下面的等式。

$z=\frac{1}{\sqrt{x}}$

因此，能够如下地表达等式(2-b)，该等式(2-b)表达由过电流检测电路检测的电流值Ioc。

$\mathrm{Ioc}(x,y)=\frac{A\&CenterDot;\sqrt{x}}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}}}(\sqrt{\frac{L1}{w1}\mathrm{Iref}1\&CenterDot;x}-\sqrt{\frac{L2}{w2}\mathrm{Iref}2\&CenterDot;y})$

$\mathrm{Ioc}(x,y)=\frac{A}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}}}(\sqrt{\frac{L1}{w1}\mathrm{Iref}1}\&CenterDot;x-\sqrt{\frac{L2}{w2}\mathrm{Iref}2}\&CenterDot;\sqrt{x\&CenterDot;y})$

假定下面的关系。

$\mathrm{\&gamma;}=\frac{A}{\mathrm{Rs}}\sqrt{\frac{2}{\mathrm{\&mu;}\&CenterDot;\mathrm{Cox}}},$ $\mathrm{\&alpha;}=\sqrt{\frac{L2}{w2}\mathrm{Iref}2},$ $\mathrm{\&beta;}=\sqrt{\frac{L1}{w1}\mathrm{Iref}1}$

然后，建立下面的等式。

$\mathrm{Ioc}(x,y)=\mathrm{\&gamma;}(\mathrm{\&beta;}\&CenterDot;x-\mathrm{\&alpha;}\sqrt{x\&CenterDot;y})$

因此，能够如下地表达Ioc的变化系数。

$\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\frac{\mathrm{\&gamma;}(\mathrm{\&beta;}\&CenterDot;x-\mathrm{\&alpha;}\sqrt{x\&CenterDot;y})}{\mathrm{\&gamma;}(\mathrm{\&beta;}-\mathrm{\&alpha;})}$

假定关系β/a＝n，能够如下地表达。

$\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=\frac{x-\frac{\sqrt{x\&CenterDot;y}}{n}}{1-\frac{1}{n}}$

如果满足关系β＞＞a，即，如果n足够大，那么能够通过下面的等式进行近似。

在本示例中，如果各个组件具有±20％之内的变化，即，如果变化在x＝0.8-1.2并且y＝0.8-1.2的范围内出现，那么能够如下地表达Ioc的变化系数的最大值和最小值。

最大值： $\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=1.2$

最小值： $\frac{\mathrm{Ioc}(x,y)}{\mathrm{Ioc}\left(\mathrm{1,1}\right)}=0.8$

即，通过过电流检测电路检测到的电流值Ioc(过电流检测值)表现出+20％至-20％的范围内的变化(变化宽度＝40％)。如上所述，图9中所示的现有技术的电路的变化宽度是62.4％。因此，根据本发明的第二示例性实施例的过电流检测电路的变化宽度在精度上相对于现有技术提高了22.4％。

在下文中概括了用于实现相对于图9中所示的现有技术的电路的图6中所示的电路的精确度上的提高的先决条件。假定对于Iref1的公共变化系数x来说最小值是xmin并且最大值是xmax。而且假定对于Iref2的公共变化系数y来说最小值是ymin并且最大值是ymax。而且假定对于Rs的变化系数z来说最小值是zmin并且最大值是zmax。然后，能够如下地表达图9中所示的现有技术的电路中的Ioc的变化系数的最大值、最小值、以及变化宽度。

最大值：

最小值：

变化宽度：

此外，能够如下地表达图6中所示的电路中的Ioc的变化系数的最大值、最小值、以及变化宽度。

最大值：x_max，

最小值：x_min，

变化宽度：x_max-x_min

因此，如下地表达了用于实现相对于在现有技术的电路的根据本发明的第二示例性实施例的过电流检测电路的精确度上的提高的先决条件。

$x_{\max }-x_{\min }<\frac{\sqrt{x_{\max }}}{z_{\min }}-\frac{\sqrt{x_{\min }}}{z_{\max }}$

即，如果满足此条件，则根据本发明的第二示例性实施例的过电流检测电路能够表现出相对于现有技术的电路的精确度上的提高。

如上所述，即使当如图1和图6中所示的改变GD短接耗尽MOS晶体管Q5的连接，仍能够改进变化宽度。此外，此种电路构造类似地应用于下述本发明的其它示例性实施例。

[第三示例性实施例]

图7示出根据本发明的第三示例性实施例的过电流检测电路。图7中所示的电路包括GS短接耗尽MOS晶体管(第三耗尽型晶体管)Q7，其作为阈值电流输出装置10表现出恒流特性。注意的是，晶体管Q7和Q6在结构上相互类似。通过输入端子3将电源电压端子1连接至晶体管Q7的源极。晶体管Q7的栅极和漏极被连接至结点12。其余的电路构造和操作与图1中所示的电路相类似，并因此省略了它的解释。

图7中所示的电路包括GS短接耗尽MOS晶体管Q7，其在结构上类似于作为阈值电流输出装置的晶体管Q6。因此，在表达Ioc的变化系数的等式(4)中满足关系x＝y。因此，通过下面的等式表达图7中所示的电路中的Ioc的变化系数。

$\frac{\mathrm{Ioc}\left(x\right)}{\mathrm{Ioc}\left(1\right)}=x\&CenterDot;\&CenterDot;\&CenterDot;\left(5\right)$

在本示例中，如果各个组件具有±20％内的变化，即，如果变化在x＝0.8-1.2的范围内出现，那么Ioc的变化系数的最大值和最小值分别变成1.2和0.8。即，通过过电流检测电路检测到的电流值Ioc(过电流检测值)表现出+20％至-20％的范围内的变化(变化宽度＝40％)。如上所述，图9中所示的现有技术的电路的变化宽度是62.4％。因此，根据本发明的第三示例性实施例的过电流检测电路的变化宽度在精确度上相对于现有技术提高了22.4％。

在下文中概括了用于实现相对于图9中所示的现有技术的电路的图7中所示的电路的精确度上的提高的先决条件。假定对于Iref1的公共变化系数x来说最小值是xmin并且最大值是xmax。而且假定对于Iref2的公共变化系数y来说最小值是ymin并且最大值是ymax。而且假定对于Rs的变化系数z来说最小值是zmin并且最大值是zmax。然后，能够如下地表达图9中所示的电路中的Ioc的变化系数的最大值、最小值、以及变化宽度。

最大值：

最小值：

变化宽度：

此外，能够如下地表达图7中所示的Ioc的变化系数的最大值、最小值、以及变化宽度。

最大值：x_max，

最小值：x_min，

变化宽度：x_max-x_min

因此，如下地表达了用于实现相对于现有技术的电路的根据本发明的第三示例性实施例的过电流检测电路的精确度上的提高的先决条件。

$x_{\max }-x_{\min }<\frac{\sqrt{x_{\max }}}{z_{\min }}-\frac{\sqrt{x_{\min }}}{z_{\max }}$

即，如果满足此条件，根据本发明的第三示例性实施例的过电流检测电路能够表现出相对于现有技术的电路的精确度上的提高。

[第四示例性实施例]

图8示出根据本发明的第四示例性实施例的过电流检测电路。图8中所示的电路包括作为阈值电流输出装置10的PMOS晶体管(第三晶体管)Q8。图8中所示的电路还包括另一个PMOS晶体管Q9(第四晶体管)和电阻元件(电阻器)R1。

通过输入端子3将电源电压端子1连接至晶体管Q8和Q9的源极。晶体管Q8的漏极被连接至结点12。晶体管Q9的漏极被连接晶体管Q9和Q8的栅极，和电阻元件R1的一个端子。电阻元件R1的另一个端子被连接至接地电压端子6。其余的电路构造和操作与图1中所示的电路相类似，并因此省略了它的解释。

图8中所示的电路示出提供了在结构上与晶体管Q6不相类似的晶体管Q8的示例。注意的是，晶体管Q8和Q9被连接为使得形成电流镜电路。因此，根据电源电压端子1和接地电压端子6之间的电势差改变在晶体管Q8的源极和漏极之间流动的电流值Iref2。当电源电压端子1和接地电压端子6之间的电势差大(例如，10V)时，Iref2变得较大(例如，50uA)。结果，流到晶体管Q1的电流Ioc的值被确定为也变得较大的过电流(例如，10A)。另一方面，当电源电压端子1和接地电压端子6之间的电势差小(例如，5V)时，Iref2变得较小(例如，25uA)。结果，流到晶体管Q1的电流Ioc的值被确定为也变得较小的过电流(例如，5A)。即，根据电源电压端子1和接地电压端子6之间的电势差改变要被确定为过电流的电流值Ioc。即，根据要被确定为过电流的电流值Ioc和电源电压端子1与接地电压端子6之间的电势差获得的电阻分量能够始终被保持在恒定值(当电势差是10V时，它是10V/10A＝1Ω，并且当电势差是5V时，它是5V/5A＝1Ω)。

接下来，在下文中解释了下述情况，即，与图8中所示的电路相比较，即使当电源电压端子1和接地电压端子6之间的电势差改变(例如，5V、10V)时，Iref2保持不变(例如，固定在Iref2＝50uA)。在这样的情况下，要被确定为过电流的电流值Ioc不根据电源电压端子1和接地电压端子6之间的电势差改变。即，根据要被确定为过电流的电流值Ioc和电源电压端子1与接地电压端子6之间的电势差获得的电阻分量被改变(当电势差是5V时，它是5V/10A＝0.5Ω，并且当电势差是10V时，它是10V/10A＝1Ω)。例如，随着电源电压端子1和接地电压端子6之间的电势差的减少电阻分量减少。

当设计被装备有IPD的系统时，有时候要求保持根据要被确定为过电流的电流值Ioc和电源电压端子1与接地电压端子6之间的电势差获得的电阻分量为固定值。在这样的情况下，可以使用本发明的第四示例性实施例中所示的电路构造。

应注意的是，在图9中所示的现有技术的电路中，输出Iref1的恒流输出装置9和输出Iref2的阈值电流输出装置10在结构上相互类似。因此，不同于图8中所示的电路，很难根据图9中所示的电路中的电源电压和接地电压之间的电势差控制Iref2。

相反地，输出Iref1的晶体管Q6和输出Iref2的晶体管Q8没有必要在结构上相互类似。因此，容易根据电源电压和接地电压之间的电势差控制Iref2。此外，即使在晶体管Q6和Q8中的每一个中出现变化，仍能够如本发明的第一至第三示例性实施例中所示减少过电流检测值中的误差。

注意的是，尽管在第四示例性实施例中PMOS晶体管被用于晶体管Q8和Q9，但是本发明不限于此。例如，可以使用包括能够控制它们的电流的双极晶体管等等的各种晶体管。

如上所述，根据本发明的上述示例性实施例的过电流检测电路包括作为恒流输出装置9的GS短接耗尽MOS晶体管，和GD短接耗尽MOS晶体管，该GD短接耗尽MOS晶体管在结构上类似于被用作作为检测电阻器Rs的恒流输出装置9的晶体管。利用此种构造，能够在由各个组件的特性中的变化引起的过电流检测值中的误差方面改进电路。

本领域的技术人员能够根据需要组合第一、第二、第三、以及第四示例性实施例。

虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述的示例。

此外，权利要求的范围不受到上述的示例性实施例的限制。

此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (12)

1.一种过电流检测电路，包括：

检测晶体管，根据施加于输出晶体管的栅极端子的控制电压控制所述检测晶体管的电流值，所述输出晶体管被构造为控制到负载的电源供给；

电势差设置单元，根据所述检测晶体管的电流值对所述电势差设置单元控制输出电压的电势差；以及

第一晶体管，根据所述第一晶体管的栅极和源极端子之间的电势差控制所述第一晶体管的电流值，由所述电势差设置单元控制所述栅极和源极端子之间的电势差，其中

所述过电流检测电路基于所述第一晶体管的电流值检测过电流，并且

所述电势差设置单元包括：

第一耗尽型晶体管，供给电压被施加于所述第一耗尽型晶体管的漏极端子，并且所述第一耗尽型晶体管的栅极和源极端子被连接至所述第一晶体管的栅极端子；

第二晶体管，所述第二晶体管的漏极和栅极端子被连接至所述第一耗尽型晶体管的栅极和源极端子与所述第一晶体管的栅极端子之间的结点；以及

第二耗尽型晶体管，所述第二耗尽型晶体管被提供在所述第一晶体管的源极端子和所述第二晶体管的源极端子之间的电流路径上，所述第二耗尽型晶体管的栅极和漏极端子被连接至所述检测晶体管的源极端子，并且所述第二耗尽型晶体管的源极端子被连接至到所述负载的输出端子。

2.根据权利要求1所述的过电路检测电路，其中

所述第一耗尽型晶体管的栅极端子和源极端子被相互连接，使得所述第一耗尽型晶体管在它的漏极和源极端子之间的电流中具有恒流特性，

所述第二耗尽型晶体管的栅极端子和漏极端子被相互连接，使得所述第二耗尽型晶体管在它的漏极和源极端子之间具有电阻特性，并且

由在结构上相互类似的组件构造所述第一和第二耗尽型晶体管。

3.根据权利要求1所述的过电流检测电路，进一步包括阈值电流输出单元，其中

所述阈值电流输出单元包括第三耗尽型晶体管，所述供给电压被施加于所述第三耗尽型晶体管的漏极端子，并且所述第三耗尽型晶体管的栅极和源极端子被连接至所述第一晶体管的漏极端子，并且

所述第一和第三耗尽型晶体管基于所述供给电压分别生成和输出在它们的漏极和源极端子之间流动的电流，并且由在结构上相互类似的组件构造所述第一和第三耗尽型晶体管。

4.根据权利要求1所述的过电流检测电路，进一步包括阈值电流输出单元，其中

所述阈值电流输出单元包括：

第三晶体管，所述供给电压被施加于所述第三晶体管的源极端子，并且所述第三晶体管的漏极端子被连接至所述第一晶体管的漏极端子；和

第四晶体管，所述供给电压被施加于所述第四晶体管的源极端子，并且所述第四晶体管的栅极和漏极端子被连接至所述第三晶体管的栅极端子和通过电阻器被连接至接地电压端子，并且

电流根据所述第四晶体管的源极和漏极端子之间的电流在所述第三晶体管的源极和漏极端子之间流动，基于所述供给电压和接地电压之间的电势差确定所述第四晶体管的源极和漏极端子之间的所述电流。

5.根据权利要求1至4中的任何一项所述的过电流检测电路，其中所述供给电压是外部施加的电源电压。

6.根据权利要求1至4中的任何一项所述的过电流检测电路，进一步包括开关元件，所述开关元件控制施加于所述电势差设置单元的所述供给电压，

其中所述开关元件基于所述控制电压控制在所述供给电压的供给的导通/切断状态之间的切换。

7.根据权利要求3或者权利要求4所述的过电流检测电路，进一步包括开关元件，所述开关元件控制施加于所述电势差设置单元和所述阈值电流输出单元的所述供给电压，

其中所述开关元件基于所述控制电压控制在所述供给电压的供给的导通/切断状态之间的切换。

8.根据权利要求1至4中的任何一项所述的过电流检测电路，其中施加于所述电势差设置单元的所述供给电压是根据所述控制电压的电压。

9.根据权利要求3或者4所述的过电流检测电路，其中施加于所述电势差设置单元和所述阈值电流输出单元的所述供给电压是根据所述控制电压的电压。

10.一种负载驱动电路，包括：

根据权利要求1至4中的任何一项所述的过电流检测电路；

输出晶体管；以及

控制电路，所述控制电路通过将所述控制电流施加于所述输出晶体管的栅极端子控制所述输出晶体管的漏极和源极端子之间的电流的导通/切断状态之间的切换。

11.根据权利要求1或者权利要求2所述的过电流检测电路，其中由在结构上相互类似的组件构造所述第一耗尽型晶体管和所述第二耗尽型晶体管。

12.根据权利要求3所述的过电流检测电路，其中由在结构上相互类似的组件构造所述第一至所述第三耗尽型晶体管。

Images