[go: up one dir, main page]

CN101594729B - 一种可补偿过孔残端电容特性的电路板 - Google Patents

一种可补偿过孔残端电容特性的电路板 Download PDF

Info

Publication number
CN101594729B
CN101594729B CN2008103017920A CN200810301792A CN101594729B CN 101594729 B CN101594729 B CN 101594729B CN 2008103017920 A CN2008103017920 A CN 2008103017920A CN 200810301792 A CN200810301792 A CN 200810301792A CN 101594729 B CN101594729 B CN 101594729B
Authority
CN
China
Prior art keywords
rca
via hole
kink
circuit board
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008103017920A
Other languages
English (en)
Other versions
CN101594729A (zh
Inventor
白育彰
许寿国
刘建宏
赖盈佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2008103017920A priority Critical patent/CN101594729B/zh
Priority to US12/272,797 priority patent/US8203082B2/en
Publication of CN101594729A publication Critical patent/CN101594729A/zh
Application granted granted Critical
Publication of CN101594729B publication Critical patent/CN101594729B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种可补偿过孔残端电容特性的电路板包含一第一布线层、一第二布线层、一铜箔层、一第一过孔及一第二过孔。第一布线层具有一第一讯号线及一第二讯号线，并分别具有一弯折部。第二布线层具有一第三讯号线及一第四讯号线，并分别具有一弯折部，第一讯号线的弯折部及第二讯号线的弯折部分别藕接且设置于第一过孔及第二过孔之间，第三讯号线的弯折部及第四讯号线的弯折部分别耦接且设置于第一过孔及第二过孔之间，第一讯号线、第二讯号线、第三讯号线及第四讯号线的弯折部对应设置在铜箔层具有一避开孔的范围内。本发明仅使第一讯号线、第二讯号线、第三讯号线及第四讯号线的弯折部的弯折方向相反，并对应设置在避开孔的范围内，故不会增加任何成本，更藉由线路上的改变而产生电感特性，达到补偿过孔残端的电容特性。

Description

一种可补偿过孔残端电容特性的电路板
技术领域
本发明涉及一种电路板，特别是涉及一种可补偿过孔残端电容特性的电路板。
背景技术
就电路板而言，例：印刷电路板(Printed Circuit Board简称PCB)或多层印刷电路板，目前大多应用于高阶服务器主板、主机板或背板等设计中，并具有许多的讯号层、接地层与电源层，而由于受到传统印刷电路板制程限制，故对于改善过孔(via)影响的技术，则为多层印刷电路板不可或缺要项之一。
请同时参照图1A与图1B所示，为现有技术的电路板1(例如：多层印刷电路板)的侧视图及剖视图，电路板1具有复数个铜箔层11、一第一线路层12、一第二线路层13、一对对称的过孔14A、14B、一绝缘层15及复数个线路层16；各铜箔层11具有一对对称的避开孔11A、11B并分别设置于第一线路层12、第二线路层13及各线路层16之间，而绝缘层15则设置在各铜箔层11、第一线路层12、第二线路层13及各线路层16之间，第一线路层12设置在第二线路层13上，过孔14A、14B分别穿设第一线路层12、第二线路层13、对称的避开孔11A、11B及绝缘层15。
第一线路层12及第二线路层13分别具有一对对称的第一导体12A、12B及一对对称的第二导体13A、13B、一对对称的第一讯号线L1A、L1B及一对对称的第二讯号线L2A、L2B，第一导体12A、12B及第二导体13A、13B，例如：焊盘，分别环设于过孔14A、14B并对应于避开孔11A、11B，而第一讯号线L1A、L1B及第二讯号线L2A、L2B分别耦接于第一导体12A、12B及第二导体13A、13B。
当第一对称讯号线L1A、L1B自外部接收一对输入讯号S1时，输入讯号S1分别经由第一导体12A、12B，通过过孔14A、14B传输至第二导体13A、13B再送至第二讯号线L2A、L2B输出。因第二线路层13下的过孔14A、14B不是讯号必经的路径，故形成过孔残端结构(via stub)W(如图1B所示)，而呈现较大的电容特性及较低的阻抗量，使讯号的高频成分无法通过，造成时域波形爬升速度变缓(如图1C所示，为通道响应波形图，其曲线C1于频率9GHz前提早衰减)，且第二线路层13下的过孔14A、14B与第二讯号线L2A、L2B有如路径分支，使部分的输入讯号S1输入至第二线路层13下的过孔14A、14B再反射回来，造成多重反射效应，甚至经由第二讯号线L2A、L2B与原来的输入讯号S1相互迭加，进而对输入讯号S1产生不良影响(请参考图1D与图1E，图1D为讯号路径有过孔残端结构W的串行讯号眼图(eye diagram)，输入讯号S1的抖动(jitter)量大，且输入讯号S1的噪声提升，图1E为讯号路径无过孔残端结构W的串行讯号眼图)。
请参照图2所示，为解决上述问题，则于电路板1制作至过孔的镀铜步骤完成后，再加一道步骤，即藉由一钻头D自电路板1的线路层16朝向第一线路层12，将过孔残端结构W完全钻除，以完全除去过孔残端结构W所产生的影响。
然而，因电路板1的制程上多了一道步骤，且过孔与钻头D对位的困难度相对增加，易造成良率降低，进而成本提高。
发明内容
鉴于以上内容，有必要提供一种不须额外制程步骤，就可补偿过孔残端电容特性的电路板。
一种可补偿过孔残端电容特性的电路板包含一第一布线层、一第二布线层、一铜箔层、一第一过孔及第二过孔。第一布线层具有一第一讯号线及一第二讯号线，第一讯号线及所述的第二讯号线分别具有一弯折部。第一布线层设置于所述第二布线层上方，第二布线层具有一第三讯号线及一第四讯号线，第三讯号线及第四讯号线也分别具有一弯折部。铜箔层具有一避开孔，铜箔层设置于第一布线层及第二布线层之间。第一过孔及第二过孔分别穿设第一布线层、第二布线层及避开孔，第一讯号线的弯折部及第二讯号线的弯折部分别耦接且设置于第一过孔及第二过孔之间，第三讯号线的弯折部及第四讯号线的弯折部分别耦接且设置于第一过孔及第二过孔之间。其中，第一讯号线、第二讯号线、第三讯号线及第四讯号线的弯折部对应设置在避开孔的范围内。
与现有技术相比，本发明的电路板，仅使第一讯号线、第二讯号线、第三讯号线及第四讯号线的弯折部的弯折方向相反，并分别对应设置在铜箔层的避开孔的范围内，就可补偿电路板的电容特性，不需像现有技术的电路板需再增加以钻头除去过孔残端的额外制程步骤。此种方式，不仅不会增加任何成本，更能藉由线路上的改变而产生电感特性，进而达到补偿过孔残端的电容特性。
附图说明
下面结合附图及较佳实施方式对本发明作进一步详细描述：
图1A为现有的电路板的侧视图。
图1B为现有的电路板的剖视图。
图1C为现有的电路板的信道响应波形图。
图1D为现有的电路板有过孔残端结构的串行讯号眼图。
图1E为现有的电路板无过孔残端结构的串行讯号眼图。
图2为现有的电路板藉由钻头除去过孔残端结构的示意图。
图3为本发明较佳实施方式的一种电路板的侧视图。
图4为本发明较佳实施方式的电路板的剖视图。
图5A至图5B为本发明较佳实施方式的电路板的侧视图。
图6为本发明较佳实施方式的电路板，其信道响应波形图。
具体实施方式
请同时参照图3与图4所示，分别为本实施方式中的可补偿过孔残端电容特性的电路板2的侧视图及剖视图，电路板2包含复数个第一布线层21、复数个第二布线层22、复数个铜箔层23、一第一过孔24、一第二过孔25、复数个绝缘层26、一对对称的第一导电部27A、27B及一对对称的第二导电部28A、28B。
本实施方式中，第一布线层21皆设置在第二布线层22上方，各布线层21、22之间设有一铜箔层23，各布线层21、22及铜箔层23之间设有绝缘层26。
各铜箔层23分别具有一相互对应的避开孔231。此外，避开孔231的形状并无限制，可为不规则形状(如图3与图5A至图5B所示)。
第一过孔24及第二过孔25相互对应且分别穿过各第一布线层21、各第二布线层22、各绝缘层26及各避开孔231。
第一导电部27A、27B布设于其中一第一布线层21，第二导电部28A、28B布设于其中一第二布线层。第一导电部27A及第二导电部28A环设耦接于第一过孔24，第一导电部27B及第二导电部28B环设耦接于第二过孔25。第一导电部27A、27B及第二导电部28A、28B于实施上可分别为一焊盘。
本实施方式中，布设有第一导电部27A、27B的第一布线层21具有相对称的一第一讯号线LA及一第二讯号线LB，并设置于第一过孔24及第二过孔25之间，第一讯号线LA具有相连的一弯折部LA1及一传输部LA2，第二讯号线LB具有相连的一弯折部LB1及一传输部LB2。
第一讯号线LA的弯折部LA1及第二讯号线LB的第二弯折部LB1对应设置在铜箔层23的避开孔231的范围内，并藉由第一导电部27A、27B分别耦接第一过孔24及第二过孔25。
于本实施方式中，第一讯号线LA的弯折部LA1及第二讯号线LB的弯折部LB1设置在第一过孔24及第二过孔25之间(如图3、图5A及图5B所示)，在其它实施方式中第一讯号线LA的弯折部LA1及第二讯号线LB的弯折部LB1可分别环设于第一过孔24及第二过孔25(如图5B所示)。第一讯号线LA的弯折部LA1及第二讯号线LB的弯折部LB1的形状并无限制，于实施上可为一J型(如图3、图5A所示)或一C型(如图5B所示)或一弧型(图未示)。
此外，第一讯号线LA的弯折部LA1及第二讯号线LB的弯折部LB1的线宽于实施上并无限制，甚至可大于第一讯号线LA的传输部LA2及第二讯号线LB的传输部LB2的线宽(如图5A所示)，但不超过所相对应铜箔层23的避开孔231的范围。
请再同时参照图3及图4所示，本实施方式中，布设有第二导电部28A、28B的第二布线层22具有相对称的一第三讯号线LC及一第四讯号线LD，第三讯号线LC具有相连的一弯折部LC1及一传输部LC2，第四讯号线LD具有相连的一弯折部LD1及一传输部LD2。
第三讯号线LC及第四讯号线LD设置于第一过孔24及第二过孔25之间，且第三讯号线LC及第四讯号线LD的弯折部LC1、LD1更对应设置在铜箔层23的避开孔231的范围内。
第三讯号线LC的弯折部LC1及第四讯号线LD的弯折部LD1藉由第二导电部28A、28B分别耦接第一过孔24及第二过孔25。
本实施方式的第三讯号线LC的弯折部LC1及第四讯号线LD的弯折部LD1的形状并无限制，于实施上可为一J型(如图3与图5A所示)或一C型(如图5B所示)或一弧型(图未示)，且设置于第一过孔24及第二过孔25之间(如图3与图5A、5B所示)，在其它实施方式中第三讯号线LC的弯折部LC1及第四讯号线LD的弯折部LD1也可分别环设于第一过孔24及第二过孔25(如图5B所示)。另外，第三讯号线LC的弯折部LC1及第四讯号线LD的弯折部LD1的线宽亦无限制，更可大于第三讯号线LC的第三传输部LC2及第四讯号线LD的传输部LD2的线宽(如图5A所示)，但不超过所相对应铜箔层23的避开孔231的范围。
此外，请再同时参照图3、图5A及图5B所示，于本实施方式中，第一讯号线LA的弯折部LA1及第二讯号线LB的弯折部LB1的设置方向，与第三讯号线LC的弯折部LC1及第四讯号线LD的弯折部LD1的设置方向相反，故第一讯号线LA的弯折部LA1及第三讯号线LC的弯折部LC1的设置情形，与第二讯号线LB的弯折部LB1及第四讯号线LD的弯折部LD1的设置情形分别形成状似螺旋的形状，而产生螺旋电感特性。
请再参照图3所示，本实施方式的第一讯号线LA、第二讯号线LB、第三讯号线LC及第四讯号线LD于实施上传输一传输讯号对S2A、S2B，在此以第一讯号线LA及第二讯号线LB皆为接收传输讯号对S2A、S2B，并传送至第三讯号线LC及第四讯号线LD输出为例；而传输讯号对S2A、S2B于实施上并无限制，可为一串行讯号对或一差分讯号对。
请参照图6所示，本实施方式的电路板2与现有技术的电路板1经由实验而得到通道响应波形图，电路板2的曲线C2、C3、C4较现有技术的电路板1的曲线C1于频率9GHz前大大地减少衰减量，由此可以得知，电路板2藉由第一讯号线LA、第二讯号线LB、第三讯号线LC及第四讯号线LD的弯折部LA1、LB1、LC1、LD1，而形成螺旋电感特性进而补偿电路板2的过孔残端的电容特性。
本发明的电路板2，仅使第一讯号线LA、第二讯号线LB、第三讯号线LC及第四讯号线LD的弯折部LA1、LB1、LC1、LD1的弯折方向相反，并分别对应设置在铜箔层23的避开孔231的范围内，就可补偿电路板2的电容特性，不需像现有技术的电路板需再增加以钻头除去过孔残端的额外制程步骤。此种方式，不仅不会增加任何成本，更能藉由线路上的改变而产生电感特性，进而达到补偿过孔残端的电容特性。
应该指出，上述实施方式仅为本发明的较佳实施方式，本领域技术人员还可在本发明精神内做其它变化。这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (12)

1.一种可补偿过孔残端电容特性的电路板，包含：
一第一布线层，所述的第一布线层具有一第一讯号线及一第二讯号线，所述的第一讯号线及所述的第二讯号线分别具有一弯折部；
一第二布线层，所述第一布线层设置于所述第二布线层上方，所述第二布线层具有一第三讯号线及一第四讯号线，所述的第三讯号线及所述的第四讯号线也分别具有一弯折部；
一铜箔层，具有一避开孔，所述的铜箔层设置于所述的第一布线层及第二布线层之间；以及
一第一过孔及一第二过孔，分别穿设所述的第一布线层、所述的第二布线层及所述的避开孔，所述第一讯号线的弯折部及所述第二讯号线的弯折部分别耦接且设置于所述的第一过孔及所述的第二过孔之间，所述第三讯号线的弯折部及所述第四讯号线的弯折部分别耦接且设置于所述的第一过孔及所述的第二过孔之间；
其中，所述第一讯号线、第二讯号线、第三讯号线及第四讯号线的弯折部对应设置在所述的避开孔的范围内。
2.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述第一讯号线的弯折部环设且耦接于所述第一过孔，所述第二讯号线的弯折部环设且耦接于所述第二过孔。
3.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述第三讯号线的弯折部环设且耦接于所述第一过孔，所述第四讯号线的弯折部环设且耦接于所述第二过孔。
4.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述第一讯号线、第二讯号线、第三讯号线及第四讯号线的弯折部的形状呈J型或C型或弧型。
5.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述的第一讯号线及所述的第二讯号线分别还具有一与其弯折部相连的传输部，所述第一讯号线及所述第二讯号线对称设于所述第一布线层。
6.如权利要求5所述的可补偿过孔残端电容特性的电路板，其特征在于：所述第一讯号线及第二讯号线的弯折部的线宽分别大于其传输部的线宽。
7.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述的第三讯号线及所述的第四讯号线分别还具有一与其弯折部相连的传输部，所述第三讯号线及第四讯号线对称设于所述第二布线层。
8.如权利要求7所述的可补偿过孔残端电容特性的电路板，其特征在于：所述第三讯号线及第四讯号线的弯折部的线宽分别大于其传输部的线宽。
9.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述的第一讯号线及所述的第二讯号线，与所述的第三讯号线及所述的第四讯号线分别为一传输讯号对。
10.如权利要求9所述的可补偿过孔残端电容特性的电路板，其特征在于：所述的传输讯号对为一串行讯号对或一差分讯号对。
11.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述的第一布线层与所述的铜箔层之间及所述的第二布线层及所述的铜箔层之间分别设有一绝缘层，所述第一过孔及第二过孔并穿过所述绝缘层。
12.如权利要求1所述的可补偿过孔残端电容特性的电路板，其特征在于：所述第一布线层设有两分别环设且耦接所述第一过孔及第二过孔的第一导电部，所述第一讯号线及第二讯号线的弯折部藉由所述第一导电部耦接所述的第一过孔及第二过孔，所述第二布线层设有两分别环设且耦接所述第一过孔及第二过孔的第二导电部，所述第三讯号线及第四讯号线的弯折部藉由所述第二导电部耦接所述的第一过孔及第二过孔。
CN2008103017920A 2008-05-27 2008-05-27 一种可补偿过孔残端电容特性的电路板 Expired - Fee Related CN101594729B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008103017920A CN101594729B (zh) 2008-05-27 2008-05-27 一种可补偿过孔残端电容特性的电路板
US12/272,797 US8203082B2 (en) 2008-05-27 2008-11-18 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008103017920A CN101594729B (zh) 2008-05-27 2008-05-27 一种可补偿过孔残端电容特性的电路板

Publications (2)

Publication Number Publication Date
CN101594729A CN101594729A (zh) 2009-12-02
CN101594729B true CN101594729B (zh) 2012-06-20

Family

ID=41378372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008103017920A Expired - Fee Related CN101594729B (zh) 2008-05-27 2008-05-27 一种可补偿过孔残端电容特性的电路板

Country Status (2)

Country Link
US (1) US8203082B2 (zh)
CN (1) CN101594729B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542494B2 (en) * 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
CN102970815A (zh) * 2011-08-31 2013-03-13 英业达股份有限公司 印刷电路板结构
US9024208B2 (en) 2013-02-27 2015-05-05 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board
US9277651B2 (en) 2013-03-15 2016-03-01 Intel Corporation Differential passive equalizer
CN104582239A (zh) * 2013-10-24 2015-04-29 鸿富锦精密工业(武汉)有限公司 印刷电路板
US9955568B2 (en) 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
CN104476616B (zh) * 2014-11-07 2016-08-24 梅州市志浩电子科技有限公司 印制电路板短槽孔制作方法
CN104377479A (zh) * 2014-12-02 2015-02-25 浪潮电子信息产业股份有限公司 一种减小信号损耗的压接连接器的设计方法
US10470311B2 (en) * 2017-09-28 2019-11-05 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
CN108235605B (zh) * 2018-02-08 2024-03-19 深圳市通为信电路科技有限公司 一种pcb的制作方法以及pcb
CN108445299B (zh) * 2018-03-16 2021-01-19 生益电子股份有限公司 一种插入损耗测试条
US11871510B2 (en) * 2020-09-14 2024-01-09 Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. Circuit board having complementary signal conducting patterns

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070073984A (ko) * 1998-05-19 2007-07-10 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6480086B1 (en) * 1999-12-20 2002-11-12 Advanced Micro Devices, Inc. Inductor and transformer formed with multi-layer coil turns fabricated on an integrated circuit substrate
US6828876B1 (en) * 2001-11-02 2004-12-07 Thin Film Technology Corp. Tapered delay line
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
JP3967289B2 (ja) * 2003-04-30 2007-08-29 富士通メディアデバイス株式会社 分波器及び電子装置
TWI281781B (en) * 2004-08-25 2007-05-21 Murata Manufacturing Co Noise filter and noise filter array
US7078812B2 (en) * 2004-08-30 2006-07-18 Hewlett-Packard Development Company, L.P. Routing differential signal lines in a substrate
JP2006135056A (ja) * 2004-11-05 2006-05-25 Shinko Electric Ind Co Ltd プリント基板内蔵型平面バラン及びその製造方法
WO2006106761A1 (ja) * 2005-03-30 2006-10-12 Matsushita Electric Industrial Co., Ltd. 伝送線路対
JP3984639B2 (ja) * 2005-03-30 2007-10-03 松下電器産業株式会社 伝送線路
KR100726458B1 (ko) * 2006-01-16 2007-06-11 삼성전자주식회사 기판조립체
KR100886351B1 (ko) * 2007-01-24 2009-03-03 삼성전자주식회사 변압기 및 밸룬
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
US8120927B2 (en) * 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board

Also Published As

Publication number Publication date
CN101594729A (zh) 2009-12-02
US8203082B2 (en) 2012-06-19
US20090294168A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
CN101594729B (zh) 一种可补偿过孔残端电容特性的电路板
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
US10687415B2 (en) Flexible printed circuit board
JP6302871B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
CN101378618B (zh) 印刷电路板
US8609996B2 (en) Printed circuit board and layout method thereof
KR20110042322A (ko) 다단계 보상을 갖는 고속 커넥터
CN211297148U (zh) 一种pcb板结构及信号测试设备
US11057987B2 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
US20240164018A1 (en) Non-uniform surface mount pads
US20180359848A1 (en) Printed circuit board for high-speed transmission
CN105007682A (zh) 一种pcb和一种电路板
JP7133486B2 (ja) 信号伝送装置、信号伝送システム
CN103260341B (zh) 印制电路板及基于印制电路板的差分信号线布线方法
US9706642B2 (en) Method and device for differential signal channel length compensation in electronic system
CN114302554B (zh) 基于电容提高跨分割信号完整性的pcb板及其布图方法
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
CN108124375A (zh) 克服传输线相位差的方法及其传输线布线结构
JP5873682B2 (ja) リドライバｉｃ、半導体装置、及びその製造方法
Wu et al. Passive equalizer design on high density interconnects for 25Gbps high speed IO and beyond
JP2009055284A (ja) 波形等化回路
US11304289B1 (en) Method and apparatus for near-end crosstalk reduction
CN2527062Y (zh) 电路板信号传输线的布线结构
TWI675568B (zh) 改善眼圖特性的裝置
US9236645B2 (en) Serpentine delay line structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20140527