CN101567338A - 功率mos晶体管的制造方法 - Google Patents
功率mos晶体管的制造方法 Download PDFInfo
- Publication number
- CN101567338A CN101567338A CNA2009100525441A CN200910052544A CN101567338A CN 101567338 A CN101567338 A CN 101567338A CN A2009100525441 A CNA2009100525441 A CN A2009100525441A CN 200910052544 A CN200910052544 A CN 200910052544A CN 101567338 A CN101567338 A CN 101567338A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- power mos
- grid
- groove
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005289 physical deposition Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000005498 polishing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率MOS晶体管的制造方法，包括以下步骤：在生长有外延层的基底上形成沟槽；在所述沟槽中形成栅氧化层；在所述沟槽中成长高出所述沟槽的多晶硅；通过化学机械研磨对所述多晶硅进行平整化，形成高出所述沟槽的栅极；在所述基底上相邻栅极的区域通过光刻、离子注入形成源区；在相邻两个MOS晶体管的栅极的凸出部分的侧壁及所述源区形成侧墙，定义接触区；通过刻蚀在所述接触区形成接触孔；金属溅射。利用本方法大大简化了接触孔的制造步骤，减少了光刻胶的使用和相应光刻设备的使用，大大降低了制造难度和制造成本。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种功率MOS晶体管的制造方法。
背景技术
当今功率MOS器件已成为功率器件发展的主流，由于对于功率器件具有大电流及低开关损耗的要求，因此深沟槽型大功率MOS器件成为功率MOS器件的主流。
随着功率MOS器件更多的应用到通讯设备、个人便携式电子设备上，对于功率MOS器件可靠性能的要求也逐渐提高。在工艺技术上，需要不断缩小原胞的尺寸，提高原胞集成度。
请参见图1，其所示为现有技术中深沟槽大功率MOS晶体管的主要制造工艺流程图：
S110在生长有外延层的基底上形成沟槽；
S120在沟槽中形成栅氧化层；
S130在沟槽中成长多晶硅，并回刻，形成大功率MOS晶体管的栅极；
S140在基底上相邻栅极的区域通过光刻、离子注入形成源区；
S150在相邻两个MOS晶体管的源区的基底上通过光刻工艺形成接触孔；
S160金属溅射。
由上述可知，现有技术中，接触孔的制造工艺比较复杂，需要通过光刻工艺进行，制程步骤较为繁琐，且需使用光刻胶及相应光刻设备，导致在实际操作过程中难以精确控制，增加制造成本。
此外，随着器件的横向和纵向尺寸的进一步缩小，接触孔也逐渐变小，其电阻率会变大且不稳定，接触区的大电阻率也导致了器件UIS(非钳位感应尖峰效应)特性的降低。因此对于深沟槽结构大功率MOS晶体管的接触区的要求变得越来越高，甚至成为影响该种结构大功率MOS晶体管尺寸进一步缩小及性能进一步提高的重要因素。
发明内容
本发明旨在解决现有技术中，在功率MOS晶体管的制造工艺中，形成接触孔的工艺步骤较为繁琐，导致制造难度增加，成本提成等技术问题。
有鉴于此，本发明提供一种功率MOS晶体管的制造方法，包括以下步骤：
在生长有外延层的基底上形成沟槽；
在所述沟槽中形成栅氧化层；
在所述沟槽中成长高出所述沟槽的多晶硅；
通过化学机械研磨对所述多晶硅进行平整化，形成高出所述沟槽的栅极；
在所述基底上相邻栅极的区域通过光刻、离子注入形成源区；
在相邻两个MOS晶体管的栅极的凸出部分的侧壁及所述源区形成侧墙，定义接触区；
通过刻蚀在所述接触区形成接触孔；
金属溅射。
进一步的，在所述生长有外延层的基底上沉积一层硬掩模，通过光刻工艺形成所述沟槽。
进一步的，以所述硬掩模作为侧壁在所述沟槽中沉积多晶硅，形成高出所述沟槽的所述多晶硅。
进一步的，所述侧墙为氧化硅层或氮化硅层。
进一步的，通过化学气相淀积或物理淀积在所述侧壁及所述源区形成侧墙。
进一步的，所述栅极高出所述沟槽的范围为200至5000埃。
综上所述，本发明提供的功率MOS晶体管的制造方法是利用在MOS晶体管凸出栅极的侧壁上形成侧墙来定义接触区，从而形成接触孔，大大简化了接触孔的制造步骤，减少了光刻胶的使用和相应光刻设备的使用，大大降低了制造难度和制造成本。此外本发明采用晶体管栅极凸出结构，可使功率MOS晶体管的栅极高出沟槽，在不增加栅极电容的情况下，大大增加了栅极的截面积，减小了栅极电阻，可有效提高大功率MOS晶体管的频率特性，而且为深沟槽结构大功率MOS晶体管尺寸的进一步缩小提供了可能。
附图说明
图1所示为现有技术中深沟槽大功率MOS晶体管的主要制造工艺流程图；
图2所示为本发明一实施例提供的功率MOS晶体管的制造方法流程图；
图3A至图3G所示为本发明一实施例提供的制造功率MOS晶体管的剖视图。
具体实施方式
为使本发明的目的、特征更明显易懂，给出较佳实施例并结合附图，对本发明作进一步说明。
请参见图2，其所示为本发明一实施例提供的功率MOS晶体管的制造方法流程图。
请结合参见图3A至图3F，该方法包括以下步骤：
S210在生长有外延层的基底100上形成沟槽110。
如图3A所示，在进行沟槽刻蚀时，先通过化学气相淀积(CVD)在基底100上形成硬掩模180(例如二氧化硅或者二氧化硅加氮化硅)，然后涂覆涂光刻胶，进行曝光，刻蚀，去除光刻胶，形成沟槽110。
S220在所述沟槽110中形成栅氧化层120。
如图3B所示，在沟槽110的内壁上通过沉积生长一层用于起绝缘作用的栅氧化层120。
S230在所述沟槽110中成长高出所述沟槽110的多晶硅。
如图3C所示，是利用硬掩模180作为侧壁在沟槽110中沉积多晶硅，形成高出沟槽110的多晶硅。
S240通过化学机械研磨对所述多晶硅进行平整化，停在硬掩模180层，再通过湿法刻蚀去掉硬掩模180，形成高出所述沟槽的栅极130。
如图3D所示，在本实施例中，栅极130为凸出结构，高出所述沟槽的范围为200至5000埃，这种结构可使功率MOS晶体管的栅极高出沟槽，在不增加栅极电容的情况下，大大增加了栅极的截面积，减小了栅极电阻，可有效提高大功率MOS晶体管的频率特性，而且为深沟槽结构大功率MOS晶体管尺寸的进一步缩小提供了可能。
S250在所述基底100上相邻栅极130的区域通过光刻、离子注入形成源区140，如图3E所示。
S260在相邻两个MOS晶体管的栅极的凸出部分的侧壁及所述源区形成侧墙，定义接触区150。
如图3F所示，本实施例利用在MOS晶体管凸出栅极130的侧壁上形成侧墙160来定义接触区，从而形成接触孔，大大简化了接触孔的制造步骤，减少了光刻胶的使用和相应光刻设备的使用，大大降低了制造难度和制造成本。
S270通过刻蚀在所述接触区150形成接触孔170，如图3G所示。
S280金属溅射。
综上所述，本发明实施例提供的制造MOS晶体管的方法，是使用在MOS晶体管凸出栅极的侧壁上形成侧墙来定义接触区，从而形成接触孔，大大简化了接触孔的制造步骤，减少了光刻胶的使用和相应光刻设备的使用，大大降低了制造难度和制造成本。此外本发明采用晶体管栅极凸出结构，可使功率MOS晶体管的栅极高出沟槽，在不增加栅极电容的情况下，大大增加了栅极的截面积，减小了栅极电阻，可有效提高大功率MOS晶体管的频率特性，而且为深沟槽结构大功率MOS晶体管尺寸的进一步缩小提供了可能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (6)
1.一种功率MOS晶体管的制造方法，其特征在于，包括以下步骤：
在生长有外延层的基底上形成沟槽；
在所述沟槽中形成栅氧化层；
在所述沟槽中成长高出所述沟槽的多晶硅；
通过化学机械研磨对所述多晶硅进行平整化，形成高出所述沟槽的栅极；
在所述基底上相邻栅极的区域通过光刻、离子注入形成源区；
在相邻两个MOS晶体管的栅极的凸出部分的侧壁及所述源区形成侧墙，定义接触区；
通过刻蚀在所述接触区形成接触孔；
金属溅射。
2.根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，在所述生长有外延层的基底上沉积一层硬掩模，通过光刻工艺形成所述沟槽。
3.根据权利要求2所述的功率MOS晶体管的制造方法，其特征在于，以所述硬掩模作为侧壁在所述沟槽中沉积多晶硅，形成高出所述沟槽的所述多晶硅。
4.根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，所述侧墙为氧化硅层或氮化硅层。
5.根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，通过化学气相淀积或物理淀积在所述侧壁及所述源区形成侧墙。
6.根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，所述栅极高出所述沟槽的范围为200至5000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100525441A CN101567338A (zh) | 2009-06-04 | 2009-06-04 | 功率mos晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100525441A CN101567338A (zh) | 2009-06-04 | 2009-06-04 | 功率mos晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101567338A true CN101567338A (zh) | 2009-10-28 |
Family
ID=41283437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100525441A Pending CN101567338A (zh) | 2009-06-04 | 2009-06-04 | 功率mos晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101567338A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263030A (zh) * | 2010-05-25 | 2011-11-30 | 北大方正集团有限公司 | 一种沟槽型功率器件的制备方法 |
| CN102263031A (zh) * | 2010-05-26 | 2011-11-30 | 上海宏力半导体制造有限公司 | 沟槽型vmos晶体管制作方法 |
| WO2012055119A1 (zh) * | 2010-10-29 | 2012-05-03 | 上海韦尔半导体股份有限公司 | 一种沟槽式mosfet的侧墙结构及其制造方法 |
| CN106206741A (zh) * | 2016-08-30 | 2016-12-07 | 西安芯派电子科技有限公司 | 一种降低低压超结器件的栅极电阻的元胞结构及其制备方法 |
| CN109244129A (zh) * | 2018-11-09 | 2019-01-18 | 上海擎茂微电子科技有限公司 | 一种沟槽型绝缘栅双极型晶体管器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612302A (zh) * | 2003-10-27 | 2005-05-04 | 上海宏力半导体制造有限公司 | 用于制造自行对准接触窗结构的方法 |
| CN101107718A (zh) * | 2005-02-11 | 2008-01-16 | 万国半导体股份有限公司 | 功率金氧半导体组件 |
| CN101378021A (zh) * | 2007-08-29 | 2009-03-04 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
-
2009
- 2009-06-04 CN CNA2009100525441A patent/CN101567338A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612302A (zh) * | 2003-10-27 | 2005-05-04 | 上海宏力半导体制造有限公司 | 用于制造自行对准接触窗结构的方法 |
| CN101107718A (zh) * | 2005-02-11 | 2008-01-16 | 万国半导体股份有限公司 | 功率金氧半导体组件 |
| CN101378021A (zh) * | 2007-08-29 | 2009-03-04 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263030A (zh) * | 2010-05-25 | 2011-11-30 | 北大方正集团有限公司 | 一种沟槽型功率器件的制备方法 |
| CN102263030B (zh) * | 2010-05-25 | 2013-04-10 | 北大方正集团有限公司 | 一种沟槽型功率器件的制备方法 |
| CN102263031A (zh) * | 2010-05-26 | 2011-11-30 | 上海宏力半导体制造有限公司 | 沟槽型vmos晶体管制作方法 |
| WO2012055119A1 (zh) * | 2010-10-29 | 2012-05-03 | 上海韦尔半导体股份有限公司 | 一种沟槽式mosfet的侧墙结构及其制造方法 |
| CN106206741A (zh) * | 2016-08-30 | 2016-12-07 | 西安芯派电子科技有限公司 | 一种降低低压超结器件的栅极电阻的元胞结构及其制备方法 |
| CN106206741B (zh) * | 2016-08-30 | 2023-07-04 | 西安芯派电子科技有限公司 | 一种降低低压超结器件的栅极电阻的元胞结构及其制备方法 |
| CN109244129A (zh) * | 2018-11-09 | 2019-01-18 | 上海擎茂微电子科技有限公司 | 一种沟槽型绝缘栅双极型晶体管器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101645400B (zh) | 半导体器件及其制造方法 | |
| US20220199459A1 (en) | Semiconductor structure with junction leakage reduction | |
| US20200058749A1 (en) | Transistor layout to reduce kink effect | |
| KR20020077073A (ko) | 트렌치 분리 구조의 형성 방법 및 반도체 장치 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| CN101567338A (zh) | 功率mos晶体管的制造方法 | |
| CN107039535B (zh) | 电容器件及其形成方法 | |
| KR20090073539A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20060030717A (ko) | 반도체 소자의 제조 방법 | |
| US8058128B2 (en) | Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors | |
| CN109950311B (zh) | 半导体结构及其形成方法 | |
| KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100744658B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US20040152331A1 (en) | Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness | |
| CN107978555A (zh) | 栅极侧墙的工艺方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| KR100909763B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100607330B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN101431100B (zh) | 垂直晶体管及其形成方法 | |
| US20080283930A1 (en) | Extended depth inter-well isolation structure | |
| CN103000505B (zh) | 多栅器件的形成方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR100875170B1 (ko) | 반도체 소자의 리세스 게이트 및 그의 형성 방법 | |
| KR20030056602A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20091028 |