[go: up one dir, main page]

CN101547552B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN101547552B
CN101547552B CN2008103007755A CN200810300775A CN101547552B CN 101547552 B CN101547552 B CN 101547552B CN 2008103007755 A CN2008103007755 A CN 2008103007755A CN 200810300775 A CN200810300775 A CN 200810300775A CN 101547552 B CN101547552 B CN 101547552B
Authority
CN
China
Prior art keywords
differential pair
layer
printed circuit
circuit board
reference layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008103007755A
Other languages
English (en)
Other versions
CN101547552A (zh
Inventor
许寿国
陈俊仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2008103007755A priority Critical patent/CN101547552B/zh
Priority to US12/126,748 priority patent/US8013255B2/en
Publication of CN101547552A publication Critical patent/CN101547552A/zh
Application granted granted Critical
Publication of CN101547552B publication Critical patent/CN101547552B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种印刷电路板，包括层叠的一第一参考层、一第一信号层、一第二信号层，所述第一信号层设有一第一差分对，所述第一差分对以第一参考层为参考层，所述第二信号层设有一第二差分对，所述第二信号层中还布设一第一接地线和一第二接地线，所述第一接地线和第二接地线对称地布设于所述第二差分对的两侧，所述第一差分对位于所述第一接地线的上方，所述第二差分对以第一接地线和第二接地线为参考层。所述印刷电路板将第二差分对与其参考层布设于同一层，提高了印刷电路板的布线密度，同时由于第一差分对的下方也设有接地线，可进一步抑制层间串扰。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板，特别涉及一种具有高布线密度的印刷电路板。
背景技术
在现今多层印刷电路板中，经常使用内层的差分对来传输信号。如图1所示，传统印刷电路板中的差分对大多采用边缘耦合(edge-couple)的方式布设，所述边缘耦合的方式是指差分对的两条差分传输线在印刷电路板的同一信号层中相互耦合。在实际布线时为保证信号传输品质在差分对的上方或下方必须要设有参考层。如信号层12中以边缘耦合的方式布设差分对17、18，信号层13中以边缘耦合的方式布设差分对19、20，信号层15中以边缘耦合的方式布设差分对21、22。在差分对17、18的上方布设参考层11，差分对19、20的下方布设参考层14，在差分对21、22的上下方布设参考层14、16，在六层印刷电路板中有三层参考层11、14及16，只有三层信号层12、13及15可用以布设信号线。因此，由于传统的以边缘耦合方式布设的差分对的两条差分传输线均要布设在同一层面上，对于六层以上的印刷电路板，至少需占用印刷电路板的一个中间层面作为参考层，必然占用较大布线空间，导致印刷电路板的布线密度较低，不符合现今资讯产品体积越来越小的趋势。而且在相邻的两信号层间隔距离较小的情况下必然会产生差分对间的信号串扰。
发明内容
鉴于上述内容，有必要提供一种具有高布线密度且层间串扰较低的印刷电路板。
一种印刷电路板，包括层叠的一第一参考层、一第一信号层、一第二信号层，所述第一参考层位于所述第一信号层上方且所述第二信号层位于所述第一信号层的下方，所述第一信号层设有一第一差分对，所述第一差分对以第一参考层为参考层，所述第二信号层设有一第二差分对，所述第二信号层中还布设一第一接地线和一第二接地线，所述第一接地线和第二接地线对称地布设于所述第二差分对的两侧，所述第一差分对位于所述第一接地线的上方，所述第二差分对以第一接地线和第二接地线为参考层。
所述印刷电路板将第二差分对与其参考层布设于同一层，提高了印刷电路板的布线密度，同时由于第一差分对的下方也设有接地线，可进一步抑制层间串扰。
附图说明
下面参照附图结合具体实施方式对本发明作进一步的描述。
图1为一种现有技术印刷电路板的布线结构示意图。
图2为本发明印刷电路板较佳实施方式的布线结构示意图。
具体实施方式
请参照图2，本发明印刷电路板较佳实施方式包括层叠的一第一参考层31、一第一信号层32、一第二信号层33、一第三信号层34及一第二参考层35。所述第一信号层32上以边缘耦合方式布设两差分对37，38。所述第二信号层33上以边缘耦合方式布设一差分对39。所述第二信号层33上还布设一第一接地线361和一第二接地线362，所述第一接地线361和第二接地线362对称地布设于差分对39的两侧，所述第一接地线361位于差分对37的下方，所述第二接地线362位于差分对38的下方。所述第三信号层34上以边缘耦合方式布设两差分对40，41，所述差分对40位于第一接地线361的下方，所述差分对41位于第二接地线362的下方。其中所述第一参考层31及第二参考层35为接地层。所述差分对37，38以第一参考层31为参考层，差分对39以第一接地线361和第二接地线362为参考层，差分对40，41以第二参考层35为参考层。图2所示的印刷电路板将差分对39及其参考接地线布设于印刷电路板的同一信号层33中，无需占用印刷电路板的中间层作为参考层，提高了印刷电路板的布线密度。同时由于差分对37，38的下方分别设有第一接地线361和第二接地线362，差分对40，41的上方也分别设有第一接地线361和第二接地线362，因此可进一步抑制层间串扰杂讯。
本发明还可分别在第一信号层32，第三信号层34中分别布设多个差分对，同时在第二信号层33中布设多个差分对及其相应的接地线。当在第一信号层32中的多个差分对分别位于第二信号层33中所布设的一接地线的正上方，第三信号层34中的多个差分对分别位于第二信号层33中所布设的一接地线的正下方时，各个信号层的层间杂讯最小。在实际布线时，第一信号层32和第三信号层34中的差分对同第二信号层33中接地线的位置也可作适当偏移，但应满足阻抗控制的要求并将串扰控制在允许的范围内，而印刷电路板中也可布设若干个与第二信号层33布线结构类似的信号层，因而提高了印刷电路板的布线密度。

Claims (4)

1.一种印刷电路板，包括层叠的一第一参考层、一第一信号层、一第二信号层，所述第一参考层位于所述第一信号层上方且所述第二信号层位于所述第一信号层的下方，所述第一信号层设有一第一差分对，所述第一差分对以第一参考层为参考层，所述第二信号层设有一第二差分对，所述第二信号层中还布设一第一接地线和一第二接地线，所述第一接地线和第二接地线对称地布设于所述第二差分对的两侧，所述第一差分对位于所述第一接地线的上方，所述第二差分对以第一接地线和第二接地线为参考层。
2.如权利要求1所述的印刷电路板，其特征在于：所述第一差分对位于第一接地线的正上方。
3.如权利要求2所述的印刷电路板，其特征在于：所述第一信号层上还设有一第三差分对，所述第三差分对以第一参考层为参考层，所述第三差分对位于所述第二接地线的正上方。
4.如权利要求1所述的印刷电路板，其特征在于：所述印刷电路板的第二信号层下方还依次层叠设有一第三信号层及一第二参考层，所述第三信号层上设有一第四差分对及一第五差分对，所述第四差分对及第五差分对以第二参考层为参考层，所述第四差分对位于所述第一接地线的正下方，所述第五差分对位于所述第二接地线的正下方。
CN2008103007755A 2008-03-28 2008-03-28 印刷电路板 Expired - Fee Related CN101547552B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008103007755A CN101547552B (zh) 2008-03-28 2008-03-28 印刷电路板
US12/126,748 US8013255B2 (en) 2008-03-28 2008-05-23 Printed circuit board with high density differential pairs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008103007755A CN101547552B (zh) 2008-03-28 2008-03-28 印刷电路板

Publications (2)

Publication Number Publication Date
CN101547552A CN101547552A (zh) 2009-09-30
CN101547552B true CN101547552B (zh) 2011-07-27

Family

ID=41115393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008103007755A Expired - Fee Related CN101547552B (zh) 2008-03-28 2008-03-28 印刷电路板

Country Status (2)

Country Link
US (1) US8013255B2 (zh)
CN (1) CN101547552B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188861B (zh) * 2011-12-27 2016-01-27 鸿富锦精密工业(武汉)有限公司 布设了差分对的印刷电路板
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US9131603B2 (en) * 2013-03-15 2015-09-08 Intel Corporation Signal line pairs on a circuit board which are displaced from each other relative to a center line
US9596749B2 (en) * 2014-12-11 2017-03-14 Intel Corporation Circuit board having a signal layer with signal traces and a reference plane with an additional signal trace larger than the signal traces
CN105307383B (zh) * 2015-09-08 2017-12-01 浪潮集团有限公司 一种pcb及pcb布线方法
CN106941758A (zh) * 2016-01-04 2017-07-11 中兴通讯股份有限公司 一种电路板
TWI687136B (zh) * 2016-05-09 2020-03-01 易鼎股份有限公司 可選擇對應接地層的電路板結構
US10236240B2 (en) 2016-05-11 2019-03-19 Advanced Semiconductor Engineering, Inc. Low loss substrate for high data rate applications
WO2020213618A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 伝送線路及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237536B (en) * 2003-09-30 2005-08-01 Hon Hai Prec Ind Co Ltd PCB and layout thereof

Also Published As

Publication number Publication date
US20090242244A1 (en) 2009-10-01
US8013255B2 (en) 2011-09-06
CN101547552A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
CN101547552B (zh) 印刷电路板
CN101384130B (zh) 印刷电路板
US8022309B2 (en) Flexible printed circuit board
CN101378618B (zh) 印刷电路板
CN100531511C (zh) 具有改良差分过孔的印刷电路板
US6969807B1 (en) Planar type flexible cable with shielding structure
US8270180B2 (en) Printed circuit board
CN101562939B (zh) 软性电路板
CN103188861B (zh) 布设了差分对的印刷电路板
CN104582260B (zh) 电路板高频信号连接垫的抗衰减结构
US7781680B2 (en) Flexible printed circuit board
US20250168979A1 (en) Adapter board and manufacturing method therefor, and board card connecting structure
US20090260859A1 (en) Flexible printed circuit board
CN101420818B (zh) 差分布线架构
CN211240263U (zh) 一种软硬结合板及包括其的电子设备
US8536456B2 (en) Printed circuit board
CN205961564U (zh) 一种pcb过孔结构及pcb
CN108112162A (zh) 信号传输线及其设计方法、柔性印刷电路板
JP2024533681A (ja) プリント回路基板及び信号伝送システム
TWI394498B (zh) 印刷電路板
CN104619112A (zh) 多电路层电路板
CN115101497B (zh) 一种集成电路封装体、印制电路板、板卡和电子设备
TWI393510B (zh) 印刷電路板
CN111385965B (zh) 印制电路板
CN101902874A (zh) 多层印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20150328

EXPY Termination of patent right or utility model