CN101542904B - 半导体集成电路、半导体集成电路的控制方法及终端系统 - Google Patents

Abstract

半导体集成电路(1)判定电源机构是放电动作还是充电动作。半导体集成电路(1)为了缓解半导体集成电路(1)具备的多个逻辑块间的时钟偏移，在电源机构是充电动作时，将对执行对象处理来说需要动作的逻辑块决定为使之动作的逻辑块，并且将此外的逻辑块之中停止率比最小的停止率大一定值以上的逻辑块也决定为使之动作的逻辑块。

Description

半导体集成电路、半导体集成电路的控制方法及终端系统

发明领域

本发明涉及一种抑制因多个逻辑块间的时效劣化引起的时钟偏移增大的技术。

背景技术

目前，对于在LSI(Large Scale Integration：大规模集成电路)设计中已被广泛使用的同步设计方式而言，控制用的时钟信号例如对保存状态的寄存器按相同的定时提供。在实际的LSI中，根据时钟供应电路结构的不同，在从时钟发生源到寄存器之间产生于时钟信号中的延迟量在寄存器间有所不同。寄存器等元件间的延迟量之差被称为时钟偏移(clock skew)。

若发生了一定以上的时钟偏移，则有时例如在寄存器间的数据交接中产生错误，LSI发生动作不良。因此，一般在发生一定以上的时钟偏移的情况下，要在设计时插入使寄存器间的时钟偏移相抵消的延迟元件，避免因时钟偏移引起的LSI动作不良。

另外，还提出了一种技术，该技术为，通过使LSI具备：时钟布线，独立于连接逻辑块间的布线，给逻辑块供应时钟信号；和时钟控制机构，动态转换对逻辑块的时钟信号供给和切断，来防止时钟偏移的发生(例如，参见专利文献1)。

但是，LSI中包含的晶体管，特别是P沟道MOS晶体管因NBTI(Negative Bias Temperature Instability：负偏压温度不稳定性)或HCI(HotCarrier Injection：热载流子注入)而发生时效劣化。在LSI中使用抑制耗电量的门控时钟技术或电源切断(power cutoff)技术等的场合，若继续使用LSI，则在晶体管间动作时间不同，因为NBTI或HCI等的现象，所以在晶体管间在劣化度上产生差别。该劣化度之差成为时钟偏移的发生原因，但是在上述技术中却未考虑到晶体管的时效劣化。因此，无法避免因晶体管时效劣化引起的时钟偏移所导致的LSI动作不良。

作为抑制因晶体管时效劣化引起的时钟偏移的技术，提出了一种通过适当选择下述两个情形的某一个来进行触发器(flip flop)动作的停止控制，从而使晶体管间的时效劣化同等的技术(例如，参见专利文献2。)，其中该两个情形一个是通过将控制用的时钟信号固定为高电平来进行的情形，另一个是通过将控制用的时钟信号固定为低电平来进行的情形。

专利文献1：日本特开2003-174358号公报(第10页，第1图)

专利文献2：日本特开2006-211494号公报(第18页，第1图)

但是，上述抑制因晶体管时效劣化引起的时钟偏移的技术对于能抑制由LSI而产生的耗电量的电源切断技术等来说，却不适用。

另一方面，由于装载LSI等半导体集成电路的便携电话等便携终端通常从蓄电池接受电力供应而进行动作，因而从便携终端动作时间的观点来看希望抑制耗电量。为此，优选的是在半导体集成电路中使用门控时钟技术或者电源切断技术等。

发明内容

因此，本发明的目的为，提供可以使用能抑制半导体集成电路耗电量的各种技术，且缓解因时效劣化引起的时钟偏移的半导体集成电路、半导体集成电路的控制方法及终端系统。

为了达到上述目的，本发明的半导体集成电路，具有多个能够切换与动作及停止有关的多个状态的逻辑块，其特征为，具备：动作取得机构，取得与电源机构的动作有关的动作信息；状态决定机构，在由上述动作取得机构取得的动作信息表示不需要耗电量抑制的规定动作时，根据与各上述逻辑块的过去状态有关的动作停止信息，来决定控制上述逻辑块的状态；以及状态控制机构，将上述逻辑块的状态控制为由上述状态决定机构决定出的状态。

另外，本发明半导体集成电路的控制方法在半导体集成电路中执行，该半导体集成电路具有多个能够切换与动作及停止有关的多个状态的逻辑块，其特征为，该方法具有：动作取得步骤，取得与电源机构的动作有关的动作信息；状态决定步骤，在上述动作取得步骤中取得的动作信息表示不需要耗电量抑制的规定动作时，根据与各上述逻辑块的过去状态有关的动作停止信息，来决定控制上述逻辑块的状态；以及状态控制步骤，将上述逻辑块的状态控制为在上述状态决定步骤中决定出的状态。

再者，本发明的终端系统，具有：电源机构；半导体集成电路，具有多个能够切换与动作及停止有关的多个状态的逻辑块；其特征为，上述半导体集成电路具备：动作取得机构，取得与电源机构的动作有关的动作信息；状态决定机构，在由上述动作取得机构取得的动作信息表示不需要耗电量抑制的规定动作时，根据与各上述逻辑块的过去状态有关的动作停止信息，来决定控制上述逻辑块的状态；以及状态控制机构，将上述逻辑块的状态控制为由上述状态决定机构决定出的状态。

发明效果

根据上述半导体集成电路、半导体集成电路的控制方法及终端系统，在对半导体集成电路实施电力供应的电源机构进行不需要耗电量抑制的动作时，按照各逻辑块的过去状态将控制逻辑块的状态决定为进行动作的状态或者停止的状态，按决定出的状态控制逻辑块。因此，可以在不需要抑制耗电量的期间在逻辑块间减小逻辑块的劣化度之差，能够缓解逻辑块间的时钟偏移。

在上述的半导体集成电路中，也可以是，上述规定的动作是上述电源机构的充电动作。

在电源机构进行充电动作时，例如假定正在从市电接受电力供应。因此，从动作时间的观点来看，可以在不需要抑制耗电量的期间实现时钟偏移的缓解。

在上述的半导体集成电路中，上述状态决定机构还可以在上述动作停止信息表示电源机构的放电动作时，只将对执行对象处理来说需要动作的逻辑块，决定为进行动作的状态。

在电源机构执行放电动作时，从动作时间的观点来看，优选的是半导体集成电路成为抑制了耗电量的动作。

据此，在电源机构进行放电动作时，由于半导体集成电路只使对执行对象处理来说需要的逻辑块进行动作，因而成为符合上述期望的器件。

在上述的半导体集成电路中，也可以是，上述逻辑块的动作停止状态是该逻辑块过去处于停止的状态下的停止率，上述状态决定机构根据上述逻辑块的停止率，进行控制上述逻辑块的状态的决定。

据此，能够使逻辑块处于停止动作的状态下的总期间——换言之，使逻辑块处于动作的状态下的总期间在逻辑块间接近，可以缓解逻辑块间的时钟偏移。

在上述半导体集成电路中，也可以是，上述状态决定机构从多个上述逻辑块的停止率之中确定最小的停止率，并只将控制上述逻辑块之中停止率比上述最小停止率大按规定方法确定的值以上的上述逻辑块的状态，决定为进行动作的状态。

据此，能够使逻辑块处于停止动作的状态下的总期间——换言之，使逻辑块处于动作的状态下的总期间在逻辑块间接近，可以缓解逻辑块间的时钟偏移。

在上述的半导体集成电路中，也可以是，在上述与动作及停止有关的多个状态中，有劣化度不同的多个状态，上述状态决定机构根据逻辑块的上述动作停止信息来确定多个上述逻辑块的各自的劣化度，并根据所确定的各上述逻辑块的劣化度来进行控制各上述逻辑块的状态的决定，以使得劣化度越大则控制为劣化程度越小的状态。

据此，能够使逻辑块的劣化度在逻辑块间接近，可以缓解逻辑块间的时钟偏移。

附图说明

图1是第1实施方式所涉及的半导体集成电路整体的结构图。

图2是表示图1的动作量保持部的保持内容一例的附图。

图3是图1的逻辑块的结构图。

图4是图1的控制部的结构图。

图5是表示图1的半导体集成电路执行的逻辑块控制处理的步骤的流程图。

图6是表示图5的放电动作块控制处理的步骤的流程图。

图7是表示图5的充电动作块控制处理的步骤的流程图。

图8是说明图1的半导体集成电路执行的逻辑块控制处理的具体例所用的附图。

图9是第2实施方式所涉及的半导体集成电路的结构图。

图10是图9电源切断电路的结构图。

图11是第3实施方式半导体集成电路的结构图。

图12是图11的时钟门电路的结构图。

图13是表示图11的逻辑块各状态下的劣化特性概要的附图。

图14是表示图11的劣化度保持部的保持内容一例的附图。

图15是说明图11的放电动作处理部及充电动作处理部执行的逻辑块劣化度计算方法所用的附图。

图16是表示图11的半导体集成电路执行的逻辑块控制处理的步骤的流程图。

图17是表示图16的放电动作块控制处理的步骤的流程图。

图18是表示图16的充电动作块控制处理的步骤的流程图。

图19是表示图16的充电动作块控制处理的步骤的流程图。

图20是说明第4实施方式的便携电话的动作所用的斜视图。

图21是图20的便携电话的结构图。

符号说明

1半导体集成电路

10a～10d逻辑块

11逻辑元件

12时钟门电路

13a、13b反相电路

50控制部

51电源动作判定部

52放电动作处理部

53充电动作处理部

54状态控制部

60电源动作检测部

70动作量保持部

具体实施方式

《第1实施方式》

下面，对于本发明的第1实施方式参照附图进行说明。

<结构>

对于本实施方式的半导体集成电路的结构，参照图1进行说明。图1是本实施方式的半导体集成电路的结构图。但是，作为半导体集成电路，可以举出FPGA(Field Programmable Gate Array：现场可编程门阵列)或能够通过可重构的逻辑等程序来变更功能的可编程逻辑电路。

在图1中，半导体集成电路1具备：逻辑块10a～10d；数据布线30，用来在各逻辑块10a～10d间交接数据；布线切换开关20，用来根据程序对各逻辑块10a～10d间的数据布线30的连线状态进行设定变更。

半导体集成电路1还具备时钟布线40，用于连接对各逻辑块10a～10d提供时钟信号的未图示的时钟生成电路和各逻辑块10a～10d。

半导体集成电路1还具备控制部50，并且，控制部50具备：状态控制线80a～80d，用于与逻辑块10a～10d的动作及停止有关的多个状态的切换控制；结构控制线90a～90d，用于半导体集成电路1的结构的切换控制。但是，在本实施方式中，作为与逻辑块10a～10d的动作及停止有关的状态(下面称为“动作停止状态”。)，有逻辑块10a～10d进行动作的状态(下面称为“动作状态”)和逻辑块10a～10d停止动作的状态(下面称为“停止状态”)这2个状态。

控制部50执行半导体集成电路1的结构的决定处理，并且执行控制逻辑块10a～10d的动作停止状态(动作状态、停止状态)的决定处理。另外，控制部50进行布线切换开关20的切换控制，以便成为用于使半导体集成电路1实现对象处理所需的逻辑块10a～10d间连线状态。

半导体集成电路1还具备电源动作检测部60。电源动作检测部60检测电源机构(例如电池)的动作(放电动作、充电动作)，将用来通知检测到的电源机构动作的电源动作通知信号输出给控制部50。

半导体集成电路1还具备动作量保持部70。

动作量保持部70对由未图示的振荡电路振荡出的时钟信号CLK上升沿或下降沿的数目(时钟数)进行计测。

动作量保持部70存储在图2中示出一例的存储表，该存储表用来存储半导体集成电路1的动作时钟数，以及逻辑块10a～10d的动作时钟数及动作停止状态。还有，保持在动作量保持部70中的动作时钟数是半导体集成电路1及逻辑块10a～10d各自进行动作的期间(例如，在当前时刻的结构为结构a，紧接结构a之前的结构为结构b的情况下，是结构b结束之前进行动作的期间)内时钟信号CLK的时钟数。

但是，在图2中，字段“块”的“整体”表示半导体集成电路1整体，“块A”、“块B”、“块C”、“块D”分别表示逻辑块10a、10b、10c及10d。例如，假设当前时刻的半导体集成电路1的结构为结构a，紧接结构a之前的半导体集成电路1的结构为结构b，则在字段“动作时钟数”中存储结构b结束的时刻的动作时钟数，在字段“动作停止状态”中存储结构a内各逻辑块10a～10d的动作停止状态(动作状态、停止状态)。

(逻辑块的结构)

对于图1逻辑块10a的结构，参照图3进行说明。图3是图1逻辑块10a的结构图。但是，在图3中省去了结构控制线90a的图示。另外，在图3中虽然只图示出1个逻辑元件11，但是逻辑块10a具备1个以上的逻辑元件11。还有，逻辑块10b～10d只要是在与本发明相关联的部分有关的范围内，形成和逻辑块10a实质上相同的结构。

逻辑块10a用来进行逻辑运算处理，具备逻辑元件11、时钟门电路12及反相电路13a、13b。

逻辑元件11是与输入控制端子的时钟信号同步进行动作的触发器等。

反相电路13a、13b输出使输入信号的信号电平反转后的信号，来作为输出信号。还有，反相电路13a、13b例如是包含P沟道MOS晶体管(下面称为“PMOS晶体管”。)和N沟道MOS晶体管(下面称为“NMOS”。)的CMOS型反相电路。还有，设置于时钟门电路12和逻辑元件11之间的反相电路13a、13b的个数并不限于2个。

时钟门电路12由NAND电路构成，在2个输入端子上分别连接时钟布线40和状态控制线80a。在状态控制线80a的控制信号的信号电平为高电平时，来自时钟门电路12的输出信号成为从时钟布线40提供给时钟门电路12的时钟信号的信号电平反转后的时钟信号。另一方面，在状态控制线80a的控制信号的信号电平为低电平时，来自时钟门电路12的输出信号成为固定成高电平后的时钟信号。

从时钟门电路12输出的时钟信号通过反相电路13a、13b，从反相电路13b输出的时钟信号输入逻辑元件11的控制端子。

在上述结构的逻辑块10a中，通过控制部50把状态控制线80a的控制信号的信号电平变为高电平，从而对逻辑元件11的控制端子输入使高电平和低电平交替重复的时钟信号。其结果为，逻辑元件11进行动作，逻辑块10a成为动作状态。

与之相对，通过控制部50把状态控制线80a的控制信号的信号电平变为低电平，从而对逻辑元件11的控制端子输入固定成高电平后的时钟信号。其结果为，逻辑元件11不进行动作，逻辑块10a成为停止状态。

还有，对于逻辑块10b～10d也是相同的。

(控制部的结构)

对于图1控制部50的结构，参照图4进行说明。图4是图1的控制部50的结构图。还有，在图4中只图示出逻辑块10a的时钟门电路12，其他逻辑块10b～10d的时钟门电路图示予以省略。

控制部50具备电源动作判定部51、放电动作处理部52、充电动作处理部53及状态控制部54。

电源动作判定部51按半导体集成电路1切换结构的定时，根据从电源动作检测部60输入的电源动作通知信号来判定电源机构的动作是充电动作还是放电动作。然后，电源动作判定部51在判定出电源机构的动作是放电动作时，对放电动作处理部52输出放电动作处理指令信号，在判定出电源机构的动作是充电动作时对充电动作处理部53输出充电动作处理指令信号。

放电动作处理部52从电源动作判定部51接受放电动作处理指令信号，在动作量保持部70中所存储的图2的存储表内，对与半导体集成电路1整体对应的动作时钟数及与字段“动作停止状态”中存储着“动作状态”的逻辑块相对应的动作时钟数，分别加上动作量保持部70计测出的时钟数。借此，在图2的存储表的字段“动作时钟数”内，在半导体集成电路1的结构例如从结构b切换为结构a时，存储结构b结束时刻的半导体集成电路1及逻辑块10a～10d各自的动作时钟数。然后，放电动作处理部52将动作量保持部70计测出的时钟数复位为“0”。

另外，放电动作处理部52只把逻辑块10a～10d之中、对于半导体集成电路1执行此后进行的处理来说需要动作的逻辑块，决定为使之动作的逻辑块，将此外的逻辑块决定为使动作停止的逻辑块。然后，放电动作处理部52将包括使之动作的逻辑块和使动作停止的逻辑块的信息的第1状态通知信号，输出给状态控制部54。并且，放电动作处理部52在图2的存储表内，在与被决定成使之动作的逻辑块的逻辑块相对应的字段“动作停止状态”中存储“动作状态”，在与被决定成使动作停止的逻辑块的逻辑块相对应的字段“动作停止状态”中存储“停止状态”。

充电动作处理部53从电源动作判定部51接受充电动作处理指令信号，在动作量保持部70中所存储的图2的存储表内，对与半导体集成电路1整体对应的动作时钟数及与在字段“动作停止状态”中存储着“动作状态”的逻辑块相对应的动作时钟数，分别加上动作量保持部70计测出的时钟数。然后，充电动作处理部53将动作量保持部70计测出的时钟数复位为“0”。

另外，充电动作处理部53把逻辑块10a～10d之中、对于半导体集成电路1执行此后进行的处理来说需要动作的逻辑块，决定为使之动作的逻辑块。再者，充电动作处理部53将除了被决定成使之动作的逻辑块的逻辑块之外的各逻辑块，根据上述加法处理后图2的存储表的动作时钟数，决定为使之动作的逻辑块及使动作停止的逻辑块中的某一个。然后，充电动作处理部53将包括使之动作的逻辑块和使动作停止的逻辑块的信息的第2状态通知信号，输出给状态控制部54。并且，充电动作处理部53在图2的存储表内，在与被决定成使之动作的逻辑块的逻辑块相对应的字段“动作停止状态”中存储“动作状态”，在与被决定成使动作停止的逻辑块的逻辑块相对应的字段“动作停止状态”中存储“停止状态”。

状态控制部54把与从放电动作处理部52输入的第1状态通知信号中包含的使之动作的逻辑块相对应的状态控制线的控制信号的信号电平，变为高电平，把与此外的逻辑块相对应的状态控制线的控制信号的信号电平变为低电平。另外，状态控制部54把与从充电动作处理部53输入的第2状态通知信号中包含的使之动作的逻辑块相对应的状态控制线的控制信号的信号电平，变为高电平，把与此外的逻辑块相对应的状态控制线的控制信号的信号电平变为低电平。

<动作>

对于参照图1到图4说明了其结构的半导体集成电路1的动作，参照图5进行说明。图5是表示图1的半导体集成电路1执行的逻辑块控制处理的步骤的流程图。

电源动作判定部51在半导体集成电路1切换结构的定时，根据从电源动作检测部60输入的电源动作通知信号，判定电源机构的动作是放电动作还是充电动作(步骤S101)。

在由电源动作判定部51判定出电源机构的动作是放电动作时(S101：放电)，放电动作处理部52及状态控制部54执行在图6中示出了处理步骤的放电动作块控制处理(步骤S102)。另一方面，在由电源动作判定部51判定出电源机构的动作是充电动作时(S101：充电)，充电动作处理部53及状态控制部54执行在图7中示出了处理步骤的充电动作块控制处理(步骤S103)。

(放电动作块控制处理)

对于图5的放电动作块控制处理(步骤S102)，参照图6进行说明。图6是表示图5的放电动作块控制处理(步骤S102)的步骤的流程图。

放电动作处理部52在图2的存储表内，对与半导体集成电路1整体相对应的动作时钟数及与字段“动作停止状态”中存储着“动作状态”的逻辑块相对应的动作时钟数，分别加上动作量保持部70计测出的时钟数，进行存储表的存储内容更新。然后，放电动作处理部52将动作量保持部70计测出的时钟数复位为“0”(步骤S131)。

放电动作处理部52只把对于半导体集成电路1在执行此后进行的处理(对象的处理)来说需要动作的逻辑块，决定为使之动作的逻辑块，把此外的逻辑块决定为使动作停止的逻辑块(步骤S132)。

状态控制部54把与在步骤S132中被决定成使之动作的逻辑块的逻辑块相对应的状态控制线的控制信号的信号电平变为高电平，把与被决定成使动作停止的逻辑块的逻辑块相对应的状态控制线的控制信号的信号电平变为低电平(步骤S133)。

放电动作处理部52在图2的存储表内，在与步骤S132中被决定成使之动作的逻辑块的逻辑块相对应的字段“动作停止状态”中存储“动作状态”，在与被决定成使动作停止的逻辑块的逻辑块相对应的字段“动作停止状态”中存储“停止状态”(步骤S134)。然后，控制部50返回图5的处理。

(充电动作块控制处理)

对于图5的充电动作块控制处理(步骤S103)，参照图7进行说明。图7是表示图5的充电动作块控制处理(步骤S103)的步骤的流程图。

充电动作处理部53在图2的存储表内，对与半导体集成电路1整体相对应的动作时钟数及与字段“动作停止状态”中存储着“动作状态”的逻辑块相对应的动作时钟数，分别加上动作量保持部70计测出的时钟数，进行存储表的存储内容更新。然后，充电动作处理部53将动作量保持部70计测出的时钟数复位为“0”(步骤S151)。

充电动作处理部53参照动作时钟数相加后存储表的动作时钟数，对于逻辑块10a～10d的每一个，从半导体集成电路1整体的动作时钟数减去逻辑块的动作时钟数，用半导体集成电路1整体的动作时钟数除以减法值，将除法值作为该逻辑块的停止率(步骤S152)。接下来，充电动作处理部53从逻辑块10a～10d的停止率之中确定最小的停止率，对确定出的最小停止率加上预先设定的值，将加法值作为动作阈值(步骤S153)。

充电动作处理部53把对于半导体集成电路1执行此后进行的处理(对象的处理)来说需要动作的逻辑块，决定为使之动作的逻辑块(下面称为“动作块”。)(步骤S154)。

充电动作处理部53判定是否已使除动作块之外的全部逻辑块变成下述步骤S156到步骤S159的处理对象(步骤S155)。

充电动作处理部53若判定出未使除动作块之外的全部逻辑块变成处理对象(S155：否)，则关注未变成处理对象的逻辑块之一(步骤S156)。然后，充电动作处理部53判定当前关注的逻辑块停止率是否大于等于动作阈值(步骤S157)。

充电动作处理部53若判定出当前关注的逻辑块停止率大于等于动作阈值(S157：是)，则将当前关注的逻辑块决定为使之动作的逻辑块(下面称为“变更动作块”。)(步骤S158)，并转移到步骤S155的处理。另一方面，充电动作处理部53若判定出当前关注的逻辑块停止率小于动作阈值(S157：否)，则将当前关注的逻辑块决定为使动作停止的逻辑块(下面称为“停止块”。)(步骤S159)，并转移到步骤S155的处理。

若由充电动作处理部53判定出已使除动作块之外的全部逻辑块变成处理对象(S155：是)，则状态控制部54把与步骤S154中被决定成动作块的逻辑块及在步骤S158中决定成变更动作块的逻辑块相对应的状态控制线的控制信号变为高电平。并且，状态控制部54把与在步骤S159中决定成停止块的逻辑块相对应的状态控制线的控制信号的信号电平变为低电平(步骤S160)。

充电动作处理部53在图2的存储表内，在与被决定成动作块及变更动作块中的某一个的逻辑块相对应的字段“动作停止状态”中，存储“动作状态”，在与被决定成停止块的逻辑块相对应的字段“动作停止状态”中，存储“停止状态”(步骤S161)。然后，控制部50返回图5的处理。

<具体例>

对于参照图1到图7所说明的半导体集成电路1动作具体例，参照图8进行说明。图8(a)及图8(b)是说明图1的半导体集成电路1执行的逻辑块控制处理具体例所用的附图。

在本具体例中，半导体集成电路1按下述结构A、结构B、结构C、结构D的顺序进行动作，其中该结构A为对于执行作为对象的处理来说需要使之动作的逻辑块是逻辑块10a～10d的结构，该结构B为需要使之动作的逻辑块只是逻辑块10a的结构，该结构C为需要使之动作的逻辑块是逻辑块10a～10d的结构，该结构D为需要使之动作的逻辑块只是逻辑块10c的结构。

另外，设为半导体集成电路1通过结构A及结构B进行动作的期间由电源机构进行放电动作，半导体集成电路1通过结构C及结构D进行动作的期间由电源机构进行充电动作。

在时间T1～T2，电源动作判定部51判定出电源机构的动作是放电动作。放电动作处理部52把逻辑块10a～10d的全部决定为使之动作的逻辑块，状态控制部54执行控制信号的生成以便逻辑块10a～10d进行动作(结构A)。

在时间T2～T3，电源动作判定部51判定出电源机构的动作是放电动作。放电动作处理部52把逻辑块10a决定为使之动作的逻辑块，把逻辑块10b～10d决定为使动作停止的逻辑块。状态控制部54执行控制信号的生成，以便逻辑块10a进行动作且逻辑块10b～10d停止动作(结构B)。还有，在时间T2～T3，由于电源机构的动作是放电动作，因而用来从逻辑块10b～10d之中根据停止率来决定使之动作的逻辑块的处理不进行。

在时间T3～T4，电源动作判定部51判定出电源机构的动作是充电动作。充电动作处理部53把逻辑块10a～10d的全部决定为使之动作的逻辑块，状态控制部54执行控制信号的生成以便逻辑块10a～10d进行动作(结构C)。还有，在半导体集成电路1从结构C切换为结构D时，逻辑块10b～10d的停止率设为大于等于对逻辑块10a～10d的停止率之中最小的停止率加上预先设定的值之后的加法值(动作阈值)，并且逻辑块10a的停止率小于动作阈值。

在时间T4～T5，电源动作判定部51判定出电源机构的动作是充电动作。充电动作处理部53把逻辑块10c决定为使之动作的逻辑块(动作块)。充电动作处理部53在除动作块10c之外的逻辑块10a、10b、10d之中，根据停止率把逻辑块10b、10d决定为使之动作的逻辑块(变更动作块)，把逻辑块10a决定为使动作停止的逻辑块(停止块)。状态控制部54执行控制信号的生成，以便逻辑块10c及逻辑块10b、10d进行动作，且逻辑块10a停止动作(结构D)。

根据上述本实施方式的半导体集成电路1，在电源机构进行放电动作时，半导体集成电路1执行逻辑块的动作状态和停止状态的切换控制，以便只有对于执行对象的处理来说需要动作的逻辑块进行动作。因此，在电源机构的动作为放电动作时，半导体集成电路1中的耗电量得到抑制。

另外，在半导体集成电路1不需要耗电量抑制、电源机构进行充电动作时，半导体集成电路1执行逻辑块的动作状态和停止状态的切换控制，以便逻辑块10a～19d的停止率——换言之是动作率在逻辑块间接近。借此，可以减小逻辑块间的时钟偏移，能够防止因逻辑块时效劣化引起的时钟偏移所导致的逻辑块间数据交接的错误。另外，因为能够实现基于较小时钟偏移的半导体集成电路1的设计，所以可以减少插入逻辑块间等中的延迟元件数目，使半导体集成电路1的耗电量抑制及半导体集成电路1的面积增大抑制成为可能。

《第2实施方式》

下面，对于本发明的第2实施方式，参照附图进行说明。

第1实施方式为了使逻辑块的动作停止，采用了停止时钟供应的门控时钟技术，而本实施方式为了使逻辑块的动作停止，将采用使电力供应停止的电源切断技术。

还有，在第2实施方式中，对和第1实施方式实质上相同的结构要件附上和第1实施方式相同的符号，因为可以使用第1实施方式的说明，所以省略其说明。

<结构>

对于本实施方式的半导体集成电路结构，参照图9进行说明。图9是本实施方式的半导体集成电路结构图。

半导体集成电路1a只有逻辑块和第1实施方式的半导体集成电路1不同，其他的结构则和半导体集成电路1对应的结构实质上相同。

(逻辑块的结构)

在半导体集成电路1a中具备逻辑块200a～200d，逻辑块200a～200d只要是在与本发明所涉及的部分有关的范围内，就形成实质上相同的结构。

逻辑块200a用来执行逻辑运算处理，具备逻辑元件11、反相电路211～213和电源切断电路220。

反相电路211～213输出使输入信号的信号电平反转后的信号，来作为输出信号。在反相电路211的输入端子上连接时钟布线40，对反相电路211的输入端子输入的时钟信号通过反相电路211～213，从反相电路213输出的时钟信号输入逻辑元件11的控制端子。还有，反相电路211～213的个数并不限于3个。

电源切断电路220其动作为，在状态控制线80a的控制信号的信号电平为高电平时，通过将逻辑元件11及反相电路211～213连接于电源上，对逻辑元件11及反相电路211～213进行电力供应。与之相对，电源切断电路220其动作为，在状态控制线80a的控制信号的信号电平为低电平时，通过将逻辑元件11及反相电路211～213从电源断开，不对逻辑元件11及反相电路211～213进行电力供应。

在上述结构的逻辑块200a中，通过控制部50把状态控制线80a的控制信号的信号电平变为高电平，对逻辑元件11及反相电路211～213进行电力供应。其结果为，逻辑元件11及反相电路211～213进行动作，逻辑块200a成为动作状态。与之相对，通过控制部50把状态控制线80a的控制信号的信号电平变为低电平，不再对逻辑元件11及反相电路211～213进行电力供应。其结果为，逻辑元件11及反相电路211～213不进行动作，逻辑块200a成为停止状态。

还有，对于逻辑块100b～200d也是相同的。

[电源切断电路的结构]

对于图9的电源切断电路220的结构，参照图10进行说明。图10是图9电源切断电路220的结构图。其中，模块260是图9的逻辑元件11及反相电路211～213。

电源切断电路220具备：反相电路221；PMOS晶体管222，其源电极连接于电源上，漏电极连接于模块260上；NMOS晶体管223，其漏电极连接于模块260上，源电极连接于接地板上。

反相电路221的输入端子及NMOS晶体管223的栅电极连接到状态控制线80a上，PMOS晶体管222的栅电极连接到反相电路221的输出端子上。

在状态控制线80a的控制信号的信号电平为高电平时，对PMOS晶体管222的栅电极施加低电平的信号，对NMOS晶体管223的栅电极施加高电平的信号。借此，PMOS晶体管222及NMOS晶体管223的双方成为接通(on)状态，模块260连接于电源上，从电源对模块260进行电力供应。

与之相对，在状态控制线80a的控制信号的信号电平为低电平时，对PMOS晶体管222的栅电极施加高电平的信号，对NMOS晶体管223的栅电极施加低电平的信号。借此，PMOS晶体管222及NMOS晶体管223的双方成为关闭(off)状态，模块260从电源断开，不再从电源对模块260进行电力供应。

《第3实施方式》

下面，对于本发明第3实施方式所涉及的半导体集成电路，参照附图进行说明。

第1实施方式为了使逻辑块的动作停止，采用了对逻辑元件等停止时钟供应的门控时钟技术，第2实施方式为了使逻辑块的动作停止，采用了停止电力供应的电源切断技术。与之相对，本实施方式为了使逻辑块的动作停止，将采用门控时钟技术及电源切断技术这两者。

还有，在第3实施方式中，对和第1实施方式实质上相同的结构要件附上和第1实施方式相同的符号，因为可以使用第1实施方式的说明，所以省略其说明。

<结构>

对于本实施方式半导体集成电路的结构，参照图11进行说明。图11是本实施方式半导体集成电路的结构图。

半导体集成电路1b具备逻辑块300a～300d、控制部50b、电源动作检测部60、劣化度保持部320、时钟布线40和状态控制线81a～83a。还有，逻辑块300a～300d只要是在与本发明所涉及的部分有关的范围内，就形成实质上相同的结构。

(逻辑块的结构)

逻辑块300a用来执行逻辑运算处理，具备逻辑元件11、时钟门电路310、反相电路13a、13b和电源切断电路220b。

电源切断电路220b形成和在图10中表示了结构的电源切断电路220相同的结构，其动作为，在状态控制线83a的控制信号的信号电平为高电平时，通过将逻辑元件11、时钟门电路310及反相电路13a、13b连接于电源上，对逻辑元件11、时钟门电路310及反相电路13a、13b进行电力供应。与之相对，电源切断电路220b其动作为，在状态控制线83a的控制信号为低电平时，通过将逻辑元件11、时钟门电路310及反相电路13a、13b从电源断开，不对逻辑元件11、时钟门电路310及反相电路13a、13b进行电力供应。

时钟门电路310如图12所示，具备NAND电路311、反相电路312和NOR电路313。在NAND电路311的2个输入端子上分别连接时钟布线40和状态控制线81a，NAND电路311的输出端子连接至反相电路312的输入端子上。在NOR电路313的2个输入端子上连接反相电路312的输出端子和状态控制线82a，其输出端子连接于反相电路13a的输入端子上。

在状态控制线81a的控制信号的信号电平为高电平，且状态控制线82a的控制信号的信号电平为低电平时，来自时钟门电路310的输出信号成为从时钟布线40提供给时钟门电路310的时钟信号的信号电平反转后的时钟信号。另外，在状态控制线81a的控制信号的信号电平为低电平，且状态控制线82a的控制信号的信号电平为低电平时，来自时钟门电路310的输出信号成为固定成高电平后的时钟信号。再者，在状态控制线81a的控制信号的信号电平为低电平或高电平，且状态控制线82a的控制信号的信号电平为高电平时，来自时钟门电路310的输出信号成为固定成低电平后的时钟信号。

在上述结构的逻辑块300a中，通过控制部50b把状态控制线81a的控制信号的信号电平变为高电平，把状态控制线82a的控制信号的信号电平变为低电平，且把状态控制线83a的控制信号的信号电平变为高电平，逻辑块300a成为动作状态。

另外，通过控制部50b把状态控制线81a的控制信号的信号电平变为低电平，把状态控制线82a的控制信号的信号电平变为低电平，且把状态控制线83a的控制信号的信号电平变为高电平，来对逻辑元件11的控制端子输入固定成高电平后的时钟信号。其结果为，逻辑元件11不进行动作，逻辑块300a成为停止状态。还有，在下面将该停止状态称为“高电平固定停止状态”。

再者，通过控制部50b把状态控制线81a的控制信号的信号电平变为低电平或高电平，把状态控制线82a的控制信号的信号电平变为高电平，且把状态控制线83a的控制信号的信号电平变为高电平，来对逻辑元件11的控制端子输入固定成低电平后的时钟信号。其结果为，逻辑元件11不进行动作，逻辑块300a成为停止状态。还有，在下面，将该停止状态称为“低电平固定停止状态”。但是，在把逻辑块300a变为低电平固定停止状态时，控制部50b或者状态控制部54b记述为“把状态控制线82a的控制信号的信号电平变为高电平，且把状态控制部83a的控制信号的信号电平变为高电平”。

再者，通过控制部50b把状态控制线81a的控制信号的信号电平变为低电平或高电平，把状态控制线82a的控制信号的信号电平变为低电平或高电平，且把状态控制线83a的信号电平变为低电平，由此，不再对时钟门电路310、反相电路13a、13b及逻辑元件11进行电力供应。其结果为，时钟门电路310、反相电路13a、13b及逻辑元件11不进行动作，逻辑块300a成为停止状态。还有，在下面将该停止状态称为“电源切断停止状态”。但是，在把逻辑块300a变为电源切断停止状态时，控制部50b或状态控制部54b记述为“把状态控制线83a的控制信号的信号电平变为低电平”。

还有，对于逻辑块300b～300d也是相同的。

在本实施方式中，假定为逻辑块300a～300d在各动作停止状态(动作状态、高电平固定停止状态、低电平固定停止状态、电源切断停止状态)下，按照图13所示的劣化特性发生劣化。而且，假定为逻辑块300a～300d按高电平固定停止状态、动作状态、低电平固定停止状态、电源切断停止状态的顺序劣化易于加剧。

还有，图13中的箭头a是指在高电平固定停止状态下的逻辑块劣化特性，箭头b是指在动作状态下的逻辑块劣化特性。另外，箭头c是指在低电平固定停止状态下的逻辑块劣化特性，箭头d是指在电源切断停止状态下的逻辑块劣化特性。

(劣化度保持部的结构)

劣化度保持部320计测由未图示的振荡电路振荡出的时钟信号CLK的上升沿的数目(时钟数)。

劣化度保持部320存储在图14中表示一例的存储表，该存储表用来存储逻辑块300a～300d的劣化度及动作停止状态。其中，“块A”、“块B”、“块C”及“块D”分别表示逻辑块300a、300b、300c及300d。例如，假设当前时刻半导体集成电路1b的结构为结构a，紧接结构a之前的半导体集成电路1b结构为结构b，则在字段“劣化度”中存储结构b结束之时的劣化度，在字段“动作停止状态”中存储结构a内各逻辑块300a～300d的动作停止状态(动作状态、高电平固定停止状态、低电平固定停止状态、电源切断停止状态)。

另外，劣化度保持部320存储图13所示的动作状态、高电平固定停止状态、低电平固定停止状态及电源切断停止状态的各自的劣化特性。

(控制部的结构)

控制部50b具备电源动作判定部51、放电动作处理部52b、充电动作处理部53b和状态控制部54b。

放电动作处理部52b从电源动作判定部51接受放电动作处理指令信号，对于逻辑块300a～300d的每一个，将存储在劣化度保持部320中的图14存储表的字段“劣化度”存储内容如下进行更新，把劣化度保持部320计测出的时钟数复位为“0”。

如图15所示，放电动作处理部52b从劣化度保持部320读出与对象逻辑块的字段“动作停止状态”中所存储的动作停止状态(动作状态、高电平固定停止状态、低电平固定停止状态、电源切断停止状态)对应的劣化特性。然后，放电动作处理部52b从对象逻辑块的字段“劣化度”读出劣化度，将所读出的劣化特性按时间轴方向平行移动，使得所读出的劣化度位于劣化特性的曲线上。然后，放电动作处理部52b对劣化度保持部320所保持的时钟数乘以时钟信号CLK的周期，计算从上次的结构切换到此次的结构切换的时间(下面称为“处理时间”。)。接下来，放电动作处理部52b将在移动后的劣化特性曲线上处理时间向前移动了的位置上的劣化度作为新的劣化度，存储于对象逻辑块的字段“劣化度”中。

再者，放电动作处理部52b只把逻辑块300a～300d之中对于半导体集成电路1b执行此后进行的处理来说需要动作的逻辑块，决定为使之动作的逻辑块(变为动作状态的逻辑块)，把此外的逻辑块决定为通过进行电源切断而使动作停止的逻辑块(变为电源切断停止状态的逻辑块)。然后，放电动作处理部52b将包括各逻辑块的动作停止状态信息在内的第1状态通知信号输出给状态控制部54b。并且，放电动作处理部52b在图14的存储表内，在与决定成变为动作状态的逻辑块后的逻辑块对应的字段“动作停止状态”中存储“动作状态”，在与决定成变为电源切断停止状态的逻辑块后的逻辑块对应的字段“动作停止状态”中存储“电源切断停止状态”。

充电动作处理部53b从电源动作判定部51接受充电动作处理指令信号，对于逻辑块300a～300d的每一个，执行和参照图15所说明的处理内容实质上相同的处理内容，更新劣化度保持部320中所存储的图14存储表的字段“劣化度”存储内容。然后，充电动作处理部53b将劣化度保持部320计测出的时钟数复位为“0”。

另外，充电动作处理部53b把逻辑块300a～300d之中对于半导体集成电路1b执行此后的处理来说需要动作的逻辑块，决定为使之动作的逻辑块(变为动作状态的逻辑块)。再者，充电动作处理部53b根据上述更新后的图14存储表的劣化度，将除决定成变为动作状态的逻辑块后的逻辑块之外的各逻辑块，决定为变为动作状态的逻辑块、变为电源切断停止状态的逻辑块、变为高电平固定停止状态的逻辑块及变为低电平固定停止状态的逻辑块中的某一个。然后，充电动作处理部53b将包括各逻辑块的动作停止状态信息在内的第2状态通知信号输出给状态控制部54b。并且，充电动作处理部53b在图14的存储表内，在与决定成变为动作状态的逻辑块后的逻辑块对应的字段“动作停止状态”中存储“动作状态”，在与决定成变为电源切断停止状态的逻辑块后的逻辑块对应的字段“动作停止状态”中存储“电源切断停止状态”。另外，充电动作处理部53b在与决定成变为低电平固定停止状态的逻辑块后的逻辑块对应的字段“动作停止状态”中存储“低电平固定停止状态”，在与决定成变为高电平固定停止状态的逻辑块后的逻辑块对应的字段“动作停止状态”中存储“高电平固定停止状态”。

状态控制部54b根据第1状态通知信号，并且根据第2状态通知信号，来控制状态控制线81a～83a各控制信号的信号电平。

但是，在将逻辑块变为动作状态时，状态控制部54b把与变为动作状态的逻辑块对应的状态控制线81a的控制信号的信号电平变为高电平，把状态控制线82a的控制信号的信号电平变为低电平，且把状态控制线83a的控制信号的信号电平变为高电平。

另外，在将逻辑块变为高电平固定停止状态时，状态控制部54b把与变为高电平固定停止状态的逻辑块对应的状态控制线81a的控制信号的信号电平变为低电平，把状态控制线82a的控制信号的信号电平变为低电平，且把状态控制线83a的控制信号的信号电平变为高电平。

再者，在将逻辑块变为低电平固定停止状态时，状态控制部54b把与变为低电平固定停止状态的逻辑块对应的状态控制线82a的控制信号的信号电平变为高电平，且把状态控制线83a的控制信号的信号电平变为低电平。

再者，在将逻辑块变为电源切断停止状态时，状态控制部54b把与变为电源切断停止状态的逻辑块对应的状态控制线83a的控制信号的信号电平变为低电平。

<动作>

对于参照图11到图15表示了结构的半导体集成电路1b的动作，参照图16进行说明。图16是表示图11的半导体集成电路1b执行的逻辑块控制处理步骤的流程图。

电源动作判定部51，在半导体集成电路1b切换结构的定时，根据从电源动作检测部60输入的电源动作通知信号，来判定电源机构的动作是放电动作还是充电动作(步骤S301)。

在由电源动作判定部51判定出电源机构的动作是放电动作时(S301：放电)，放电动作处理部52b及状态控制部54b执行在图17中示出了处理步骤的放电动作块控制处理(步骤S302)。另一方面，在由电源动作判定部51判定出电源机构的动作是充电动作时(S301：充电)，充电动作处理部53b及状态控制部54b执行在图18及图19中示出了处理步骤的充电动作块控制处理(步骤S303)。

(放电动作块控制处理)

对于图16的放电动作块控制处理(步骤S302)，参照图17进行说明。图17是表示图16的放电动作块控制处理(步骤S302)的步骤的流程图。

放电动作处理部52b在图14的存储表内，进行各逻辑块300a～300d劣化度的计算及更新，将劣化度保持部320计测出的时钟数复位为“0”(步骤S331)。

放电动作处理部52b只把对于半导体集成电路1b执行此后的处理(对象的处理)来说需要动作的逻辑块决定为使之动作的逻辑块(变为动作状态的逻辑块)，把此外的逻辑块决定为通过进行电源切断而使动作停止的逻辑块(变为电源切断停止状态的逻辑块)(步骤S332)。

状态控制部54b控制状态控制线81a～83a各控制信号的信号电平，以便各逻辑块300a～300d成为在步骤S332中决定出的动作停止状态(动作状态、电源切断停止状态)(步骤S333)。据此，各逻辑块300a～300d成为在步骤S332中决定出的动作停止状态。

放电动作处理部52b在图14的存储表内，将各逻辑块300a～300d的字段“动作停止状态”存储内容更新为在步骤S332中决定出的动作停止状态(动作状态、电源切断停止状态)(步骤S334)。然后，控制部50b返回图16的处理。

(充电动作块控制处理)

对于图16的充电动作块控制处理(步骤S303)，参照图18及图19进行说明。图18及图19是表示图16的充电动作块控制处理(步骤S303)的步骤的流程图。

充电动作处理部53b在图14的存储表内，进行各逻辑块300a～300d劣化度的计算及更新，将劣化度保持部320计测出的时钟数复位为“0”(步骤S351)。

充电动作处理部53b通过确定逻辑块300a～300d更新后的劣化度之中最大的劣化度，并对确定出的最大劣化度乘以预先设定的第1系数、第2系数及第3系数，由此来计算第1阈值、第2阈值及第3阈值(步骤S352)。还有，第1系数、第2系数及第3系数是大于等于0且小于等于1的值。而且，第1系数的值最大，第2系数的值第2大，第3系数的值最小。

充电动作处理部53b把对于半导体集成电路1b执行此后进行的处理(对象的处理)来说需要动作的逻辑块决定为使之动作的逻辑块(变为动作状态的逻辑块)(步骤S353)。还有，在步骤S353中，将决定成使之动作的逻辑块后的逻辑块称为“动作块”。

充电动作处理部53b判定是否已使除动作块之外的全部逻辑块变成步骤S355～步骤S362的处理对象(步骤S354)。

充电动作处理部53b若判定出未使除动作块之外的全部变成处理对象(S354：否)，则关注未变成处理对象的逻辑块之一(步骤S355)。然后，充电动作处理部53b判定当前关注的逻辑块劣化度是否大于等于第1阈值(步骤S356)。

充电动作处理部53b若判定出当前关注的逻辑块劣化度大于等于第1阈值(S356：是)，则把当前关注的逻辑块决定为变为劣化最不易加剧的电源切断停止状态的逻辑块(步骤S357)，并转移到步骤S354的处理。另一方面，充电动作处理部53b若判定出当前关注的逻辑块劣化度小于第1值(S356：否)，则判定当前关注的逻辑块劣化度是否大于等于第2阈值(步骤S358)。

充电动作处理部53b若判定出当前关注的逻辑块劣化度大于等于第2阈值(S358：是)，则把当前关注的逻辑块决定为变为劣化第二不易加剧的低电平固定停止状态的逻辑块(步骤S359)，并转移到步骤S354的处理。另一方面，充电动作处理部53b若判定出当前关注的逻辑块劣化度小于第2阈值(S358：否)，则判定当前关注的逻辑块劣化度是否大于等于第3阈值(步骤S360)。

充电动作处理部53b若判定出当前关注的逻辑块劣化度大于等于第3阈值(S360：是)，则把当前关注的逻辑块决定为变为劣化第三不易加剧的动作状态的逻辑块(步骤S361)，并转移到步骤S354的处理。另一方面，充电动作处理部53b若判定出当前关注的逻辑块劣化度小于第3阈值(S360：否)，则把当前关注的逻辑块决定为变为劣化最易加剧的高电平固定停止状态的逻辑块(步骤S362)，并转移到步骤S354的处理。

若由充电动作处理53b判定出已使除动作块之外的全部逻辑块变成处理对象(S354：是)，则状态控制部54b控制状态控制线81a～83a各控制信号的信号电平，以便各逻辑块300a～300d成为通过步骤S353到步骤S362的处理决定出的动作停止状态(动作状态、电源切断停止状态、低电平固定停止状态、高电平固定停止状态)(步骤S363)。据此，各逻辑块300a～300d成为通过步骤S353到步骤S362的处理决定出的动作停止状态。

充电动作处理部53b在图14的存储表内，将各逻辑块300a～300d的字段“动作停止状态”存储内容更新为由步骤S353到步骤S362的处理决定出的动作停止状态(动作状态、电源切断停止状态、低电平固定停止状态、高电平固定停止状态)(步骤S364)。然后，控制部50b返回图16的处理。

根据上述本实施方式的半导体集成电路1b，可以期待与根据第1及第2实施方式半导体集成电路1、1a的逻辑块劣化度调整相比准确度较高的调整。

《第4实施方式》

下面，对于第4实施方式，参照附图进行说明。

本实施方式用来将在第1实施方式中所说明的半导体集成电路1装载于便携电话中。

本实施方式的便携电话400如图20(a)所示，在不从市电接受电力供应而只从本机内所安装的蓄电池接受电力供应时，优选的是，从动作时间的观点出发进行低消耗电力的动作。还有，此时便携电话400中所安装的蓄电池(对应于上述的电源机构)的动作是放电动作。

另外，便携电话400如图20(b)所示，在安装于与插座420所连接的充电座410上而从市电接受电力、或者直接连接于插座420上而从市电接受电力供应的同时进行动作时，从动作时间的观点出发不需要特别进行低消耗电力的动作。还有，此时安装便携电话400内的蓄电池动作是充电动作。

<结构>

图20的便携电话400如图21所示，具备CPU(Central Processing Unit：中央处理单元)401、天线402、通信部403、显示部404、操作部405、存储部406、声音处理部407、麦克风407a和扬声器407b，在便携电话400内安装有蓄电池408。

CPU401用来进行便携电话400整体的控制，具备在第1实施方式中所说明的半导体集成电路1。但是，电源动作检测部60在便携电话400安装于充电座410上或者直接连接到插座420上的情况下，检测为蓄电池408的动作是充电动作，在此外的情况下检测为蓄电池408的动作是放电动作。还有，半导体集成电路1的结构及动作和在第1实施方式中所说明的同样。

通信部403是声音通信及数据通信用的通信部，通过天线402和其他设备进行信号的收发。通信部403将由天线402接收到的接收信号输出给CPU401，将从CPU401输入的发送信号从天线402进行发送。

显示部402采用液晶显示器等来构成，执行从CPU401输入的显示数据的显示。操作部405由各种按键构成，将所按下按键的按下信号输出给CPU401。在存储部406中，存储有用来控制便携电话400的各种控制程序及各种应用软件。

麦克风407a收集麦克风周边的声音，输出给声音处理部407，声音处理部407将从麦克风407b输入的模拟信号变换为数字信号，输出给CPU401。声音处理部407将从CPU401输入的数字信号变换为模拟信号，输出给扬声器407b，扬声器407b将从声音处理部407输入的模拟信号变换为声音进行输出。

便携电话400执行与电波状况相对应的通信动作、与多个通信方式分别对应的通信动作、显示以不同的标准编码后的内容的显示动作等，半导体集成电路1使用的逻辑块数目不同的多个动作。

例如，便携电话400执行需要4个逻辑块动作的与第1通信方式相对应的通信动作，执行需要1个逻辑块动作的与第2通信方式相对应的通信动作。此时，便携电话400具备的半导体集成电路1如同参照图8所说明的那样，进行逻辑块10a～10d动作及停止的控制。

《补充》

本发明不限定为在上述各实施方式中所说明的内容，而在实现本发明的目的和与其关联或者附带的目的所需的任何方式中都能够实施，例如也可以是下面的方式。

(1)第1到第3实施方式的半导体集成电路1虽然设为可编程逻辑电路，但是并不限于此，例如也可以是具有多个逻辑块，并且能够按1个以上的逻辑块单位进行动作及停止控制的半导体集成电路。

(2)在第1到第3实施方式中，虽然按逻辑块单位进行了动作及停止的控制，但是并不限于此，例如也可以以2个以上的逻辑块为单位进行动作及停止的控制。另外，作为进行动作及停止控制所需的单位的逻辑块数目也可以不同，该数目也可以是1以上。这种情况下，可以节约逻辑块的停止等动作状态的控制所需要的布线资源和逻辑资源。

(3)在第1到第3实施方式中，虽然以逻辑块单位进行了动作及停止的控制，但是并不限于此，也可以按1个以上的逻辑元件单位进行动作及停止的控制。

(4)在第1及第3实施方式中，虽然是将时钟门电路12、310设置于逻辑块内部的情形，但是既可以在全部的逻辑块中将时钟门电路设置于逻辑块的外部，也可以只在一部分逻辑块中将时钟门电路设置于逻辑块的外部。

在第2及第3实施方式中，虽然是将电源切断电路220、220b设置于逻辑块内部的情形，但是既可以在全部的逻辑块中将电源切断电路设置于逻辑块的外部，也可以只在一部分逻辑块中将电源切断电路设置于逻辑块的外部。

(5)在第1到第3实施方式中，虽然在逻辑块之外，另外设置了控制部50、50b，但是既可以将逻辑块的某一个用于控制部，也可以将逻辑块的某个区域用于控制部。还有，用于控制部的逻辑块只要使之不停止动作就可以，另外，用于控制部的逻辑块某个区域只要使之不停止动作就可以。这种情况下，只要将适于控制的逻辑粒度(logic granularity)的逻辑块用于控制部，就可以实现半导体集成电路的小型化及低消耗电力化。

另外，也可以在具备逻辑块的半导体集成电路之外的另外的半导体集成电路中装载控制部50、50b。

(6)在第1到第3实施方式中，虽然将逻辑块设为4个，但是逻辑块的数目并不限于4个。

(7)在第1实施方式的半导体集成电路中，虽然为了使逻辑元件11的动作停止，将固定成高电平后的时钟信号对逻辑元件11的控制端子进行了输入，但是并不限于此，也可以通过将固定成低电平后的时钟信号提供给逻辑元件的控制端子，使该逻辑元件的动作停止。

(8)在第1实施方式中，虽然作为时钟门电路12使用了NAND电路，但是并不限于此，例如也可以使用NOR电路，并不是说时钟门电路的结构必须成为特别固定的结构。

同样，在第3实施方式中，作为时钟门电路310使用了图12所示电路结构的时钟门电路，但是时钟门电路310的结构并不限于图12所示的结构。

(9)在第2及第3实施方式的电源切断电路220、220b中，虽然在电源和模块260之间以及模块260和接地板之间的双方上设置了开关机构，但是并不限于此，例如既可以只在电源和模块260之间设置开关机构，另外也可以只在模块260和接地板之间设置开关机构。

另外，作为构成电源切断电路220、220b的开关机构，不一定必须使用NMOS晶体管及PMOS晶体管，也可以使用别的开关机构。还有，使用的开关机构优选的是泄漏电流少的开关机构。

(10)在第1到第3实施方式中，关于除了对于半导体集成电路1、1a、1b执行对象处理来说需要动作的逻辑块之外的逻辑块之中使之动作的逻辑块，也可以只使与时钟信号关联的部分进行动作。

(11)在第3实施方式中，在电源机构进行充电动作时，控制部50b控制除动作块(对半导体集成电路1b执行对象的处理来说需要动作的逻辑块)之外的逻辑块的动作停止状态，使之成为低电平固定停止状态、动作状态、高电平固定停止状态及电源切断停止状态的某一个，但是并不限于此。例如，在电源机构进行充电动作时，控制部既可以控制除动作块之外的逻辑块的动作停止状态，使之成为上述任意3个动作停止状态的某一个，也可以进行控制使之成为上述任意2个动作停止状态的某一个。

(12)在第3实施方式中，在电源机构进行放电动作时，控制部50b控制除动作块(对半导体集成电路1b执行对象的处理来说需要动作的逻辑块)之外的逻辑块的动作停止状态，使之成为电源切断停止状态，但是并不限于此。控制部既可以控制除动作块之外的逻辑块的动作停止状态，使之成为低电平固定停止状态，也可以进行控制使之成为高电平固定停止状态。

(13)在第1到第3实施方式中，虽然通过电源机构进行放电动作，或者进行充电动作，由此切换逻辑块动作及停止的控制内容，但是并不限于此，例如也可以是如下的方法。

例如，也可以通过电源机构进行与刷新(refresh)无关的放电动作，或者进行刷新所需的放电动作，由此来切换逻辑块动作及停止的控制内容。这种情况下，若是与刷新无关的放电动作，则进行和图6或图17的流程图实质上相同的处理，若是刷新所需的放电动作，则进行和图7或图18及图19的流程图实质上相同的处理，就可以。

或者，也可以通过电源机构进行与刷新无关的放电动作，或进行刷新所需的放电动作，或者进行充电动作，由此来切换逻辑块动作及停止的控制内容。这种情况下，若是与刷新无关的放电动作，则进行和图6或图17的流程图实质上相同的处理，若是刷新所需的放电动作及充电动作，则进行和图7或图18及图19的流程图实质上相同的处理，就可以。

(14)在第1到第3实施方式中，虽然不需要耗电量抑制的电源机构动作设为充电动作，但是并不限于此，作为不需要耗电量抑制的电源机构动作，例如可以举出刷新所需的放电动作。

(15)在第1及第2实施方式中，虽然控制部50将对最小的停止率加上预先设定的值所得到的加法值设为动作阈值，但是并不限于此，例如也可以是如下的值。控制部也可以将对最小的停止率乘以预先设定的系数所得到的值设为动作阈值。另外，控制部也可以将对最小停止率加上按如下方式确定的值所得到的加法值设为动作阈值，该值被确定，以使得与最小数据延迟量相对于最大时钟延迟量的比率相比，因停止率之差引起的延迟劣化率之差变小。

(16)在第1及第2实施方式中，虽然在电源机构进行充电动作时，控制部50为了决定除动作块(对半导体集成电路1、1a执行此后进行的处理来说需要动作的逻辑块)之外的逻辑块的动作停止状态，使用了各逻辑块的停止率，但是并不限于此，例如也可以是如下的方法。

控制部为了决定除动作块之外的逻辑块的动作停止状态，也可以使用停止时间其本身。还有，逻辑块的停止时间通过对下述减法值乘以时钟信号CLK的周期进行计算，该减法值是通过从半导体集成电路整体的动作时钟数减去该逻辑块的动作块数得到的。

控制部为了决定除动作块之外的逻辑块的动作停止状态，既可以使用各逻辑块的动作率，也可以使用动作时间本身。在使用动作率或动作时间时，例如控制部可以只把下述逻辑块决定为使之动作的逻辑块即可，上述逻辑块的动作率或动作时间比从最大动作率或最大动作时间中减去按照指定方法设定的值之后的值小。还有，逻辑块的动作率通过用半导体集成电路整体的动作时钟数除该逻辑块的动作时钟数，进行计算。另外，逻辑块的动作时间通过对该逻辑块的动作时钟数乘以时钟信号CLK的周期，进行计算。

另外，控制部为了决定除动作块之外的逻辑块的动作停止状态，既可以使用各逻辑块的动作次数，也可以使用停止次数。这种情况下，可以减小动作量保持部的电路规模。

再者，为每个逻辑块10a～10d，准备以时间为变量的代表其延迟变动量的函数F。控制部也可以计算F(Tstop)/F(Tall)，进行各逻辑块10a～10d动作及停止的控制，以便各逻辑块10a～10d的F(Tstop)/F(Tall)接近。还有，Tstop是对应的逻辑块停止的时间，Tall是半导体集成电路进行动作的时间。

另外，只要还考虑时钟门电路12、310之后的结构，设定代表延迟变动量的函数F，就可以进行控制以便进一步减小时钟偏移。

(17)在第1～第3实施方式中，虽然控制部50、50b为了控制逻辑块的状态，使用了专用的状态控制线，但是并不限于此。例如，控制部也可以通过使用半导体集成电路1、1a、1b的结构控制用的结构控制线，将各逻辑块的动作停止状态作为基于下述结构信息的内部逻辑，由此来控制各逻辑块的动作停止状态，其中上述结构信息是成为决定出的动作停止状态的那样的信息。

(18)在第1到第3实施方式中，虽然只按半导体集成电路1、1a、1b的结构切换的定时执行了控制逻辑块的状态的决定，但是并不限于此，例如既可以按指定时间周期进行控制逻辑块的状态的决定，另外也可以预先决定。

(19)在第3实施方式中，虽然假定出按高电平固定停止状态、动作状态、低电平固定停止状态、电源切断停止状态的顺序，劣化易于加剧，但是并不限于此，在实际的产品中也可以按每个逻辑块决定劣化易于加剧的顺序。

(20)在第3实施方式中，虽然控制部50b使劣化特性按时间轴方向平行移动等，计算出各逻辑块的劣化度，但是并不限于此。例如，也可以事先准备与动作状态、低电平固定停止状态、高电平固定停止状态及电源切断停止状态的各自的劣化特性对应的函数，控制部利用函数来计算各逻辑块的劣化度。

(21)第1及第2实施方式的控制部50也可以在步骤S132或S154中，决定对于半导体集成电路1、1a执行此后进行的处理来说需要的逻辑块数目，按停止率由大到小的顺序将所决定数目的部分的逻辑块决定为使之动作的逻辑块。

另外，第3实施方式的控制部50b也可以在步骤S332或S353中，决定对于半导体集成电路1、1a执行此后进行的处理来说需要的逻辑块数目，根据劣化度将所决定的数目部分的逻辑块决定为使之动作的逻辑块。

(22)第4实施方式的便携电话400虽然装载了第1实施方式的半导体集成电路1，但是并不限于此，既可以装载第2或第3实施方式的半导体集成电路1a、1b，也可以装载将半导体集成电路1、1a、1b变形后的半导体集成电路。

(23)在第4实施方式中，作为装载半导体集成电路的对象，举出便携电话为例进行了说明，但是并不限于此，装载半导体集成电路的对象例如也可以是PDA(Personal Digital Assistant：个人数字助理)等的便携终端。另外，装载半导体集成电路的对象也可以是电视机、DVD播放器及汽车导航系统等的影像显示装置，并且也可以是DVD记录器、视频摄像机、数字静止摄像机、安全摄像机等的影像记录装置。再者，装载半导体集成电路的对象既可以是通信装置内的通信系统，也可以是安全处理系统。

(24)第1到第3实施方式的半导体集成电路1、1a、1b典型的是可以作为LSI(Large Scale Integration：大规模集成电路)来实现，该LSI是一种集成电路。既可以将各电路分别单芯片化，也可以进行单芯片化使之包含全部电路或者一部分电路。

这里，虽然作为LSI进行了记述，但是根据集成度的不同，有时也称为IC(Integrated Circuit：集成电路)、系统LSI、超(super)LSI、甚(ultra)LSI。

产业上的可利用性

本发明可以用于半导体集成电路具备的逻辑块的动作控制。

Claims (8)

1.一种半导体集成电路，具有多个能够切换与动作及停止有关的多个状态的逻辑块，其特征为，

具备：

动作取得机构，取得与电源机构的动作有关的动作信息；

状态决定机构，在由上述动作取得机构取得的动作信息表示不需要耗电量抑制的规定动作时，根据与各上述逻辑块的过去状态有关的动作停止信息，来决定控制上述逻辑块的状态；以及

状态控制机构，将上述逻辑块的状态控制为由上述状态决定机构决定出的状态。

2.如权利要求1所述的半导体集成电路，其特征为，

上述规定动作是上述电源机构的充电动作。

3.如权利要求2所述的半导体集成电路，其特征为，

上述状态决定机构还在上述动作停止信息表示电源机构的放电动作时，只将对执行对象处理来说需要动作的逻辑块，决定为进行动作的状态。

4.如权利要求1所述的半导体集成电路，其特征为，

上述逻辑块的动作停止信息是该逻辑块过去处于停止的状态的停止率，

上述状态决定机构根据多个上述逻辑块的停止率，决定控制上述逻辑块的状态。

5.如权利要求4所述的半导体集成电路，其特征为，

上述状态决定机构从多个上述逻辑块的停止率之中确定最小的停止率，并只将控制上述逻辑块之中停止率比上述最小停止率大按规定方法确定的值以上的上述逻辑块的状态，决定为进行动作的状态。

6.如权利要求1所述的半导体集成电路，其特征为，

在上述与动作及停止有关的多个状态中，有劣化度不同的多个状态，

上述状态决定机构根据逻辑块的上述动作停止信息来确定多个上述逻辑块的各自的劣化度，并根据所确定的各上述逻辑块的劣化度来决定控制各上述逻辑块的状态，以使得劣化度越大则控制为劣化程度越小的状态。

7.一种半导体集成电路的控制方法，该半导体集成电路具有多个能够切换与动作及停止有关的多个状态的逻辑块，其特征为，

该方法具有：

动作取得步骤，取得与电源机构的动作有关的动作信息；

状态决定步骤，在上述动作取得步骤中取得的动作信息表示不需要耗电量抑制的规定动作时，根据与各上述逻辑块的过去状态有关的动作停止信息，来决定控制上述逻辑块的状态；以及

状态控制步骤，将上述逻辑块的状态控制为在上述状态决定步骤中决定出的状态。

8.一种终端系统，具有：电源机构；以及半导体集成电路，具有多个能够切换与动作及停止有关的多个状态的逻辑块；其特征为，

上述半导体集成电路具备：

动作取得机构，取得与电源机构的动作有关的动作信息；

状态决定机构，在由上述动作取得机构取得的动作信息表示不需要耗电量抑制的规定动作时，根据与各上述逻辑块的过去状态有关的动作停止信息，来决定控制上述逻辑块的状态；以及

状态控制机构，将上述逻辑块的状态控制为由上述状态决定机构决定出的状态。

Images