CN101542759A - 半导体晶圆和半导体器件及其制作方法 - Google Patents
半导体晶圆和半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN101542759A CN101542759A CN200880000044A CN200880000044A CN101542759A CN 101542759 A CN101542759 A CN 101542759A CN 200880000044 A CN200880000044 A CN 200880000044A CN 200880000044 A CN200880000044 A CN 200880000044A CN 101542759 A CN101542759 A CN 101542759A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layers
- semiconductor device
- polishing
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000005498 polishing Methods 0.000 claims abstract description 69
- 239000000872 buffer Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 38
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000149 argon plasma sintering Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 238000011410 subtraction method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 36
- 229910002601 GaN Inorganic materials 0.000 description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/018—Bonding of wafers
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Led Devices (AREA)
Abstract
本发明提供了半导体晶圆、半导体器件以及制作半导体晶圆和器件的方法。本发明实施例特别适合用于基板替换应用，例如在制作垂直结构LED情况下。本发明一个实施例包括一种制作半导体器件的方法，本方法包括提供一个基板；在基板上形成多个抛光触止块；在基板上生长一个或多个缓冲层；在一个或多个缓冲层上生长一个或多个外延层；以及在一个或多个外延层增加一个或多个金属层。另外，还可以有粘贴第二基板到一个或多个金属层、以及利用机械去削工艺去除基板的步骤。
Description
技术领域
[0001]本发明涉及半导体晶圆(semiconductor wafer)和半导体器件，特别涉及一种制作半导体晶圆和半导体器件的方法。
发明背景
[0002]半导体晶圆的制作，继而其用于制作半导体器件，是一种发展甚好的技术。存在许多不同的半导体晶圆制作方法，也有许多从预制晶圆来制作半导体器件的已知方法。半导体器件普遍存在于现代技术设备和装置中。
[0003]尽管许多晶圆和半导体器件是构造在硅基板或类似材料上，但是某些器件更适合构造在蓝宝石基板上，如垂直结构的氮化镓(GaN)基发光二极管(LED)。在一些已知工艺里，使用一个激光剥离(LLO)工艺，去除蓝宝石基板，露出各种n-型层以便随后的蚀刻和去除工作，以至一个n-型电极可以接触到低渗杂的n-型GaN层。
[0004]但是，制造垂直结构的氮化镓基LED以及其它半导体器件的已知方法有一些局限，因为对制造可靠且有效的LED而言，LLO工艺可能是不合适的、有破坏性的和效率低的。再者，由于不同的GaN层选择性蚀刻，要区分不同层之间的界面或许很困难。所以，需要有一种制作半导体器件的方法，其能够解决已知方法的缺陷。
发明概述
[0005]依照本发明一个实施例，披露了一种半导体晶圆。半导体晶圆包括一个基板；多个在基板上形成的抛光触止块(polishing stop)；以及一个或多个在基板上生长的缓冲层。
[0006]依照本发明一个实施例，披露了一种半导体器件。半导体器件包括一个基板；多个在基板上形成的抛光触止块；在基板上生长的一个或多个缓冲层；在一个或多个缓冲层上生长的一个或多个外延层(epitaxiallayer)；以及被增加到一个或多个外延层的一个或多个金属层。
[0007]依照本发明一个实施例，披露了一种制作半导体晶圆的方法。本方法包括提供一个基板；在基板上形成多个抛光触止块；在基板上生长一个或多个缓冲层；以及在一个或多个缓冲层上生长一个或多个外延层。
[0008]依照本发明一个实施例，披露了一种制作半导体器件的方法。本方法包括提供一个基板；在基板上形成多个抛光触止块；在基板上生长一个或多个缓冲层；在一个或多个缓冲层上生长一个或多个外延层；在一个或多个外延层上增加一个或多个金属层；粘贴第二基板到一个或多个金属层；以及使用一种机械去削工艺(mechanical thinning process)去除基板。
[0009]对本领域技术人员而言，从以下的详细描述，本发明的其它实施例将变得越发明显，其中本发明实施例通过实例方式进行描述。本领域技术人员将会认识到，本发明能够有其它不同的实施例，其细节可以在不同方面进行修改，而不会脱离本发明的精神和范围。
附图说明
[0010]图1显示依照本发明一个实施例形成抛光触止块的一个半导体晶圆的截面图；
[0011]图2显示依照本发明一个实施例生长外延层的一个半导体晶圆的截面图；
[0012]图3显示依照本发明一个实施例在外延层上形成抛光触止块的一个半导体晶圆的截面图；
[0013]图4显示依照本发明一个实施例在外延层上形成光子结构(photonic structure)的一个半导体晶圆的截面图；
[0014]图5显示依照本发明一个实施例形成抛光触止块和蚀刻触止层的一个半导体晶圆的截面图；
[0015]图6显示依照本发明一个实施例形成抛光触止层的一个半导体晶圆的截面图；
[0016]图7显示依照本发明一个实施例形成抛光触止块的一个半导体器件的截面图；
[0017]图8显示依照本发明一个实施例形成一个内置触点(built-incontact)的一个半导体器件的截面图；
[0018]图9显示依照本发明一个实施例形成一个新基板的一个半导体器件的截面图；
[0019]图10显示依照本发明一个实施例图案化电镀的一个半导体器件的截面图；
[0020]图11显示依照本发明一个实施例显示基板去除的一个半导体器件的截面图；
[0021]图12是依照本发明一个实施例显示示例半导体器件表面变化的一个半导体器件的截面图；
[0022]图13显示依照本发明一个实施例形成内置触点的一个半导体器件的截面图。
发明详述
[0023]在以下描述里，参照附图，描述了本发明的具体实施例。可以理解，在不脱离本发明的范围，可以有结构和其它变化的其它实施例。再者，不同实施例及其方面可以被合适地相互结合。所以，附图和详细描述仅是用作描述性的而不是限制性的。
[0024]通常，本发明涉及半导体晶圆、半导体器件以及半导体晶圆和器件的制作方法。本发明实施例适合用于基板替换，其中基板的去除是通过半导体晶圆或半导体器件的构成来提供方便的，并且采用了一个新的第二基板。图1到图6涉及半导体晶圆的制作方法。图7到图13涉及使用图1到6图所述的半导体晶圆制作半导体器件的方法。参照附图描述的这些实施例可以用于制作LED特别是垂直结构的氮化镓基LED。但是，可以理解，所述方法并不限于任何具体的工程应用，依照本发明实施例可以制作任何合适的半导体器件，例如LED、激光二极管、晶体管和其它功率器件、无支撑(free-standing)半导体材料的生长和制作以及其它合适应用。
[0025]在制作氮化镓基LED时，特别地，去除蓝宝石基板并替换为一个新基板有许多优点，如改善热管理、通过在最近露出表面上进行表面纹理织构(surface texturing)而增强出光、以及电流分布更均匀。依照本发明实施例，去除蓝宝石基板通常是通过一种机械去削工艺完成的，如磨削(grinding)、研磨(lapping)、抛光(polishing)、和/或化学机械抛光，并使用抛光触止块来制作半导体器件如制作LED。依照本发明实施例，在晶圆生长或晶圆制作阶段提供抛光触止块，从而提供更高产量，并改善器件性能。
[0026]在整个描述过程中，使用前缀“u-”代表不掺杂或低掺杂，“p-”代表p-型或正极，而“n-”代表n-型或负极。
[0027]现参照附图，图1是依照本发明一个实施例的一个半导体晶圆的截面图，显示了抛光触止块的形成。有一个基板100，抛光触止块102形成在该基板上。可以使用任何合适的方法来形成抛光触止块。依照一种示例方法，被称为一种减法方法，一层硬质材料被加到基板100的整个表面上。然后，在这层硬质材料上形成一个图案，去除硬质材料层不需要的部分，仅保留需要的抛光触止块102。依照另一种示例方法，被称为加法方法，在基板100的表面上建立一个掩模图案(mask pattem)，有孔或槽、或其它需要形状的开口。然后，沉积一硬质材料在基板100上以及进入开口内。接着，去除掩模图案，留下抛光触止块102在基板100的表面。掩模的施加和去除可以使用已知的光刻胶工艺(photoresist process)来完成。依照一个实施例，抛光触止块102是在基板100上形成。但是，依照另一个实施例，抛光触止块102是在半导体晶圆的其它层上形成。
[0028]一个示例基板是由蓝宝石制成，其非常适合垂直结构LED的制作过程。本发明实施例可能特别适合用于III-V族非硅材料。对III-V族材料，在随后形成在半导体晶圆上的器件的构造和运行中，外延生长过程可能很重要。但是，本发明的应用应该不限于这些材料，依照本发明实施例也可以使用任何其它合适的基板材料。
[0029]硬质材料是任何合适的硬质材料。在一个示例实施例里，硬质材料是用于晶圆或器件的所有材料中最硬的材料。硬质材料可以是金刚石膜或类金刚石碳(DLC)膜。其它合适的用作抛光触止块102的硬质材料可以是，诸如金刚石、类金刚石碳、氮化钛(TiNx)、钛钨(TiWx)合金、或其它合适的材料。抛光触止块的尺寸可以是特别应用制作的晶圆所要求的任何宽度和高度。再者，“硬质”被用来描述抛光触止块102不是旨在受限于提供的示例或任何具体级别的硬度或软度，而可以是适合用来实现所述方法的任何类型材料。
[0030]图2是依照本发明一个实施例的一个半导体晶圆的截面图，显示了外延层的生长。在硬质材料被加到基板100上以形成抛光触止块102之后，在基板100上生长一个或多个外延层104、106。在如图2所示的所述实施例里，在基板100上生长一个缓冲层104，如u-GaN层。尽管显示只有一层外延层106是在缓冲层104上形成，此层表示依照特定应用要求的能够生长的任何层数的任何合适半导体材料。类似地，尽管仅显示一个缓冲层104，此层表示一个或多个缓冲层，如果有需要。外延生长的一个示例构造，其可以用来生产GaN LED，包括在蓝宝石基板100上生长一个未掺杂或低掺杂的u-GaN层，然后是一个或多个高掺杂的n-型GaN(n-GaN)层、一个具有多量子阱(MQW)结构的有源层、以及一个p-型GaN(p-GaN)层。但是，所述示例并不是意在限制本发明到任何特定数目或次序的不同外延层。
[0031]通常，可能很难知道u-GaN层的厚度，也很难确切知道u-GaN和其他层如n-型层之间的界面或结处(junction)。所以，能够实现已知制作方法被证明是困难的、高成本的、和/或不可能的。因此，根据在哪里应该停止去除蓝宝石基板，本发明实施例也提供确定地去除u-GaN层。
[0032]图3是依照本发明一个实施例的一个半导体晶圆的截面图，显示了在外延层上形成抛光触止块。在如图3所示的所述实施例里，一个或多个第一缓冲层104在基板100上生长。然后，抛光触止块102是在其中一个第一缓冲层104上形成。另一个或其他更多缓冲层105可以在抛光触止块102上生长。然后，一个或多个外延层106可以在第二缓冲层105上生长。类似图2的描述，虽然显示仅有一层106是在第二缓冲层105上生长，此层表示可以依照特定应用要求的能够生长的任何合适半导体材料的任何层数。
[0033]图4是依照本发明一个实施例的一个半导体晶圆的截面图，显示了在外延层上形成光子结构。在图4内所述的示范实施例类似于图2，有一个基板100，抛光触止块102被加到基板100上，在基板上形成一个或多个缓冲层104，以及在一个或多个缓冲层104上生长一个或多个外延层106。转光(light altering)材料108被加在一个或多个缓冲层104上。在制作LED的例子里，转光材料108可以是用于增强出光的光散射元件(light scattering element)。例如，通过蚀刻或通过增加材料到层里，如硅氧化物(SiO2)或氮化硅(SiN)，可以增加光子晶体结构。光子结构也可以是一个真空，或在材料层内预定位置上没有材料。
[0034]图5是依照本发明一个实施例的一个半导体晶圆的截面图，显示了抛光触止块和蚀刻触止层的形成。在图5内所述的示范实施例类似于图2，有一个基板100，抛光触止块102被加到基板100上，在基板上形成一个或多个缓冲层104、105，以及在一个或多个缓冲层104、105上生长一个或多个外延层106。另外，在一个或多个缓冲层104上或其之间生长一个蚀刻触止层103。在随后的蚀刻处理期间，蚀刻触止层103是有优势的。在一个实施例里，会使用高度选择性的湿式蚀刻，但是，也可以使用本领域技术人员所熟知的干式蚀刻和其它合适的蚀刻方法。一个或多个触止层可以被用于去除基板100之后的随后过程。例如，蚀刻过程可以在触止层103上结束。触止层也可以充当一个降低泄漏层(leakage reductionlayer)，如在以后的使用晶圆制造晶体管等。
[0035]依照一个实施例，触止层103是一个AllnGaN层，其具有AlxInyGa(1-x-y)N的属性。在一个实施例里，x小于或等于大约0.35。在另一个实施例里，x小于或等于大约0.4。在另一个实施例里，x可能是在0.2到0.5的范围内。在一个实施例里，y小于或等于大约0.1。在另一个实施例里，y小于或等于大约0.2，或在0.05到0.25的范围内。但是，可以使用x和y的其它合适值和其他范围。依照另一个实施例，触止层103可以是一个高掺杂的AlGaN层，具有AlxGa(1-x)N层的属性。AlGaN层的一个可能厚度可以小于0.2μm。在另一个实施例里，AlGaN层的厚度可以等于大约0.2μm。在一个实施例里，该层厚度应该足够薄，以至n-掺杂到AlN层内。如果一个较厚的AlxGa(1-x)N层被使用作为触止层，那么铝(Al)摩尔份数(mole fraction)应该大约小于0.35，以便能够更容易将硅(Si)掺杂到AlGaN层内。
[0036]触止层提供高蚀刻选择性。一种高蚀刻选择性的方法是使用光电化学(PEC)湿式蚀刻，其是一个高带隙依赖(bandgap-dependent)蚀刻选择性。PEC蚀刻是光生成电子空穴对(photo-generation of electron holepair)，其增强电化学反应里的氧化还原反应。依照本发明一个实施例，触止层103也可以包括一个AlN/GaN超晶格(super lattice)结构。超晶格触止层包括一个GaN层和一个AlN层，它们一起形成一个AlN/GaN超晶格(～30A°/30A°)触止层。超晶格结构是由相邻层的AlN和GaN形成。超晶格结构可以包括任何期望数目的AlN和GaN对。
[0037]图6是依照本发明一个实施例的一个半导体晶圆的截面图，显示了抛光触止层的形成。在如图6内所述的示范实施例类似于图2，有一个基板100、加到基板100上的抛光触止块102、一个或多个缓冲层104、105、以及在一个或多个缓冲层104、105上生长的一个或多个外延层106。另外，一个抛光触止层110被增加到每个抛光触止块102上。抛光触止块110可以降低抛光触止块102和缓冲层104之间的应力或晶格失配。抛光触止层110也可以被用于侧向外延的位错降低(dislocation reduction)。
[0038]依照一个实施例，每个抛光触止块102是由第一材料制成，每个抛光触止层是由第二材料制成，这两种材料之间的差别提供了一些优点。依照另一个实施例，抛光触止层可以完全包围和覆盖抛光触止块，使得抛光触止块的任何部分都不会接触到抛光触止块102附近的围绕层。
[0039]现参照图7到图13，图1到图6描述的半导体晶圆可以用于制作半导体器件。
[0040]图7是依照本发明一个实施例的一个半导体器件150的截面图，显示了抛光触止块的形成。图7描述的示范实施例包括图2所示的部件，还包括其它层。半导体器件150包括一个基板200、加在基板200上的抛光触止块202、在基板200上生长的一个或多个缓冲层204、以及在一个或多个缓冲层204上生长的一个或多个外延层206。另外，在制作半导体器件期间，使用积层或层压工艺(build-up or lamination process)或任何其它合适的制作工艺，可以增加其他层到一个或多个外延层206上。在所述实施例里，半导体器件150包括一个或多个金属层220、222。这一个或多个金属层220、222可以是如特定应用要求的任何材料，如欧姆接触、镜面、电镀种籽层(plating seed layer)、键合(bonding)材料、应力缓冲层、或其它金属层。
[0041]图8是依照本发明一个实施例的一个半导体器件的截面图，显示了一个内置触点的形成。在图8内所述的示范实施例类似于图7内所示的，半导体器件150有一个基板200、加到基板200上的抛光触止块202、在基板上生长的一个或多个缓冲层204、在一个或多个缓冲层204上生长的一个或多个导电层205、在一个或多个导电层205上生长的一个或多个外延层206、以及被增加到一个或多个外延层206的一个或多个金属层220、222。半导体器件150还包括一个内置的n-型触点224，其延伸到一个或多个导电层205内。n-型触点224可以被绝缘材料226围住，以避免或减少与其它半导体器件层的接触。
[0042]图9是依照本发明一个实施例的一个半导体器件的截面图，显示了一个新基板的形成。在图9内所述的示范实施例类似于图7内所示的，半导体器件150有一个基板200、加到基板200上的抛光触止块202、在基板200上生长的一个或多个缓冲层204、在一个或多个缓冲层204上生长的一个或多个外延层206、以及被增加到一个或多个外延层206的一个或多个金属层220、222。半导体器件150还包括被键合或电镀到一个或多个金属层220、222的第二基板230。例如，第二基板可以是由任何合适材料制成，如铜或适合作为半导体器件基板的其它材料。
[0043]图10是依照本发明一个实施例的一个半导体器件的截面图，显示了图案化电镀。在图10内所述的示范实施例类似于图9内所示的，半导体器件150有一个基板200、加到基板200上的抛光触止块202、在基板200上生长的一个或多个缓冲层204、在一个或多个缓冲层204上生长的一个或多个外延层206、被增加到一个或多个外延层206的一个或多个金属层220、222、以及被键合或电镀到一个或多个金属层220、222的第二基板230。在所述实施例里，当将半导体器件150分割成单个分离的部件时，第二基板230的图案化电镀232可以便于切割和应力释放。在一个实施例里，使用一种光刻胶工艺，形成图案化电镀232。
[0044]图11是依照本发明一个实施例的一个半导体器件的截面图，显示了基板的去除。在图11内所述的示范实施例类似于图9内所示的，半导体器件150有抛光触止块202，其形成在一个或多个缓冲层204里，而一个或多个缓冲层204是被加在基板200上的(图9和10)，半导体器件150还包括在一个或多个缓冲层204上生长的一个或多个外延层206、被增加到一个或多个外延层206的一个或多个金属层220、222、以及被键合或电镀到一个或多个金属层220、222的第二基板230。图11的所述实施例，与图9和10进行比较，基板200已经被去除。在一个实施例里，基板200是通过一种机械去削工艺被去除的，通常包括磨削(grinding)、研磨(lapping)、抛光(polishing)、或表面化学机械抛光。也可以使用其它去除方法。但是，使用机械去削方法并结合本发明实施例可以提供速度和精度的增强优势。如图11内所述，机械去削工艺进行去除的动作是在抛光触止块202的末端处停止的。由于抛光触止块202是由一种硬质材料制成的，在抛光触止块位置上可以准确并精确地停止机械去削，留下剩余层。同样，通过使用抛光触止块202，剩余表面的平度可以控制在所需限度内。
[0045]图12是依照本发明一个实施例的一个半导体器件的截面图，显示了示例半导体器件表面的变化偏差。在图12内所述的示范实施例类似于图11内所示的，半导体器件150有抛光触止块202形成在一个或多个缓冲层204里，这一个或多个缓冲层204是被加在基板200上的(图9和10)，半导体器件150还包括在一个或多个缓冲层204上生长的一个或多个外延层206、被增加到一个或多个外延层206上的一个或多个金属层220、222、以及被键合或电镀到一个或多个金属层220、222上的第二基板230。至少有一部分缓冲层204在蚀刻过程期间会被去除，从而暴露至少一部分抛光触止块202。为了便于描述，多个不同的LED特征会在半导体器件150上显示。例如，图12所示的是表面纹理织构240、钝化(passivation)242、和欧姆接触或焊盘244、微透镜246、以及透明接触层248。另外，在第二基板230和一个或多个金属层220、222上形成图案化电镀232，便于在将半导体器件150分割成单个分离的部件时进行切割和压力释放。
[0046]图13是依照本发明一个实施例的一个半导体器件的截面图，显示了内置触点的形成。在图13内所述的示范实施例类似于图12内所示的，还包括一个内置n-型触点224，其延伸到一个或多个导电层205内。n-型触点224可以由绝缘材料226围住，以避免或减少与其它半导体层的接触。
[0047]在一个传统的半导体晶圆内，当采用一种机械去削方法时，如果被抛光的平面很大，在层的厚度上的偏差可能太大而不能用于实际应用。依照本发明实施例，抛光触止块的引入能够有效地降低平面大小，从而降低在厚度上的偏差，即使平面的整体尺寸较大。所以，通过控制抛光触止块之间的大小和/或距离，可以获得一个可接受的偏差范围。尽管抛光触止块通常被显示为正方形或矩形，依照本发明实施例，抛光触止块可能是任何形状，如线、点、圆形、三角形、或矩形，并且可以位于平面上的任何合适位置。
[0048]虽然参照所述实施例已经显示和描述了本发明，本领域技术人员将会理解，在不脱离本发明的精神和范围条件下，可以对其形式和细节作出改变。例如，虽然在图7到图13内所述的半导体器件包括抛光触止块202被加到蓝宝石基板200上，半导体器件的其它实施例可以包括抛光触止块202被加到半导体器件的外延层上，如以上图3的描述。所以，以上描述只是提供本发明的示范实施例，并且本发明的范围不限定在所提供的具体示例。
Claims (20)
1.一种半导体晶圆，包括：
一个基板；
在基板上的多个抛光触止块；
在基板上生长的一个或多个缓冲层；和
在一个或多个缓冲层上的一个或多个外延层。
2.根据权利要求1所述的半导体晶圆，其中基板是一个蓝宝石基板。
3.根据权利要求1所述的半导体晶圆，其中多个抛光触止块是使用一种减法方法(subtraction method)形成。
4.根据权利要求1所述的半导体晶圆，其中多个抛光触止块是使用一种加法方法(addition method)形成。
5.根据权利要求1所述的半导体晶圆，还包括多个光散射元件在一个或多个缓冲层里。
6.根据权利要求1所述的半导体晶圆，还包括在一个或多个缓冲层之间的一个触止层。
7.根据权利要求1所述的半导体晶圆，其中每个抛光触止块包括被加到抛光触止块上的一个抛光触止层，且其中每个抛光触止块是由第一材料制成，而每个抛光触止层是由第二材料制成。
8.根据权利要求7所述的半导体晶圆，其中每个抛光触止层完全覆盖抛光触止块。
9.一种半导体器件，包括：
一个基板；
在基板上的多个抛光触止块；
在基板上生长的一个或多个缓冲层；
在一个或多个缓冲层上的一个或多个外延层；和
在一个或多个外延层上的一个或多个金属层。
10.根据权利要求9所述的半导体器件，其中使用一种积层或层压工艺(build-up or lamination process)，一个或多个金属层被增加到一个或多个外延层。
11.根据权利要求9所述的半导体器件，还包括在一个或多个缓冲层之间形成的一个高掺杂触止层。
12.根据权利要求9所述的半导体器件，其中高掺杂触止层是一个或多个AllnGaN层。
13.根据权利要求9所述的半导体器件，其中基板是一个蓝宝石基板。
14.一种制作半导体晶圆的方法，本方法包括：
提供一个基板；
在基板上形成多个抛光触止块；
在基板上生长一个或多个缓冲层；和
在一个或多个缓冲层上生长一个或多个外延层。
15.根据权利要求14所述的制作半导体器件的方法，还包括在每个抛光触止块上形成一个抛光触止层，且其中每个抛光触止块是由第一材料制成，而每个抛光触止层是由第二材料制成。
16.根据权利要求14所述的制作半导体器件的方法，还包括增加一个或多个金属层到一个或多个外延层。
17.根据权利要求16所述的制作半导体器件的方法，其中一个或多个金属层是通过图案化电镀被增加，便于切割半导体晶圆。
18.根据权利要求16所述的制作半导体器件的方法，其中一个或多个金属层包括一个接触层，本方法还包括形成一个内置触点从半导体晶圆表面到接触层，且其中内置触点被绝缘材料围住，以减少与剩余外延层和一个或多个金属层的接触。
19.根据权利要求16所述的制作半导体器件的方法，还包括：
粘贴第二基板到一个或多个金属层；和
使用一个机械去削工艺去除基板。
20.一种制作半导体晶圆的方法，本方法包括：
提供一个基板；
在基板上生长第一或多个缓冲层；
在第一或多个缓冲层上形成一个或多个抛光触止块；和
在第一或多个缓冲层上生长一个或多个外延层。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2008/071168 WO2009146583A1 (en) | 2008-06-02 | 2008-06-02 | Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210125799.8A Division CN102637788B (zh) | 2008-06-02 | 2008-06-02 | 半导体晶圆和半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101542759A true CN101542759A (zh) | 2009-09-23 |
| CN101542759B CN101542759B (zh) | 2012-10-03 |
Family
ID=41124203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800000447A Expired - Fee Related CN101542759B (zh) | 2008-06-02 | 2008-06-02 | 半导体晶圆和半导体器件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101542759B (zh) |
| WO (1) | WO2009146583A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012055252A1 (en) * | 2010-10-26 | 2012-05-03 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Method for fabricating vertical led structures |
| CN104685642A (zh) * | 2012-09-27 | 2015-06-03 | 欧司朗光电半导体有限公司 | 光电子器件和用于制造光电子器件的方法 |
| CN108352143A (zh) * | 2015-09-02 | 2018-07-31 | 欧库勒斯虚拟现实有限责任公司 | 半导体器件的组装 |
| US10878733B2 (en) | 2015-09-02 | 2020-12-29 | Facebook Technologies, Llc | Assembly of semiconductor devices using multiple LED placement cycles |
| US10916192B2 (en) | 2016-04-26 | 2021-02-09 | Facebook Technologies, Llc | Display with redundant light emitting devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211097A (ja) * | 2010-03-30 | 2011-10-20 | Sony Corp | 半導体素子の製造方法 |
| US8810269B2 (en) * | 2012-09-28 | 2014-08-19 | Xilinx, Inc. | Method of testing a semiconductor structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494113A (ja) * | 1990-08-09 | 1992-03-26 | Sharp Corp | 貼り合わせウェハの製造方法 |
| JP2892190B2 (ja) * | 1991-09-11 | 1999-05-17 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
| US5300188A (en) * | 1992-11-13 | 1994-04-05 | Kobe Development Corp. | Process for making substantially smooth diamond |
| CN1175473C (zh) * | 1997-10-30 | 2004-11-10 | 住友电气工业株式会社 | GaN单晶衬底及其制造方法 |
| TWI287878B (en) * | 2003-04-16 | 2007-10-01 | Arima Optoelectronics Corp | Light-emitting diodes and method of manufacturing same using metal bonding technique |
| WO2005029572A1 (en) * | 2003-09-19 | 2005-03-31 | Tinggi Technologies Private Limited | Fabrication of conductive metal layer on semiconductor devices |
| US7265374B2 (en) * | 2005-06-10 | 2007-09-04 | Arima Computer Corporation | Light emitting semiconductor device |
| KR100638869B1 (ko) * | 2005-06-21 | 2006-10-27 | 삼성전기주식회사 | 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법 |
-
2008
- 2008-06-02 WO PCT/CN2008/071168 patent/WO2009146583A1/en active Application Filing
- 2008-06-02 CN CN2008800000447A patent/CN101542759B/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012055252A1 (en) * | 2010-10-26 | 2012-05-03 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Method for fabricating vertical led structures |
| CN104685642A (zh) * | 2012-09-27 | 2015-06-03 | 欧司朗光电半导体有限公司 | 光电子器件和用于制造光电子器件的方法 |
| CN104685642B (zh) * | 2012-09-27 | 2017-08-04 | 欧司朗光电半导体有限公司 | 用于制造光电子器件的方法 |
| CN108352143A (zh) * | 2015-09-02 | 2018-07-31 | 欧库勒斯虚拟现实有限责任公司 | 半导体器件的组装 |
| US10878733B2 (en) | 2015-09-02 | 2020-12-29 | Facebook Technologies, Llc | Assembly of semiconductor devices using multiple LED placement cycles |
| US10916192B2 (en) | 2016-04-26 | 2021-02-09 | Facebook Technologies, Llc | Display with redundant light emitting devices |
| US11727869B2 (en) | 2016-04-26 | 2023-08-15 | Meta Platforms Technologies, Llc | Display with redundant light emitting devices |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009146583A1 (en) | 2009-12-10 |
| CN101542759B (zh) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12027643B2 (en) | Process for producing adjacent chips comprising LED wires and device obtained by the process | |
| US7985971B2 (en) | Method of producing thin semiconductor structures | |
| TWI429104B (zh) | 用於製造垂直發光二極體結構之方法 | |
| CN101542759B (zh) | 半导体晶圆和半导体器件及其制作方法 | |
| US7846753B2 (en) | Vertical light emitting diode and method of making a vertical light emitting diode | |
| JP2007305999A (ja) | 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法 | |
| KR20100099477A (ko) | 발광소자 및 그 제조방법 | |
| KR20240150451A (ko) | 가공된 기판 상의 와이드 밴드 갭 디바이스 집적 회로 아키텍처 | |
| US8324634B2 (en) | Epitaxial wafer and manufacturing method thereof | |
| US20090085055A1 (en) | Method for Growing an Epitaxial Layer | |
| CN107731903A (zh) | 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法 | |
| US8395168B2 (en) | Semiconductor wafers and semiconductor devices with polishing stops and method of making the same | |
| US20100200880A1 (en) | Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices | |
| US9048381B1 (en) | Method for fabricating light-emitting diode device | |
| CN101617415B (zh) | 制造薄膜半导体结构的方法 | |
| US20150079769A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8558216B2 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
| KR100704872B1 (ko) | 수직전극형 발광 다이오드 및 그 제조 방법 | |
| CN102117866B (zh) | 半导体晶片及半导体装置以及制作半导体晶片及装置的方法 | |
| KR20120007394A (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN101681877A (zh) | 准垂直结构发光二极管 | |
| CN102637788A (zh) | 半导体晶圆和半导体器件 | |
| KR100663324B1 (ko) | 수직전극형 발광 다이오드 및 그 제조 방법 | |
| JP2015065465A (ja) | 発光ダイオード装置の製造方法 | |
| KR102649711B1 (ko) | 초박형 반도체 다이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121003 |