CN101527281A - 有源元件阵列基板及其制造方法 - Google Patents
有源元件阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101527281A CN101527281A CN200810081743.0A CN200810081743A CN101527281A CN 101527281 A CN101527281 A CN 101527281A CN 200810081743 A CN200810081743 A CN 200810081743A CN 101527281 A CN101527281 A CN 101527281A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- forming
- patterned photoresist
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 239000010410 layer Substances 0.000 claims abstract description 344
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 97
- 239000007769 metal material Substances 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 54
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000007772 electrode material Substances 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 239000011810 insulating material Substances 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 ITO) Chemical compound 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明揭示一种有源元件阵列基板的制造方法，其包括下列步骤：提供基板与多重穿透式光掩模。于基板上依序形成第一金属材料层、栅绝缘材料层、沟道材料层、第二金属材料层与第一光阻层。借由多重穿透式光掩模对光阻层进行图案化以形成具有二种不同厚度的第一图案化光阻层。以第一图案化光阻层为罩幕依序进行第一移除制程与第二移除制程以形成栅极、栅绝缘层、沟道层与源极/漏极。移除第一图案化光阻层。于基板上形成保护层与第二图案化光阻层。进行第三移除制程以形成多个接触窗开口。于基板上形成像素电极材料层。剥离第二图案化光阻层以形成像素电极。
Description
技术领域
本发明是有关于一种有源元件阵列基板及其制造方法，且特别是有关于一种借由多重穿透式光掩模(multi tone mask)来减少所需光掩模数量的有源元件阵列基板及其制造方法。
背景技术
现今社会多媒体技术相当发达，多半受惠于半导体元件或显示装置的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。
薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一彩色滤光基板与一夹于两基板之间的液晶层所构成。一般来说，传统薄膜晶体管阵列基板的制造方法需通过五道光掩模制程才能完成，其中第一道光掩模制程主要是将栅极与扫描线(scan line)定义出来，第二道光掩模制程主要是将沟道层(channel)定义出来，第三道光掩模制程主要是将源极(source)、漏极(drain)与数据线(data line)定义出来，第四道光掩模制程主要是将保护层(passivation)定义出来，而第五道光掩模制程主要是将像素电极(pixel electrode)定义出来。
由于进行光掩模制程的次数会直接影响到整个薄膜晶体管阵列基板的制造成本与制程时间，因此各家制造厂商无不朝向缩减光掩模制程的次数来发展。为了提升产能(throughput)并降低制造成本，传统的薄膜晶体管阵列基板的制程实有改进的必要。
发明内容
本发明提供一种有源元件阵列基板及其制造方法，以解决现有的制造方法无法有效降低制造成本与制造时间的问题。
本发明提出一种有源元件阵列基板的制造方法，包括下列步骤：首先，提供一基板与一多重穿透式光掩模(multi tone mask)。然后，于基板上形成一第一金属材料层。接着，于第一金属材料层上形成一栅绝缘材料层。之后，于栅绝缘材料层上形成一沟道材料层。然后，于沟道材料层上形成一第二金属材料层。接着，于第二金属材料层上形成一第一光阻层，并借由多重穿透式光掩模对第一光阻层进行图案化，以形成一第一图案化光阻层。其中，第一图案化光阻层具有一凹陷图案，且部分的第二金属材料层暴露于第一图案化光阻层外。之后，以第一图案化光阻层为罩幕进行一第一移除制程，以移除未被第一图案化光阻层覆盖的第二金属材料层、沟道材料层、栅绝缘材料层与第一金属材料层，进而形成一栅极、一栅绝缘层与一沟道层。然后，进行一第二移除制程，以移除第一图案化光阻层的凹陷图案以及对应凹陷图案下方的第二金属材料层，进而形成一源极/漏极，并暴露出部分的沟道层。接着，移除第一图案化光阻层。之后，于基板上形成一保护层，以覆盖部分的基板、源极/漏极与部分的沟道层。然后，于保护层上形成一第二图案化光阻层。其中，对应于源极/漏极上方的保护层暴露于第二图案化光阻层外。接着，以第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的保护层，并形成多个接触窗开口，以暴露出源极/漏极。之后，于保护层上形成一像素电极材料层，以覆盖第二图案化光阻层与暴露出的源极/漏极。然后，剥离(lift off)第二图案化光阻层，以移除位于第二图案化光阻层上的像素电极材料层，以形成一像素电极。
在本发明的一实施例中，上述的多重穿透式光掩模包括半调式光掩模(halftone mask)。
在本发明的一实施例中，上述的第一移除制程还包括对第一金属材料层过度蚀刻(over-etching)，以于栅极的侧缘形成一侧蚀凹陷。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成与栅极电性连接的一扫描线(scan line)以及一共用配线(common line)。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括在共用配线上方一并形成一储存电容电极。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成多个第一子数据线段。
在本发明的一实施例中，在保护层上形成上述的像素电极时，还包括沿着这些第一子数据线段的延伸方向一并形成多个第二子数据线段。这些第二子数据线段其中之一经由对应的接触窗开口电性连接至源极，且这些第二子数据线段与这些第一子数据线段电性连接以形成一数据线。
在本发明的一实施例中，上述的第二子数据线段通过保护层部分的这些接触窗开口而电性连接于两第一子数据线段之间。
在本发明的一实施例中，上述的第一移除制程包括湿蚀刻制程。
在本发明的一实施例中，上述的第二移除制程包括干蚀刻制程。
在本发明的一实施例中，在形成上述的沟道材料层之后，还包括于沟道材料层上形成一欧姆接触材料层。
在本发明的一实施例中，上述的第二移除制程还包括移除部份的欧姆接触材料层，以形成一欧姆接触层(Ohm contact layer)。
本发明还提出一种有源元件阵列基板的制造方法，包括下列步骤：首先，提供一基板与一多重穿透式光掩模。然后，于基板上形成一第一金属材料层。接着，于第一金属材料层上形成一栅绝缘材料层。之后，于栅绝缘材料层上形成一沟道材料层。然后，于沟道材料层上形成一第二金属材料层。接着，于第二金属材料层上形成一第一光阻层，并借由多重穿透式光掩模对第一光阻层进行图案化，以形成一第一图案化光阻层。其中，第一图案化光阻层具有一凹陷图案，且部分的第二金属材料层暴露于第一图案化光阻层外。之后，以第一图案化光阻层为罩幕进行一第一移除制程，以移除未被第一图案化光阻层覆盖的第二金属材料层、沟道材料层、栅绝缘材料层与第一金属材料层，进而形成一栅极、一栅绝缘层与一沟道层。然后，进行一第二移除制程，以移除第一图案化光阻层的凹陷图案以及对应凹陷图案下方的第二金属材料层，进而形成一源极/漏极，并暴露出部分的沟道层。接着，移除第一图案化光阻层。之后，于基板上形成一保护层，以覆盖部分的基板、源极/漏极与部分的沟道层。然后，于保护层上形成一第二图案化光阻层。其中，对应于源极/漏极上方的保护层暴露于第二图案化光阻层外。接着，以第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的保护层，并形成多个接触窗开口，以暴露出源极/漏极。之后，移除该第二图案化光阻层。然后，于保护层上形成一像素电极，填入这些接触开口，并与漏极电性连接。
在本发明的一实施例中，上述的多重穿透式光掩模包括半调式光掩模。
在本发明的一实施例中，在形成上述的栅极时，还包括一并形成与栅极电性连接的一扫描线以及一共用配线。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括在共用配线上方一并形成一储存电容电极。
在本发明的一实施例中，在形成上述的源极/漏极时，还包括一并形成多个第一子数据线段。
在本发明的一实施例中，在保护层上形成上述的像素电极时，还包括沿着这些第一子数据线段的延伸方向一并形成多个第二子数据线段。这些第二子数据线段其中之一经由对应的接触窗开口电性连接至源极，且这些第二子数据线段与这些第一子数据线段电性连接以形成一数据线。
在本发明的一实施例中，上述的第二子数据线段通过保护层部分的这些接触窗开口而电性连接于两第一子数据线段之间。
在本发明的一实施例中，上述的第一移除制程包括湿蚀刻制程。
在本发明的一实施例中，上述的第二移除制程包括干蚀刻制程。
在本发明的一实施例中，在形成上述的沟道材料层之后，还包括于沟道材料层上形成一欧姆接触材料层。
在本发明的一实施例中，上述的第二移除制程还包括移除部份的欧姆接触材料层，以形成一欧姆接触层。
在本发明的一实施例中，形成上述的像素电极的步骤包括：首先，于保护层上形成一像素电极材料层，以覆盖保护层与暴露出的源极/漏极。然后，于保护层上形成一第三图案化光阻层。接着，以第三图案化光阻层为罩幕对像素电极材料层进行图案化，以形成像素电极。
本发明还提出一种有源元件阵列基板，包括一基板、一扫描线、一有源元件、一保护层、一像素电极、多个第一子数据线段以及多个第二子数据线段。扫描线与有源元件皆配置于基板上，其中有源元件包括一栅极、一栅绝缘层、一沟道层以及一源极/漏极。栅极配置于基板上，并与扫描线电性连接，且栅极的侧缘具有一侧蚀凹陷。栅绝缘层配置于栅极上，而沟道层配置于栅绝缘层上，且源极/漏极分别配置于沟道层上的两侧。保护层覆盖有源元件与扫描线，并具有多个接触窗开口。部分的这些接触窗开口暴露出源极/漏极。像素电极配置于保护层上，并通过部分的这些接触窗开口而与漏极电性连接。这些第一子数据线段与源极/漏极位于相同膜层，而第二子数据线段与像素电极位于相同膜层。这些第二子数据线段通过部分的这些接触窗开口而电性连接于两第一子数据线段之间，以形成一数据线，且这些第二子数据线段其中之一经由对应的接触窗开口电性连接至源极。
在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于基板上的共用配线，且共用配线与栅极位于相同膜层。
在本发明的一实施例中，上述的有源元件阵列基板还包括一配置于共用配线上方的储存电容电极，且保护层位于储存电容电极与像素电极之间。像素电极通过对应的这些接触窗开口其中之一而与储存电容电极电性连接。
本发明的有源元件阵列基板的制造方法因采用多重穿透式光掩模来对光阻层进行图案化，这会使图案化光阻层可以具有二种不同的厚度。以此图案化光阻层来作为图案化各个膜层的罩幕，可以使本发明的有源元件阵列基板的制造方法最少只需二道光掩模制程即可完成。因此，不论是制造成本或是制程时间可以有效地降低，进而可以大幅提升产能。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1H为本发明第一实施例的有源元件阵列基板的制造方法的剖面流程示意图。
图2A至图2B为本发明第一实施例的有源元件阵列基板的制造流程的局部俯视图。
图3A至图3H为本发明第二实施例的有源元件阵列基板的制造方法的剖面流程示意图。
图4A至图4C为本发明第二实施例的有源元件阵列基板的制造流程的局部俯视图。
主要元件符号说明：
100a、100b：有源元件阵列基板
110：基板
112：数据线预定区域
120：第一金属材料层
122：栅极
124：侧蚀凹陷
130：栅绝缘材料层
132：栅绝缘层
140：沟道材料层
142：沟道层
150：欧姆接触材料层
152：欧姆接触层
160：第二金属材料层
162：第一子数据线段
164a：源极
164b：漏极
166：储存电容电极
170：保护层
172：接触窗开口
180：像素电极材料层
182：像素电极
184：第二子数据线段
210：第一光阻层
212：第一图案化光阻层
214：凹陷图案
220a、220b：第二图案化光阻层
222：开口
230：第三图案化光阻层
CL：共用配线
DL：数据线
M1：多重穿透式光掩模
SL：扫描线
T1、T2、T3：透光区
具体实施方式
第一实施例
图1A至图1H为本发明第一实施例的有源元件阵列基板的制造方法的剖面流程示意图，而图2A至图2B为本发明第一实施例的有源元件阵列基板的制造流程的局部俯视图。请先参考图1A，首先，提供一基板110。然后，于基板110上依序形成一第一金属材料层120、一栅绝缘材料层130、一沟道材料层140、一第二金属材料层160以及一第一光阻层210。
详细而言，第一金属材料层120例如是通过物理气相沉积法(physical vapordeposition，PVD)沉积金属材料于基板210上，且其材料例如是铝、金、铜、钼、铬、钛、铝合金或钼合金等低阻值材料。栅绝缘材料层130例如是通过化学气相沉积法(chemical vapor deposition，CVD)沉积于第一金属材料层120上，且其材料例如是以氮化硅(SiN)或是以四乙氧基硅烷(tetra-ethyl-ortho-silicate，TEOS)为反应气体源而形成的氧化硅(SiO)。
另外，沟道材料层140例如是通过化学气相沉积法沉积非晶硅(amorphoussilicon，a-Si)于栅绝缘材料层130上，而第二金属材料层160例如是通过物理气相沉积法沉积金属材料于沟道材料层140上，且第二金属材料层160可以是与第一金属材料层120的材料相同或近似的导电材料。除此之外，在本实施例中的第一光阻层210例如是采用正型光阻。
值得注意的是，为了使沟道材料层140与第二金属材料层160之间的接触阻抗下降，在实务上还可以选择于沟道材料层140与第二金属材料层160之间形成一欧姆接触材料层150，其材料例如是N型掺杂非晶硅。欧姆接触材料层150例如是在形成沟道材料层140后，进行一离子掺杂步骤。其中，欧姆接触材料层150的材料例如是N型掺杂非晶硅。
接着，提供一多重穿透式光掩模(multi tone mask)M1，其例如是半调式光掩模(half tone mask)。其中，多重穿透式光掩模M1具有一第一透光区T1、一第二透光区T2与一第三透光区T3。详细地说，第一透光区T1的透光率(transmittance)大于第二透光区T2的透光率，而第二透光区T2的透光率大于第三透光区T3的透光率。在本实施例中，第三透光区T3可以是不透光区。
之后请参考图1B，借由多重穿透式光掩模M1对第一光阻层210进行图案化，以形成一第一图案化光阻层212。值得注意的是，由于多重穿透式光掩模M1具有三种不同的透光率，因此，第一光阻层210在图案化后所形成的第一图案化光阻层212也会具有二种不同的残留厚度。由于第一透光区T1的透光率最强。因此，对应第一透光区T1的第一光阻层210在经过图案化后会被移除，而使对应第一透光区T1的第二金属材料层160会暴露于第一图案化光阻层212外。
此外，由于在本实施例中第三透光区T3为不透光区。因此，对应第三透光区T3的第一光阻层210不会被移除。另外，由于第二透光区T2的透光率介于第一透光区T1的透光率与第三透光区T3的透光率之间。因此，对应第二透光区T2的第一光阻层210的厚度会小于对应第三透光区T3的第一光阻层210的厚度，以形成一凹陷图案214。
接着请参考图1C，以第一图案化光阻层212为罩幕进行一第一移除制程，以移除未被第一图案化光阻层212覆盖的第二金属材料层160、欧姆接触材料层150、沟道材料层140、栅绝缘材料层130与第一金属材料层120，进而形成一栅极122、一栅绝缘层132与一沟道层142。一般而言，第一移除制程例如是非等向性的湿蚀刻制程。
在本实施例中，第一移除制程还可以包括对第一金属材料层120过度蚀刻(over-etching)，以于栅极122的侧缘形成如图1C所示的一侧蚀凹陷124。相同的，位于第一子数据线段162下方的第一金属材料层120的侧缘亦可形成如图1C所示的侧蚀凹陷124。其中，侧蚀凹陷124的功能将在稍后作详细说明。
然后请参考图1D，进行一第二移除制程，以移除图1C所示的第一图案化光阻层212的凹陷图案214以及对应图1C所示的凹陷图案214下方的欧姆接触材料层150与第二金属材料层160，进而形成一源极164a以及一漏极164b，并暴露出部分的沟道层142。其中，第二移除制程例如是采用等向性的干蚀刻制程。接着，再移除第一图案化光阻层212。
此外，请参考图2A，在第一移除制程中还可以一并形成一扫描线SL以及一共用配线CL(两者皆为第一金属材料层120所形成)，并在基板110上的一数据线预定区域112中形成多个第一子数据线段162(为第二金属材料层160所形成)。其中，扫描线SL与栅极122电性连接，而共用配线CL例如是平行于扫描线SL。此外，这些第一子数据线段162的延伸方向例如是与扫描线SL及共用配线CL的延伸方向相交。值得注意的是，位于这些第一子数据线段162下方的第一金属材料层120不与扫描线SL及共用配线CL电性连接。
此外，在第一移除制程中还可以在共用配线CL上方一并形成一储存电容电极166。其中，栅极122、扫描线SL与共用配线CL例如是由第一金属材料层120所形成，而第一子数据线段162、源极164a、漏极164b与储存电容电极166例如是由第二金属材料层160所形成。
然后请参考图1E，于基板110上依序形成一保护层170以及一第二图案化光阻层220a。保护层132例如是通过化学气相沉积法形成于基板110上，且其材料例如是氧化硅、氮化硅或氮氧化硅。此外，第二图案化光阻层220a是借由一道光掩模图案化而形成。详细地说，保护层170覆盖部分的基板110、部分的沟道层142、第一子数据线段162、源极164a、漏极164b与储存电容电极166，而第二图案化光阻层220a具有多个开口222。其中，这些开口222暴露出部分对应于这些第一子数据线段162、源极164a、漏极164b与储存电容电极166上方的保护层170。
接着请参考图1F，以第二图案化光阻层220a为罩幕进行一第三移除制程，以移除部分的保护层170并形成多个接触窗开口172，以暴露出这些第一子数据线段162、源极164a、漏极164b与储存电容电极166。
然后请参考图1G，于保护层170与第二图案化光阻层220a上形成一像素电极材料层180，以覆盖第二图案化光阻层180与暴露出的第一子数据线段162、源极164a、漏极164b与储存电容电极166。其中，像素电极材料层180例如是通过化学气相沉积法形成于基板110上，且其材料例如是铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zinc oxide，IZO)或铝锌氧化物(aluminum zinc oxide，AZO)。
值得注意的是，由于第二图案化光阻层220a具有相当的厚度，且其开口222的侧壁趋近于垂直。因此，像素电极材料层180不易形成于开口222内的侧壁上。特别的是，由于栅极122的侧缘与位于第一子数据线段162下方的第一金属材料层120的侧缘具有侧蚀凹陷124。因此，形成于基板110上的像素电极材料层180不会电性连接于栅极122与位于第一子数据线段162下方的第一金属材料层120。
接着请参考图1H，进行一剥离(lift off)制程，以剥离第二图案化光阻层220a，并移除位于第二图案化光阻层220a上的像素电极材料层180，以形成一像素电极182。此外，像素电极182可以借由接触窗开口172而与储存电容电极166电性连接，而部分的共用配线CL与储存电容电极166可构成一储存电容器(storage capacitor)。
之后请参考图2B，在形成像素电极182时还可以沿第一子数据线段162的延伸方向(数据线预定区域112中)，一并形成多个第二子数据线段184。其中，像素电极182与第二子数据线段184皆是由像素电极材料层180所形成。具体而言，第二子数据线段184电性连接于两第一子数据线段162之间，以形成一数据线DL。
上述至此，本发明的有源元件阵列基板的制造方法仅通过二道光掩模制程并配合适当的移除制程，即可将本发明的有源元件阵列基板100a制作完成。因此，本发明的有源元件阵列基板的制造方法可以有大幅低制造成本。
第二实施例
图3A至图3H为本发明第二实施例的有源元件阵列基板的制造方法的剖面流程示意图，而图4A至图4C为本发明第二实施例的有源元件阵列基板的制造流程的局部俯视图。第二实施例与第一实施例大致相同，而二者主要不同之处在于：第二实施例是利用一第三图案化光阻层230作为图案化的罩幕，以形成一像素电极182与多个第二子数据线段184。
请先参考图3A至图3D与图4A，首先，于基板110上依序形成一第一金属材料层120、一栅绝缘材料层130、一沟道材料层140、一第二金属材料层160以及一第一光阻层210。然后，借由一多重穿透式光掩模M1对第一光阻层210进行图案化，以形成一第一图案化光阻层212。接着，以第一图案化光阻层212为罩幕依序进行一第一移除制程与一第二移除制程，以在基板110上形成一栅极122、一栅绝缘层132、一沟道层142、一扫描线SL、一共用配线CL、多个第一子数据线段162、一源极164a、一漏极164b、一储存电容电极166与一欧姆接触层152。其中，形成上述各膜层的步骤与材料皆与第一实施例中图1A至1D与图2A所示的步骤类似，于此不多加赘述。
然后请参考图3E，于基板110上依序形成一保护层170以及一第二图案化光阻层220b。其中，形成保护层170的步骤与材料与第一实施例类似，于此不多加赘述。接着，以第二图案化光阻层220b为罩幕进行一第三移除制程，以移除部分的保护层170。接着，请参考图3F与图4B，保护层170会形成多个接触窗开口172，以暴露出部份的第一子数据线段162、部份的源极164a、部份的漏极164b与部份的储存电容电极166。然后，移除第二图案化光阻层220b。
值得注意的是，相较于第一实施例，由于第二实施例中的第二图案化光阻层220b的开口222仅暴露出较少部分的保护层170。因此，在进行第三移除制程后，保护层170的接触窗开口172仅暴露出较少部份的第二金属材料层160。而且，由于保护层170可完全覆盖第一移除制程后所暴露出的基板110。因此，第一移除制程中可不需要对第一金属材料层120过度蚀刻，以形成侧蚀凹陷124。
接着请参考图3G，于基板110上依序形成一像素电极材料层180以及第三图案化光阻层230。其中，形成像素电极材料层180的步骤与材料与第一实施例类似，于此不多加赘述。然后，请参考图3H，以第三图案化光阻层230为罩幕对像素电极材料层180进行图案化，以形成一像素电极182。此时，共用配线CL与像素电极182之间会形成一储存电容。接着，移除第三图案化光阻层230。
另外，请参考图4C，对像素电极材料层180进行图案化时，还可以在基板110上的数据线预定区域112中沿着这些第一子数据线段162的延伸方向一并形成多个第二子数据线段184。其中，像素电极182与这些第二子数据线段184例如是由像素电极材料层180所形成，且像素电极182电性连接至漏极164b，而第二子数据线段184其中之一电性连接至源极164a。再者，这些第二子数据线段184电性连接于两第一子数据线段162之间，以形成一数据线DL。上述至此，本发明有源元件阵列基板的制造方法仅通过三道光掩模制程，并配合适当的移除制程，即可将本发明的有源元件阵列基板100b制作完成。因此，本发明的有源元件阵列基板的制造方法可以有效降低制造成本。
综上所述，由于本发明的有源元件阵列基板的制造方法采用多重穿透式光掩模来对第一光阻层进行图案化，这会使第一图案化光阻层可以具有二种不同的厚度。因此，只要搭配适当的移除制程便可以通过一道光掩模制程而制作出栅极、栅绝缘层、沟道层与源极/漏极。也因此，本发明的有源元件阵列基板的制造方法只需二道或三道光掩模制程即可完成。这不但可以有效缩减制程时间，也能有效降低制造成本，进而达到提升产能的目的。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (27)
1.一种有源元件阵列基板的制造方法，包括：
提供一基板与一多重穿透式光掩模；
于该基板上形成一第一金属材料层；
于该第一金属材料层上形成一栅绝缘材料层；
于该栅绝缘材料层上形成一沟道材料层；
于该沟道材料层上形成一第二金属材料层；
于该第二金属材料层上形成一第一光阻层，并借由该多重穿透式光掩模对该第一光阻层进行图案化，以形成一第一图案化光阻层，其中该第一图案化光阻层具有一凹陷图案，且部分的该第二金属材料层暴露于该第一图案化光阻层外；
以该第一图案化光阻层为罩幕进行一第一移除制程，以移除未被该第一图案化光阻层覆盖的该第二金属材料层、该沟道材料层、该栅绝缘材料层与该第一金属材料层，进而形成一栅极、一栅绝缘层与一沟道层；
进行一第二移除制程，以移除该第一图案化光阻层的凹陷图案以及对应该凹陷图案下方的该第二金属材料层，进而形成一源极/漏极，并暴露出部分的该沟道层；
移除该第一图案化光阻层；
于该基板上形成一保护层，以覆盖部分的该基板、该源极/漏极与部分的该沟道层；
于该保护层上形成一第二图案化光阻层，其中对应于该源极/漏极上方的该保护层暴露于该第二图案化光阻层外；
以该第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的该保护层，并形成多个接触窗开口，以暴露出该源极/漏极；
于该保护层上形成一像素电极材料层，以覆盖该第二图案化光阻层与暴露出的该源极/漏极；以及
剥离该第二图案化光阻层，以移除位于该第二图案化光阻层上的该像素电极材料层，以形成一像素电极。
2.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该多重穿透式光掩模包括半调式光掩模。
3.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程还包括对该第一金属材料层过度蚀刻，以于该栅极的侧缘形成一侧蚀凹陷。
4.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成与该栅极电性连接的一扫描线以及一共用配线。
5.如权利要求4所述的有源元件阵列基板的制造方法，其特征在于，在形成该源极/漏极时，还包括在该共用配线上方一并形成一储存电容电极。
6.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成多个第一子数据线段。
7.如权利要求6所述的有源元件阵列基板的制造方法，其特征在于，在该保护层上形成该像素电极时，还包括沿着该些第一子数据线段的延伸方向一并形成多个第二子数据线段，该些第二子数据线段其中之一经由对应的该接触窗开口电性连接至该源极，且该些第二子数据线段与该些第一子数据线段电性连接以形成一数据线。
8.如权利要求7所述的有源元件阵列基板的制造方法，其特征在于，该些第二子数据线段通过该保护层部分的该些接触窗开口而电性连接于两第一子数据线段之间。
9.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程包括湿蚀刻制程。
10.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程包括干蚀刻制程。
11.如权利要求1所述的有源元件阵列基板的制造方法，其特征在于，在形成该沟道材料层之后，还包括于该沟道材料层上形成一欧姆接触材料层。
12.如权利要求11所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程还包括移除部份的该欧姆接触材料层，以形成一欧姆接触层。
13.一种有源元件阵列基板的制造方法，包括：
提供一基板与一多重穿透式光掩模；
于该基板上形成一第一金属材料层；
于该第一金属材料层上形成一栅绝缘材料层；
于该栅绝缘材料层上形成一沟道材料层；
于该沟道材料层上形成一第二金属材料层；
于该第二金属材料层上形成一第一光阻层，并借由该多重穿透式光掩模对该第一光阻层进行图案化，以形成一第一图案化光阻层，其中该第一图案化光阻层具有一凹陷图案，且部分的该第二金属材料层暴露于该第一图案化光阻层外；
以该第一图案化光阻层为罩幕进行一第一移除制程，以移除未被该第一图案化光阻层覆盖的该第二金属材料层、该沟道材料层、该栅绝缘材料层与该第一金属材料层，进而形成一栅极、一栅绝缘层与一沟道层；
进行一第二移除制程，以移除该第一图案化光阻层的凹陷图案以及对应该凹陷图案下方的该第二金属材料层，进而形成一源极/漏极，并暴露出部分的该沟道层；
移除该第一图案化光阻层；
于该基板上形成一保护层，以覆盖部分的该基板、该源极/漏极与部分的该沟道层；
于该保护层上形成一第二图案化光阻层，其中对应于该源极/漏极上方的该保护层暴露于该第二图案化光阻层外；
以该第二图案化光阻层为罩幕进行一第三移除制程，以移除部分的该保护层，并形成多个接触窗开口，以暴露出该源极/漏极；
移除该第二图案化光阻层；以及
于该保护层上形成一像素电极，填入该些接触开口，并与该漏极电性连接。
14.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该多重穿透式光掩模包括半调式光掩模。
15.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成与该栅极电性连接的一扫描线以及一共用配线。
16.如权利要求15所述的有源元件阵列基板的制造方法，其特征在于，在形成该源极/漏极时，还包括在该共用配线上方一并形成一储存电容电极。
17.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该栅极时，还包括一并形成多个第一子数据线段。
18.如权利要求17所述的有源元件阵列基板的制造方法，其特征在于，在该保护层上形成该像素电极时，还包括沿着该些第一子数据线段的延伸方向一并形成多个第二子数据线段，该些第二子数据线段其中之一经由对应的该接触窗开口电性连接于该源极，且该些第二子数据线段与该些第一子数据线段电性连接以形成一数据线。
19.如权利要求18所述的有源元件阵列基板的制造方法，其特征在于，该些第二子数据线段通过该保护层部分的该些接触窗开口而电性连接于两第一子数据线段之间。
20.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程包括湿蚀刻制程。
21.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，该第二移除制程包括干蚀刻制程。
22.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，在形成该沟道材料层之后，还包括于该沟道材料层上形成一欧姆接触材料层。
23.如权利要求22所述的有源元件阵列基板的制造方法，其特征在于，该第一移除制程还包括移除部份的该欧姆接触材料层，以形成一欧姆接触层。
24.如权利要求13所述的有源元件阵列基板的制造方法，其特征在于，形成该像素电极的步骤包括：
于该保护层上形成一像素电极材料层，以覆盖该保护层与暴露出的该源极/漏极；
于该保护层上形成一第三图案化光阻层；以及
以该第三图案化光阻层为罩幕对该像素电极材料层进行图案化，以形成该像素电极。
25.一种有源元件阵列基板，包括：
一基板；
一扫描线，配置于该基板上；
一有源元件，配置于该基板上，该有源元件包括：
一栅极，配置于该基板上，并与该扫描线电性连接，且该栅极的侧缘
具有一侧蚀凹陷；
一栅绝缘层，配置于该栅极上；
一沟道层，配置于该栅绝缘层上；
一源极/漏极，分别配置于该沟道层上的两侧；
一保护层，覆盖该有源元件与该扫描线，且该保护层具有多个接触窗开口，部分的该些接触窗开口暴露出该源极/漏极；
一像素电极，配置于该保护层上，并通过部分的该些接触窗开口而与该漏极电性连接；
多个第一子数据线段；以及
多个第二子数据线段，该些第一子数据线段与该源极/漏极位于相同膜层，该第二子数据线段与该像素电极位于相同膜层，其中该些第二子数据线段通过部分的该些接触窗开口而电性连接于两第一子数据线段之间，以形成一数据线，且该些第二子数据线段其中之一经由对应的该接触窗开口电性连接至该源极。
26.如权利要求25所述的有源元件阵列基板，其特征在于，还包括一共用配线，配置于该基板上，且该共用配线与该栅极位于相同膜层。
27.如权利要求25所述的有源元件阵列基板，其特征在于，还包括一储存电容电极，配置于该共用配线上方，且该保护层位于该储存电容电极与该像素电极之间，该像素电极通过对应的该些接触窗开口其中之一而与该储存电容电极电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810081743.0A CN101527281B (zh) | 2008-03-07 | 2008-03-07 | 有源元件阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810081743.0A CN101527281B (zh) | 2008-03-07 | 2008-03-07 | 有源元件阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101527281A true CN101527281A (zh) | 2009-09-09 |
| CN101527281B CN101527281B (zh) | 2011-01-19 |
Family
ID=41095070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810081743.0A Active CN101527281B (zh) | 2008-03-07 | 2008-03-07 | 有源元件阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101527281B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016000288A1 (zh) * | 2014-07-01 | 2016-01-07 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN111725135A (zh) * | 2020-06-30 | 2020-09-29 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127322A (zh) * | 2006-08-15 | 2008-02-20 | 中华映管股份有限公司 | 像素结构及其制造方法 |
| CN100552925C (zh) * | 2007-09-26 | 2009-10-21 | 友达光电股份有限公司 | 像素结构及其制造方法 |
-
2008
- 2008-03-07 CN CN200810081743.0A patent/CN101527281B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016000288A1 (zh) * | 2014-07-01 | 2016-01-07 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN111725135A (zh) * | 2020-06-30 | 2020-09-29 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
| CN111725135B (zh) * | 2020-06-30 | 2023-08-29 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101527281B (zh) | 2011-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4691681B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| CN102446925B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| CN207265054U (zh) | 一种阵列基板、显示面板及显示装置 | |
| JP2008040502A (ja) | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 | |
| WO2021077673A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| US8120032B2 (en) | Active device array substrate and fabrication method thereof | |
| CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
| WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN100386674C (zh) | 液晶显示装置用下基板的制造方法 | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| CN101261962B (zh) | 有源元件阵列基板及其制造方法 | |
| CN101527281A (zh) | 有源元件阵列基板及其制造方法 | |
| CN101197332A (zh) | 像素结构的制作方法 | |
| CN101645456A (zh) | 电子装置、薄膜晶体管、显示装置及导体接触工艺 | |
| CN210837710U (zh) | 阵列基板及显示面板 | |
| CN102830531B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| CN100397622C (zh) | 主动组件阵列基板的制造方法 | |
| CN100557787C (zh) | 像素结构的制作方法 | |
| CN100452325C (zh) | 一种薄膜晶体管与液晶显示器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160812 Address after: The Marshall Islands Majuro Adger Island Road trust company Tektronix Tektronix Adger areas MH96960 Patentee after: Hao Chi intangible asset management Investment Limited Address before: Taiwan, Taipei, China Zhongshan North Road three paragraph twenty-two Patentee before: Chunghwa Picture Tubes Ltd. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161205 Address after: 430070 Hubei City, Wuhan Province, East Lake Development Zone, high tech Avenue, No. 666 biological city C5 building, Patentee after: Wuhan Hua Xing photoelectricity technology corporation, Ltd. Address before: The Marshall Islands Majuro Adger Island Road trust company Tektronix Tektronix Adger areas MH96960 Patentee before: Hao Chi intangible asset management Investment Limited |