[go: up one dir, main page]

CN101479806B - 用于使用后台擦除改善存储性能的方法及设备 - Google Patents

用于使用后台擦除改善存储性能的方法及设备 Download PDF

Info

Publication number
CN101479806B
CN101479806B CN2007800235594A CN200780023559A CN101479806B CN 101479806 B CN101479806 B CN 101479806B CN 2007800235594 A CN2007800235594 A CN 2007800235594A CN 200780023559 A CN200780023559 A CN 200780023559A CN 101479806 B CN101479806 B CN 101479806B
Authority
CN
China
Prior art keywords
flag
backstage
storage arrangement
background
busy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800235594A
Other languages
English (en)
Other versions
CN101479806A (zh
Inventor
弗朗姬·鲁帕尔瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38749332&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101479806(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101479806A publication Critical patent/CN101479806A/zh
Application granted granted Critical
Publication of CN101479806B publication Critical patent/CN101479806B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Separation Of Suspended Particles By Flocculating Agents (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Abstract

本发明揭示一种经配置以用于在存储器装置中执行后台擦除的设备、方法及计算机可读媒体。其中包括接收针对所述存储器装置的至少一个擦除命令(610)及至少一个可擦除块地址的动作。其中还包括在接收所述至少一个擦除命令及所述至少一个可擦除块地址之后断言后台-过程-忙碌旗标(630)的动作。擦除所述存储器中与所述至少一个可擦除块地址相关联的至少一个块(660),其中如果断言后台启用旗标,那么所述擦除在接收所述至少一个擦除命令之后的时间延迟处发生(640)。最后,在所述擦除完成之后求反所述后台-过程-忙碌旗标(670)。

Description

用于使用后台擦除改善存储性能的方法及设备
技术领域
本发明大体来说涉及非易失性存储器装置,且更特定来说涉及擦除所述非易失性存储器装置的部分。
背景技术
相关技术说明:非易失性存储器装置提供于许多电子装置中,例如个人计算机、个人数字助理、数码相机及数字音乐播放器。非易失性存储器装置(例如,快闪存储器装置及其它电可擦除可编程只读存储器(EEPROM))具有优于其它类型的数字存储装置(易失性与非易失性两种)的许多优点。不同于磁性及光学装置(例如,硬盘、光盘(CD)及数字通用光盘(DVD)),非易失性存储器装置包括无移动部分。不同于其它非易失性半导体存储器(例如,只读存储器(ROM)),非易失性存储器装置可重新编程。最后,不同于其它半导体存储器(例如,随机存取存储器(RAM)及动态随机存取存储器(DRAM)),非易失性存储器装置即使在从所述装置移除电力之后仍保留其数据值。
然而,非易失性存储器(例如,快闪存储器)包括许多不同于其它半导体存储器的特性。一个显著差异是快闪存储器装置中的个别位单元一旦经编程则不能够被直接编程为新的值。而是,一旦位单元经编程,那么可再次对其进行编程之前必须对其进行擦除。常规上,位在被擦除时定义为“1”,且在被编程时定义为“0”。此外,可将快闪存储器编程为8位字节或16位字。因此,字节/字最初经擦除而全部为1,然后编程为既定值,所述既定值可能是1与0的组合。为将所述字节/字重新编程为新的值,其必须首先经擦除而全部为1,且然后重新编程为新的值。此外,通常不能够在字节/字的基础上擦除快闪存储器。而是,同时擦除相对大的块内的所有位。
此块擦除操作可使快闪存储器中的其它操作(例如,读取及写入操作)停转。此外,可能需要在移除一些信息时将其它信息保留在块中。因此,在擦除块之前,可需要将可保留的信息拷贝到新的块,然后再擦除所述块。由于这些限制,许多快闪存储器系统尝试在初始化或掉电时执行块擦除操作。然而,如果在初始化期间执行块擦除操作,那么所述快闪存储器装置可在所述初始化期间不可用达较长的周期,此可对性能产生显而易见的不利影响。在掉电期间执行块擦除操作也可造成显著问题。许多快闪存储器系统使用暂态功率,其中所述系统非常频繁地在对所述快闪存储器装置的通电与断电之间循环,试图节约电力。在这些系统中,可能不总是可预测电力何时将从快闪存储器装置或快闪存储器卡移除。如果在正在擦除块时从快闪存储器装置移除电力,那么可能不能够完全擦除所述块,即使所述快闪存储器系统“相信”其已被擦除。因此,当再次对所述块进行编程时,由于所述块未被完全擦除,因此可能无法正确地写入数据。
需要一种提供用于以后台模式执行块擦除的手段的方法及设备,以降低性能影响并提供展开其中快闪存储器系统可确信即使在暂态功率系统中仍可恰当擦除块的时间周期。
发明内容
本发明提供一种用于以后台模式执行块擦除的方法及设备,其可提高总存储器性能并展开其中快闪存储器系统可确信即使在暂态功率系统中仍可恰当擦除块的时间周期。
本发明的实施例包括一种组织成多个可擦除块的存储器装置。所述存储器装置包含后台-过程-忙碌旗标及后台控制器。所述后台控制器经配置以用于接收至少一个擦除命令及至少一个可擦除块地址。所述后台控制器还经配置以用于断言所述后台-过程-忙碌旗标及产生用于擦除所述多个可擦除块中与所述至少一个可擦除块地址相关联的至少一个可擦除块的命令。此擦除在接收所述至少一个擦除命令之后的时间延迟处发生。所述后台控制器还经配置以用于在所述擦除完成之后求反所述后台-过程-忙碌旗标。
本发明的另一实施例包含一种存储器卡,其包括组织成多个可擦除块的至少一个存储器装置及可操作地耦合到所述至少一个存储器装置的存储器控制器。所述存储器控制器包括后台-过程-忙碌旗标及后台控制器。所述后台控制器经配置以用于接收至少一个擦除命令及至少一个可擦除块地址。所述后台控制器还经配置以用于断言所述后台-过程-忙碌旗标及产生用于擦除所述多个可擦除块中与所述至少一个可擦除块地址相关联的至少一个可擦除块的命令。此擦除在接收所述至少一个擦除命令之后的时间延迟处发生。所述后台控制器还经配置以用于在所述擦除完成之后求反所述后台-过程-忙碌旗标。
本发明的另一实施例包含一种存储器系统,其包括组织成多个可擦除块的至少一个存储器装置及可操作地耦合到所述至少一个存储器装置的处理器。所述处理器包括后台-过程-忙碌旗标及后台控制器。所述后台控制器经配置以用于接收至少一个擦除命令及至少一个可擦除块地址。所述后台控制器还经配置以用于断言所述后台-过程-忙碌旗标及产生用于擦除所述多个可擦除块中与所述至少一个可擦除块地址相关联的至少一个可擦除块的命令。此擦除在接收所述至少一个擦除命令之后的时间延迟处发生。所述后台控制器还经配置以用于在所述擦除完成之后求反所述后台-过程-忙碌旗标。
本发明的另一实施例包含其上存储有命令的一个或一个以上计算机可读媒体,当所述命令由处理器执行时致使所述处理器执行接收针对组织成多个可擦除块的至少一个存储器装置的至少一个擦除命令及至少一个可擦除块地址的动作。还致使所述处理器执行断言后台-过程-忙碌旗标及向所述至少一个存储器装置产生用于擦除所述多个可擦除块中与所述至少一个可擦除块地址相关联的至少一个可擦除块的命令的动作。此擦除在接收所述至少一个擦除命令之后的时间延迟处发生。最后,还致使所述处理器在所述擦除完成之后执行求反所述后台-过程-忙碌旗标的动作。
本发明的另一实施例包含一种用于在存储器装置中执行后台擦除的方法,其中所述方法包括接收针对所述存储器装置的至少一个擦除命令及至少一个可擦除块地址。所述方法还包括在接收所述至少一个擦除命令及所述至少一个可擦除块地址之后断言后台-过程-忙碌旗标。所述方法还包括擦除所述存储器中与所述至少一个可擦除块地址相关联的至少一个块,其中所述擦除在接收所述至少一个擦除命令之后的时间延迟处发生。最后,所述方法包括在所述擦除完成之后求反所述后台-过程-忙碌旗标。
根据本发明的再一实施例包含另一种用于在存储器装置中执行后台擦除的方法,其中所述方法包括接收即将-掉电旗标。所述方法还包括确定是否至少一个擦除命令对于所述存储器装置是未决的,且如果是,那么断言后台-过程-忙碌旗标并擦除所述存储器装置中与所述至少一个擦除命令相关联的至少一个块。所述方法还包括在所述擦除完成之后求反所述后台-过程-忙碌旗标。
根据本发明的又一实施例包含另一种用于在存储器装置中执行后台擦除的方法。所述方法包括接收即将-掉电旗标,及确定是否至少一个擦除命令对于所述存储器装置是未决的。如果所述至少一个擦除命令待处理,那么所述方法还包括传输所述至少一个擦除时间的所估计完成时间及擦除所述存储器装置中与所述至少一个擦除命令相关联的至少一个块。
附图说明
在图解说明当前认为是用于实施本发明的最好模式的图式中:
图1是对存储器装置的代表性实施例的示意性描绘;
图2是对存储器装置的代表性逻辑组织的示意性描绘;
图3是对包括处理器及存储器卡的代表性实施例的存储器系统的示意性描绘,所述存储器卡具有包括后台控制器的存储器控制器及设置于其上的存储器装置;
图3A是对根据本发明的后台控制器的示意性描绘;
图4是对包括处理器及存储器卡的代表性实施例的存储器系统的示意性描绘,所述存储器卡具有设置于其上的存储器装置,其中每一存储器装置包括后台控制器;
图4A是对包括处理器及存储器装置的另一存储器系统的示意性描绘,其中每一存储器装置包括后台控制器;
图5是对软件组织的示意性描绘,其可用于图3、4及4A的代表性实施例中;
图6是图解说明根据本发明的代表性过程的流程图;及
图7是图解说明根据本发明的另一代表性过程的流程图。
具体实施方式
本发明提供一种用于以后台模式执行块擦除的方法及设备,其可提高总存储器性能并展开其中快闪存储器系统可确信即使在暂态功率系统中仍可恰当擦除块的时间周期。
在以下说明中,为了不在不必要的细节中模糊本发明,可能以框图形式显示电路及功能。相反,所显示及所说明的具体电路实施方案仅为实例性且除非本文另外明确说明否则不应将其理解为实施本发明的唯一方式。此外,块定义及各个块之间的逻辑分割是具体实施方案的实例。所属技术领域中的技术人员将容易地明了,可通过多种其它分割解决方案实践本发明。大概地,已在关于时序考虑等的细节对于获得对本发明的完整理解并非必需且所述细节在相关技术领域中的技术人员的能力以内的地方省略所述细节。
在此说明中,出于清楚陈述及说明的目的,一些图式可能将若干信号图解说明为单个信号。所属技术领域中的技术人员应了解,所述信号可表示信号的总线,其中所述总线可具有各种位宽度且本发明可在任何数量的数据信号(包括单个数据信号)上实施。此外,可将一些信号描述为具有断言或求反的状态。同样,可将数据位描述为断言或求反,或另一选择为,描述为设定或清除。所属技术领域中的技术人员应认识到,在大多数实例中,对断言、求反、设定或清除的选择可以是任意的且本发明可用所述信号及位的相反状态实施。
虽然已参照具体数据宽度、页大小、块大小及存储器大小说明了代表性实施例,但所属技术领域中的技术人员应认识到,可容易地在本发明的范围内涵盖具有不同的数据宽度值、页大小值、块大小值及存储器大小值的其它实施例。
如本文中使用,存储器装置意指任何使用块擦除操作来擦除所述存储器装置的一部分的存储器装置,例如快闪存储器装置或EEPROM存储器装置。此外,在本文中可将所述存储器装置称作存储器或快闪存储器。
在其它参考中可将后台擦除定义为在相对于软件环境的后台中发生的擦除,其中在所述软件看来,所述擦除可从软件层隐藏且在相对于所述软件所请求的文件及数据存取的后台中发生。然而,如本发明的上下文中使用,后台擦除是指在从快闪存储器的角度来看的后台中执行擦除操作。换句话说,后台擦除可相对于向快闪存储器卡或快闪存储器装置发出的其它操作或命令而发生。
图1图解说明根据本发明的存储器装置100的代表性实施例的框图。已简化存储器装置100的框图以聚焦于有助于理解本发明的存储器特征。所属技术领域中的技术人员已知快闪存储器的内部电路及功能的更详细理解。
存储器装置100包括耦合到I/O接口110的输入/输出(I/O)总线115。其中还包括耦合到控制逻辑120的控制总线125。虽然控制逻辑120未显示到内部功能块的连接,但所属技术领域中的技术人员应认识到,控制逻辑120可包括到任何或所有所述内部功能块的内部信号。一般来说,控制逻辑120结合I/O总线115使用控制总线125上的信号,以辨识来自外部装置的命令。这些命令中的一些命令可用于将来自I/O总线115的数据存储在地址寄存器130、数据寄存器180、命令寄存器150或状态寄存器140中。其它命令可用于从数据寄存器180、命令寄存器150或状态寄存器140读取到I/O总线115的数据。另外其它命令可用于对存储器装置100中的页进行编程或擦除存储器装置100中的块。
一个或一个以上地址寄存器130从I/O接口110捕获地址。所述地址的一部分耦合到列解码器170以选择存储器阵列190中的适当列,且耦合到行解码器160以选择存储器阵列190中的适当行。当读取存储器阵列190时,将来自存储器阵列190的数据传送到数据寄存器180。从数据寄存器180,可将数据传送到I/O总线115上以传送出存储器装置100。为将数据写入到存储器阵列190,首先将数据从I/O总线115写入到数据寄存器180中,当已写入足以填充存储器阵列190的一页的数据时,可向存储器装置100发送命令以将数据寄存器180中的所述数据传送到存储器阵列190中的页。
图2图解说明所述存储器阵列的逻辑组织200的代表性实施例。数据寄存器180可经组织而具有8位字节的深度及2112字节的宽度。可将所述2112字节的宽度分割为2048字节的数据区域及64字节的扩展区域。在许多快闪存储器装置中,所述扩展区域可用于错误管理功能或其它控制功能。
所述存储器中的页210可与数据寄存器180大小相同。因此,一次一页地从所述存储器区域读取数据并将其传送到数据寄存器180。同样,向数据寄存器180写入数据直到存储器的整个页准备进行编程,且然后将数据从数据寄存器180传送到存储器阵列190中的页210。
存储器阵列190的块220可包括64个页210。整个存储器阵列190可包括2048个块220。当然,所属技术领域中的技术人员应认识到,所述存储器装置可存在许多其它逻辑组织。存储器装置的容量频繁地变大且存储器装置可用于各种位宽度(例如,8位字节及16位字)。因此,可存在数据宽度、页大小、块大小的许多其它组织及这些各种组织定义之间的逻辑分割且其涵盖于本发明的范围内。
图3图解说明包括处理器310及至少一个存储器卡320的存储器系统300的框图,其中每一存储器卡320包括存储器控制器330及至少一个存储器装置100。处理器310经由外部总线315与存储器控制器330进行通信。存储器控制器330经由内部总线335与存储器装置100进行通信。
可在存储器卡320上配置许多个存储器装置100且存在许多不同类型的存储器卡320,例如小型快闪(CF)、多媒体卡(MMC)、安全数字(SD)卡、智能媒体(SM)卡及记忆棒(MS)。
这些卡中的每一者可用于许多不同类型的主机系统中,所述主机系统可具有用于与存储器卡320上的存储器控制器330进行通信的不同方法及协议。这些主机系统可包括电子装置,例如个人计算机、个人数字助理、数码相机及数字音乐播放器。所述主机系统由标记为处理器310的块表示。
存储器控制器330将来自处理器310的外部总线315循环转译成存储器装置100理解的命令,且然后针对存储器装置100在内部总线335上呈现那些命令。此外,所述控制器可管理到外部总线315以及内部总线335的数据移动及数据业务。
后台控制器350可实施于存储器控制器330中。如图3A中图解说明,后台控制器350包括用于管理擦除命令的后台模式的操作的逻辑及旗标。在下文中详细解释后台控制器350。
图4图解说明包括处理器310及至少一个存储器卡320的另一存储器系统300A的框图,其中每一存储器卡320包括至少一个存储器装置100。一些存储器装置100在存储器装置100上可包括存储器控制器330及后台控制器350。在这些实施例中,可能不需要如图3中所图解说明的存储器卡上的单独存储器控制器。因此,处理器310经由外部总线315与存储器卡320进行通信。此外,此外部总线315可与存储器装置100进行通信。当然,所属技术领域中的技术人员应认识到,在存储器卡320上,外部总线315与存储器装置100之间可存在某种缓冲及时序控制(未显示)。
图4A是对包括处理器310及至少一个存储器装置100的另一存储器系统300B的示意性描绘。许多存储器系统可不包括存储器卡320。而是,主机可直接与存储器装置100进行通信。所属技术领域中的技术人员应认识到,非常宽泛地使用“直接”。主机处理器310可包括用于将处理器循环转换为通用存储器循环、快闪存储器装置循环或其组合的其它总线控制器。图4A的存储器系统300B、图4的存储器系统300A及图3的存储器系统300可包括用于管理快闪存储器操作的软件、固件或其组合。
图5是对可用于图3、4及4A的代表性实施例中的软件组织500的示意性描绘。可将所述软件组织为向文件系统520作出数据请求的操作系统510。如果所述数据请求针对快闪存储器装置100,那么文件系统520可从快闪驱动器530请求所述数据。
快闪驱动器530可包括例如地址映射540及快闪控制550等组件。地址映射540将与文件系统520相关联的逻辑域中的地址转换为与存储器装置100中的位置相关联的物理域。快闪控制550可用于将文件请求转换为用于存储器卡320或存储器装置100的总线循环命令。根据本发明的快闪驱动器530还包括图3A的后台控制器350。
返回到图3A,后台控制器350包括用于管理擦除命令的后台模式的操作的逻辑及旗标。后台-过程-忙碌旗标364指示后台擦除可能在进行中或可能正在等待执行。即将-掉电旗标366指示处理器310(即,主机系统)想要立刻从存储器卡320或存储器装置100移除电力。后台启用旗标362指示后台擦除操作得到准许。此外,在一些代表性实施例中,后台启用旗标362可不存在。在那些不存在后台启用旗标362的代表性实施例中,且根据本文中的说明,对后台启用旗标362的提及将假设操作就像总是断言所述后台启用旗标那样发生。
后台控制器还可包括后台持续时间寄存器368。后台持续时间寄存器368可以是经编程使得后台控制器可解释其必须执行多长时间的后台操作的寄存器。另一选择为,可将后台持续时间寄存器368设定为一时间(例如,固定时间、所编程时间或基于多少后台操作未决的时间),以使得当后台控制器350接收即将-掉电旗标366时,所述后台控制器可通过将所估计完成时间发送回处理器来响应。在所述模式中,所述处理器可在没有信号交换操作的情况下确定何时掉电适当,如下文更加全面地解释。
根据本发明,后台控制器350可存在于存储器装置100中,作为硬件存在于存储器控制器330中,作为软件/固件存在于存储器控制器330中,作为软件/固件存在于处理器310中或其组合。后台控制器350包括用于管理擦除命令的后台模式的操作的逻辑及旗标。
如前文所陈述,快闪存储器单元经擦除而为“1”且可经编程而为“0”。如果所述存储器单元中的数据需要再次为1,那么需要擦除所述单元。然而,一次一块地擦除快闪存储器装置100。因此,存储器系统包括用于管理如何编程及擦除数据的程序。当新数据进来时,快闪存储器系统不会擦除旧数据及在相同的位置覆写所述新数据。而是,所述存储器系统所做的是将所述旧数据加标签为坏并将所述新数据写入到某个其它位置中,同时更新地址转译映射以指向存储所述新数据的地方。然而,在某一点处,所述控制器需要回收被加标签为坏的区域并移动周围的一些好数据以使所述存储器系统更加高效地操作。
记住,擦除在存储器的块上发生,所述数据管理可追踪块变得如何“脏”。换句话说,追踪块中可能有多少坏位置。在某一点处,所述存储器系统可决定清洗块。为进行此步骤,所述存储器系统将大部分是好数据的页移动到另一块。存储器系统300还可重新布置数据以将好数据压缩在一起并将其移动到不同的块。一旦已将所有好数据移动到另一块,那么可擦除有问题的块。此大扫除可使存储器装置100的总性能降级高达约10%。
不同的存储器系统可具有不同的性能特性。在许多实例中,这些存储器系统的性能可直接与存储器装置的性能相关。举例来说,卡的处理量通常与向快闪存储器中存储数据的速度相关。还存在许多其它因素,例如连接到控制器的存储器装置的数量及可如何交错所述存储器装置以产生不同的存储器组织。
本发明可通过执行后台擦除来提高存储器系统的总性能。换句话说,后台控制器350提供用于在存储器系统300未正在存取存储器装置100时执行这些大扫除操作中的一些操作的手段。
然而,许多存储器系统300可对存储器装置100或存储器卡320加电及掉电以降低电力消耗。当此电力循环发生时,存储器装置100可能不能够执行后台擦除操作,因为电力到存储器装置100的持续时间是暂态的且可不为存储器装置100所知。
可认为块擦除操作是可阻碍存储器装置的总性能的大扫除操作,因为正常操作(例如,读取及写入)不能够在块擦除期间发生。
可将NAND类型的快闪存储器的第一级性能模型近似为包括写入传送模型及读取传送模型。块擦除主要影响所述写入传送模型。因此,在本文中不对所述读取传送模型加以论述。
可基于完全编程及擦除一个NAND块所需要的时间来计算第一级写入传送速率:
T写入=n字节/块/((n页/块(n字节/页*tWC+tPROG))+tBERS)
对于典型的512Mb x8的装置来说,这些变量可以是:
n字节/块=每块的字节数量=16896;
n页/块=每块的页数量=32;
n字节/页=每页的字节数量=528;
tWC=写入循环时间=50nS;
tPROG=编程时间=200uS;及
tBERS=块擦除时间=2mS。
因此,T写入=16896/((32(528*50ns+200us))+2ms)=1.8MB/秒
在本发明的实施例中,可在空闲时间期间、部分地在空闲时间期间或在未正在执行其它操作时的掉电时进行块擦除时间,以改善总写入传送速率。因此,如果在后台进行所有块擦除,那么所述写入传送速率可高达:
T写入=16896/(32(528*50ns+200us))=2.3MB/秒
需注意的一点是,总的大扫除工作不会因执行后台擦除而改变,因此对所述系统的总能量需求不存在影响。后台控制器350恰好在不同的时间且以可改善总的存储器系统性能的方式执行所述擦除操作。
如图3A中图解说明,可以不同的配置实施各种旗标,其中某些配置在软件实施方案中可更便利且某些配置在硬件实施方案中可更便利。请回忆,存储器装置100可接收命令且其也可将读取/写入循环接收到状态寄存器140或命令寄存器150。因此,可将所述旗标实施为已接收命令总线循环、已发送响应总线循环、状态寄存器140或命令寄存器150中的位或硬件信号。因此,后台启用旗标362可以是每当接收后台启用命令时设定的旗标,其可以是状态/命令寄存器中的后台启用位,其可以是后台启用信号372,或其可实施为以上的组合。同样,后台-过程-忙碌旗标364可以是由后台控制器350发出的指示后台-过程-忙碌总线响应或后台-过程-已进行总线响应的总线循环。后台-过程-忙碌旗标364还可以是状态/命令寄存器中的后台-过程-忙碌位,其可以是后台-过程-忙碌信号374,或其可实施为以上的组合。最后,即将-掉电旗标366可以是每当接收即将-掉电命令时设定的旗标,其可以是状态/命令寄存器150中的即将-掉电位,其可以是即将-掉电信号376,或其可实施为以上的组合。
分别图解说明于图6及图7中的过程600及700图解说明可由后台控制器350执行的代表性过程及使用各种旗标的方式。除非另外明确说明,否则并非既定将说明所述过程的次序理解为限制。此外,所述过程可实施于任何适合的硬件、软件、固件或其组合中。通过实例的方式,过程600可实施于图3中所示的存储器控制器330、图1、3及4中所示的存储器装置100或图5中所示的快闪驱动器530上。当然,可在图3及4中所示的处理器310、图3中所示的存储器控制器330或其组合上执行快闪驱动器530。
当作为固件或软件执行时,可将用于执行所述过程的指令存储在计算机可读媒体上。计算机可读媒体包括但不限于磁性及光学存储装置,例如磁盘驱动器、磁带、CD(光盘)、DVD(数字通用光盘或数字视频光盘)及半导体装置(例如,RAM、DRAM、ROM、EPROM及快闪存储器)。
本发明的代表性实施例可在正常操作期间以后台模式操作,其中可在空闲时间期间执行后台擦除以提高总性能。如图6中所示,过程600图解说明所述存储器装置的正常操作期间的此后台模式。本发明的代表性实施例还可以结合在不久的将来掉电的存储器装置的后台模式操作,其中可通过在电力的移除(在所述存储器装置中可能存在很少或不存在其它活动的时间周期)之前等待执行后台擦除来改善总性能。如图7中所示,过程700图解说明结合在不久的将来掉电的存储器装置的此后台模式。
图6中所图解说明的过程600包括动作610-670且可用于其中需要在正常操作期间且可能利用空闲时间以及掉电时间进行后台擦除的存储器系统中。过程600在决策块610处开始,其一直等到接收到擦除命令。所述擦除命令可由至少一个指示要擦除存储器装置100中的哪一块的可擦除块地址伴随。过程600在决策块610上循环,直到接收到所述擦除命令,然后进行到决策块620。决策块620进行测试以断定是否断言了后台启用旗标362,可在过程600的开始之前的任何时间断言后台启用旗标362。如果未断言后台启用旗标362,那么执行在操作块660处继续,如下文所解释。如果断言了后台启用旗标362,那么执行在操作块630处继续,操作块630用指示所述操作为可选的虚线显示。
如前文所陈述,一些实施例可不包括后台启用旗标362。在那些实施例中,可认为决策块620不存在(即,控制从决策块610的真评估流动且在操作块630处继续),或可认为决策块620总是评估为真。
在操作块630处,一些实施例可在此点处断言后台-过程-忙碌旗标364以指示擦除指令待处理。其它实施例可稍后断言后台-过程-忙碌旗标364。
接下来,决策块640在其自身上循环,直到时间延迟事件发生。所述时间延迟事件可以是任何数量的事件。举例来说,所述时间延迟可以是等待由多个时钟循环测量的预定时间延迟,一直等到接收到后续命令,或一直等到预定数量的空闲循环已在总线上发生。所述时间延迟可经配置以尝试一直等到所述存储器装置为空闲,以便通过不在所述存储器装置忙于执行其它操作时尝试擦除循环来改善总存储性能。在其它实施例中,所述时间延迟可经配置以在接收到即将-掉电旗标366时期满。在所述实施例中,可将一个或一个以上擦除命令拖延到确定几乎要掉电的时间,然后在移除电力之前执行所述擦除循环。
在所述时间延迟事件发生之后,所述过程转向操作块650,其中断言后台-过程-忙碌旗标364。注意,后台-过程-忙碌旗标364可能已在可选操作块630中被断言,在此情况下,只是重新断言后台-过程-忙碌旗标364。接下来,在操作块660中,执行任何待处理擦除循环。在执行所述擦除循环之后,操作块670求反后台-过程-忙碌旗标364以完成过程600。
所属技术领域中的技术人员应认识到,过程600包括信号交换机构,其中发出擦除命令的代理可等待后台过程忙碌旗标被求反,以确定所述擦除命令实际上已被执行。此信号交换过程在图7中所图解说明的有些不同的代表性实施例中甚至更明显。
图7图解说明过程700,其包括动作710-790且可用于频繁地循环电力的存储器系统300中。过程700包括两个过程,一个(包括动作710-730)由请求者实施,且另一个(包括动作740-790)由执行者实施。举例来说,在图3中,所述请求者可以是处理器310,而所述执行者可以是存储器控制器330或存储器装置100。作为另一实例,在图4中,所述请求者可以是处理器310且所述执行者可以是存储器装置100。作为再一实例,在图4及5中,所述请求者可以是在处理器310上执行的文件系统520,而所述执行者可以是在处理器310上执行的快闪驱动器530。
过程700在操作块710处开始,其中请求者断言即将-掉电旗标366。在断言所述即将-掉电旗标366之后,所述请求者转向决策块720,其中所述请求者循环等待直到不再断言后台-过程-忙碌旗标364。作为所述信号交换过程的部分,所述执行者控制后台-过程-忙碌旗标364。
所述执行者在检测到即将-掉电旗标366被断言时开始操作,如操作块740所图解说明。接下来,在决策块750中,测试后台启用旗标362。如果未断言后台启用旗标362,那么控制转向操作块790,因为后台擦除过程未被使用。如前文所陈述,一些实施例可不包括后台启用旗标362。在那些实施例中,可认为决策块750不存在(即,控制从操作块740流到决策块760),或可认为决策块750总是评估为真。
在决策块760处,进行测试以看是否存在任何擦除命令未决。如果不存在,那么不需要所述后台擦除信号交换且控制转向操作块790。如果存在任何擦除命令未决,那么控制转移到操作块770。在操作块770中,断言后台-过程-忙碌旗标364,其是到请求者的指示移除电力还不安全的信号交换信号。
接下来,可选操作块775可执行将所估计完成时间发送回处理器的过程。如果所述后台控制器包括启用的后台持续时间寄存器368,那么所述后台控制器可解释其必须执行多长时间的后台操作。然后,其可将所述所估计完成时间发送回所述处理器。在此所估计完成时间模式中,所述处理器可在没有信号交换操作的情况下确定何时掉电适当。
接下来,操作块780执行待处理的擦除操作。最后,在操作块790处,求反后台-过程-忙碌旗标364,从而指示现在可安全地移除电力。注意,如果从分支795到达操作块790,那么就未曾断言后台-过程-忙碌旗标364。换句话说,分支795也可直接转到执行者的过程的末尾,而不求反后台-过程-忙碌旗标364,因为早前未对其进行断言。图中显示分支795转到操作块790作为加强等待后台-过程-忙碌旗标364变为求反状态的请求者的信号交换机构的方式。然而,在包括所估计完成时间的操作中,可不需要所述信号交换机构。
在检测到后台-过程-忙碌旗标364被求反之后,或在所述所估计完成时间已期满之后,执行者转向操作块730,其中其可安全地从存储器装置移除电力,而不丢失任何擦除命令。
虽然已参照特定实施例说明了本发明,但本发明并不受限于所说明的这些实施例。而是,本发明仅受所附权利要求书的限制,所述权利要求书在其范围内包括根据所说明的本发明原理操作的所有等效装置或方法。

Claims (27)

1.一种用于管理组织成多个可擦除块的存储器装置的若干方面的控制器,所述控制器包含:
后台-过程-忙碌旗标;及
后台控制器,其经配置以:
接收至少一个擦除命令及至少一个可擦除块地址;
断言所述后台-过程-忙碌旗标;
在当所述存储器装置可能空闲的时间接收所述至少一个擦除命令之后,在接受额外命令或其组合之后,等待一时间延迟,然后产生用于擦除所述多个可擦除块中与所述至少一个可擦除块地址相关联的至少一个可擦除块的命令;及
在所述擦除完成之后对所述后台-过程-忙碌旗标求反。
2.如权利要求1所述的控制器,其进一步包含后台启用旗标,所述后台启用旗标经配置以用于在所述后台启用旗标被断言时启用所述后台控制器且在所述后台启用旗标被求反时停用所述后台控制器,且其中所述后台启用旗标选自由后台启用位、后台启用信号、后台启用命令及其组合组成的群组。
3.如权利要求1或2所述的控制器,其中所述后台-过程-忙碌旗标选自由后台-过程-忙碌位、后台-过程-忙碌信号、后台-过程-忙碌总线响应、后台-过程-已进行总线响应及其组合组成的群组。
4.如权利要求1或2所述的控制器,其中:
所述控制器进一步包含即将-掉电旗标;
所述后台控制器进一步经配置以用于接收所述即将-掉电旗标;且
所述时间延迟在接收所述即将-掉电旗标时期满。
5.如权利要求4所述的控制器,其中所述即将-掉电旗标选自由即将-掉电位、即将-掉电信号、即将-掉电命令及其组合组成的群组。
6.如权利要求1或2所述的控制器,其中所述时间延迟选自由在预定时间延迟处、在后续命令之后及在预定数量的空闲循环之后组成的群组。
7.一种半导体存储器装置,其包含:
如权利要求1-6中任一权利要求所述的控制器;及
可操作地耦合到所述控制器的多个可擦除块。
8.一种存储器卡,其包含:
如权利要求1-6中任一权利要求所述的控制器,其配置于存储器控制器半导体装置中;及
至少一个存储器装置,其组织成多个可擦除块且可操作地耦合到所述存储器控制器半导体装置。
9.一种存储器系统,其包含:
如权利要求1-6中任一权利要求所述的控制器,其配置于处理器中;及
至少一个存储器装置,其组织成多个可擦除块且可操作地耦合到所述处理器。
10.一种用于在存储器装置中执行后台擦除的方法,其包含:
接收即将-掉电旗标;及
确定是否至少一个擦除命令对于所述存储器装置是未决的,且如果是:
传输至少一个擦除时间的所估计完成时间;及
擦除所述存储器装置中与所述至少一个擦除命令相关联的至少一个块。
11.如权利要求10所述的方法,其进一步包含:
等待所述所估计完成时间的持续时间;及
在所述持续时间之后从所述存储器装置移除电力。
12.如权利要求10所述的方法,其中接收所述即将-掉电旗标选自由检测即将-掉电信号、接收即将-掉电命令、设定即将-掉电位及其组合组成的群组。
13.如权利要求10所述的方法,其进一步包含接收后台启用旗标,其中如果所述后台启用旗标被断言,则发生所述擦除所述存储器装置中的至少一个块的动作,且如果所述后台启用旗标被求反,则不发生所述动作。
14.如权利要求13所述的方法,其中接收所述后台启用旗标进一步包含选自由设定后台启用位、检测后台启用信号、接收后台启用命令及其组合组成的群组的过程。
15.一种用于在存储器装置中执行后台擦除的方法,其包含:
接收即将-掉电旗标;及
响应于所述即将-掉电旗标确定是否至少一个擦除命令对于所述存储器装置是未决的,且如果是:
断言后台-过程-忙碌旗标;
擦除所述存储器装置中与所述至少一个擦除命令相关联的至少一个块;及
在所述擦除完成之后对所述后台-过程-忙碌旗标求反。
16.如权利要求15所述的方法,其进一步包含:
检测被求反的所述后台-过程-忙碌旗标;及
在所述检测之后从所述存储器装置移除电力。
17.如权利要求15所述的方法,其进一步包含接收后台启用旗标,其中如果所述后台启用旗标被断言,则发生所述擦除所述存储器装置中的至少一个块的动作,且如果所述后台启用旗标被求反,则不发生所述动作。
18.如权利要求15所述的方法,其中接收所述即将-掉电旗标选自由检测即将-掉电信号、接收即将-掉电命令、设定即将-掉电位及其组合组成的群组。
19.如权利要求15所述的方法,其中断言所述后台-过程-忙碌旗标包含选自由设定后台-过程-忙碌位、断言后台-过程-忙碌信号、传输后台-过程-忙碌总线响应及其组合组成的群组的过程。
20.如权利要求15所述的方法,其中对所述后台-过程-忙碌旗标求反包含选自由清除后台-过程-忙碌位、求反后台-过程-忙碌信号、传输后台-过程-已进行总线响应及其组合组成的群组的过程。
21.一种用于在存储器装置中执行后台擦除的方法,其包含:
接收针对所述存储器装置的至少一个擦除命令及至少一个可擦除块地址;
在接收所述至少一个擦除命令及所述至少一个可擦除块地址之后断言后台-过程-忙碌旗标;
在当所述存储器装置可能空闲的时间接收所述至少一个擦除命令之后,在接受额外命令之后或其组合之后,等待一时间延迟,然后擦除所述存储器装置中与所述至少一个可擦除块地址相关联的至少一个块;及
在所述擦除完成之后对所述后台-过程-忙碌旗标求反。
22.如权利要求21所述的方法,其中所述时间延迟选自由在预定时间延迟处、在后续命令之后及在预定数量的空闲循环之后组成的群组。
23.如权利要求21或22所述的方法,其进一步包含接收即将-掉电旗标且其中所述时间延迟在接收所述即将-掉电旗标时期满。
24.如权利要求23所述的方法,其进一步包含在对所述后台-过程-忙碌旗标求反之后从所述存储器装置移除电力。
25.如权利要求21所述的方法,其进一步包含接收后台启用旗标,其中如果所述后台启用旗标被断言,则发生所述擦除所述存储器装置中的至少一个块的动作,且如果所述后台启用旗标被求反,则不发生所述动作。
26.如权利要求21所述的方法,其中断言所述后台-过程-忙碌旗标包含选自由设定后台-过程-忙碌位、断言后台-过程-忙碌信号、传输后台-过程-忙碌总线响应及其组合组成的群组的过程。
27.如权利要求21所述的方法,其中对所述后台-过程-忙碌旗标求反包含选自由清除后台-过程-忙碌位、求反后台-过程-忙碌信号、传输后台-过程-已进行总线响应及其组合组成的群组的过程。
CN2007800235594A 2006-05-25 2007-05-23 用于使用后台擦除改善存储性能的方法及设备 Expired - Fee Related CN101479806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/442,514 US7564721B2 (en) 2006-05-25 2006-05-25 Method and apparatus for improving storage performance using a background erase
US11/442,514 2006-05-25
PCT/US2007/012416 WO2007139901A2 (en) 2006-05-25 2007-05-23 Method and apparatus for improving storage performance using a background erase

Publications (2)

Publication Number Publication Date
CN101479806A CN101479806A (zh) 2009-07-08
CN101479806B true CN101479806B (zh) 2012-10-10

Family

ID=38749332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800235594A Expired - Fee Related CN101479806B (zh) 2006-05-25 2007-05-23 用于使用后台擦除改善存储性能的方法及设备

Country Status (7)

Country Link
US (2) US7564721B2 (zh)
EP (1) EP2022059B1 (zh)
KR (1) KR101060799B1 (zh)
CN (1) CN101479806B (zh)
AT (1) ATE486351T1 (zh)
DE (1) DE602007010129D1 (zh)
WO (1) WO2007139901A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300477B2 (en) * 2008-03-03 2012-10-30 Rambus, Inc. Piecewise erasure of flash memory
CN102103885B (zh) * 2009-12-21 2013-08-28 上海华虹集成电路有限责任公司 Sd卡清除忙状态的方法及清除忙状态电路
US8406076B2 (en) * 2010-06-28 2013-03-26 Sandisk Technologies Inc. FRDY pull-up resistor activation
US9329990B2 (en) * 2013-01-11 2016-05-03 Micron Technology, Inc. Host controlled enablement of automatic background operations in a memory device
KR20150075886A (ko) 2013-12-26 2015-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102285462B1 (ko) 2014-03-26 2021-08-05 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
US20180239532A1 (en) 2017-02-23 2018-08-23 Western Digital Technologies, Inc. Techniques for performing a non-blocking control sync operation
KR20190120966A (ko) * 2018-04-17 2019-10-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10437983B1 (en) * 2018-05-11 2019-10-08 Cigent Technology, Inc. Method and system for improved data control and access
US11152054B2 (en) * 2019-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for performing background operations in memory using sensing circuitry
US11899577B2 (en) * 2020-11-24 2024-02-13 Micron Technology, Inc. Selective garbage collection
US11816349B2 (en) 2021-11-03 2023-11-14 Western Digital Technologies, Inc. Reduce command latency using block pre-erase

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420440A (zh) * 2001-11-16 2003-05-28 三星电子株式会社 快闪存储器管理方法
WO2005066770A2 (en) * 2003-12-30 2005-07-21 Sandisk Corporation Data run programming

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341330A (en) 1992-10-30 1994-08-23 Intel Corporation Method for writing to a flash memory array during erase suspend intervals
US20010052062A1 (en) * 1994-03-01 2001-12-13 G. Jack Lipovski Parallel computer within dynamic random access memory
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
US5822584A (en) * 1995-10-13 1998-10-13 Compaq Computer Corporation User selectable priority for disk array background operations
US5867641A (en) 1995-10-27 1999-02-02 Scm Microsystems (U.S.) Inc. Flash translation layer cleanup system and method
US6279069B1 (en) 1996-12-26 2001-08-21 Intel Corporation Interface for flash EEPROM memory arrays
US6643731B2 (en) 1999-12-31 2003-11-04 Texas Instruments Incorporated Low cost memory management that resists power interruption
US6851026B1 (en) 2000-07-28 2005-02-01 Micron Technology, Inc. Synchronous flash memory with concurrent write and read operation
JP2002133878A (ja) 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
KR100365725B1 (ko) 2000-12-27 2002-12-26 한국전자통신연구원 플래시 메모리를 이용한 파일 시스템에서 등급별 지움정책 및 오류 복구 방법
US6760805B2 (en) 2001-09-05 2004-07-06 M-Systems Flash Disk Pioneers Ltd. Flash management system for large page size
US6977847B2 (en) 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices
JP2003223792A (ja) 2002-01-25 2003-08-08 Hitachi Ltd 不揮発性メモリ及びメモリカード
US6901499B2 (en) 2002-02-27 2005-05-31 Microsoft Corp. System and method for tracking data stored in a flash memory device
US6621746B1 (en) 2002-02-27 2003-09-16 Microsoft Corporation Monitoring entropic conditions of a flash memory device as an indicator for invoking erasure operations
US6895464B2 (en) 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows
US6975538B2 (en) 2003-10-08 2005-12-13 Micron Technology, Inc. Memory block erasing in a flash memory device
US8082382B2 (en) 2004-06-04 2011-12-20 Micron Technology, Inc. Memory device with user configurable density/performance
US7535759B2 (en) 2004-06-04 2009-05-19 Micron Technology, Inc. Memory system with user configurable density/performance option
US20060184719A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct data file storage implementation techniques in flash memories
US7877539B2 (en) * 2005-02-16 2011-01-25 Sandisk Corporation Direct data file storage in flash memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420440A (zh) * 2001-11-16 2003-05-28 三星电子株式会社 快闪存储器管理方法
WO2005066770A2 (en) * 2003-12-30 2005-07-21 Sandisk Corporation Data run programming

Also Published As

Publication number Publication date
WO2007139901B1 (en) 2008-05-22
CN101479806A (zh) 2009-07-08
WO2007139901A3 (en) 2008-03-20
US20070274134A1 (en) 2007-11-29
WO2007139901A2 (en) 2007-12-06
KR20090025256A (ko) 2009-03-10
DE602007010129D1 (de) 2010-12-09
EP2022059B1 (en) 2010-10-27
EP2022059A2 (en) 2009-02-11
US7564721B2 (en) 2009-07-21
US7742344B2 (en) 2010-06-22
ATE486351T1 (de) 2010-11-15
KR101060799B1 (ko) 2011-08-30
US20090257284A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
CN101479806B (zh) 用于使用后台擦除改善存储性能的方法及设备
US6529416B2 (en) Parallel erase operations in memory systems
US8144515B2 (en) Interleaved flash storage system and method
US20110055457A1 (en) Method for giving program commands to flash memory, and controller and storage system using the same
KR20070110264A (ko) 메모리 시스템에서 데이터의 재배치
EP2356571B1 (en) Memory device and controlling method of the same
CN103635968A (zh) 包含存储器系统控制器的设备和相关方法
TW201517051A (zh) 具有揮發性及非揮發性記憶體之混合固態記憶體系統
CN103650054A (zh) 包含存储器系统控制器的设备和相关方法
CN103635969A (zh) 包含存储器系统控制器的设备和相关方法
CN103270500A (zh) 事务日志恢复
CN102063943A (zh) Nand闪存参数自动检测系统
CN108628543B (zh) 垃圾回收方法以及使用该方法的装置
KR101081948B1 (ko) 불휘발성 메모리 장치 및 그것의 데이터 저장 방법
CN109726140A (zh) 非易失性存储器件及其操作方法以及存储设备
EP1712984A1 (en) Method and system for accessing logical data blocks in a storage system that includes multiple memories which are connected to at least one common bus
US8166228B2 (en) Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods
JP2009003995A (ja) 半導体記憶装置
US20250036293A1 (en) Optimized power up in storage memory devices
JP2007280140A (ja) 半導体記憶装置および信号処理システム
US10387076B2 (en) Methods for scheduling data-programming tasks and apparatuses using the same
CN119007785A (zh) 一种数据访问方法、系统和存储设备
JP2009003570A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LANGLUOKE RESEARCH + DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: MICRON TECHNOLOGY, INC.

Effective date: 20120920

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120920

Address after: American New York

Patentee after: Micron Technology Inc

Address before: Idaho

Patentee before: Micron Technology, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20160523

CF01 Termination of patent right due to non-payment of annual fee