[go: up one dir, main page]

CN101404554A - 串行数据信号调整方法及装置 - Google Patents

串行数据信号调整方法及装置 Download PDF

Info

Publication number
CN101404554A
CN101404554A CNA2008100954372A CN200810095437A CN101404554A CN 101404554 A CN101404554 A CN 101404554A CN A2008100954372 A CNA2008100954372 A CN A2008100954372A CN 200810095437 A CN200810095437 A CN 200810095437A CN 101404554 A CN101404554 A CN 101404554A
Authority
CN
China
Prior art keywords
bits
serial data
data signal
group
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100954372A
Other languages
English (en)
Other versions
CN101404554B (zh
Inventor
王惠民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101404554A publication Critical patent/CN101404554A/zh
Application granted granted Critical
Publication of CN101404554B publication Critical patent/CN101404554B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种串行数据信号调整方法，串行数据信号包括多组位。此方法包括，首先，对串行数据信号的一组位进行过采样以产生一第一组过采样位。接着，对第一组过采样位的两两相邻位进行比较以产生一组边沿位。然后，依据此组边沿位以决定一延迟操作。之后，依据延迟操作对串行数据信号的接下来的一些组位进行位移的动作。

Description

串行数据信号调整方法及装置
技术领域
本发明涉及一种串行数据信号调整方法及装置，且特别涉及一种调整偏斜(skew)的串行数据信号调整方法及装置。
背景技术
串行数据信号在传输时，常因各种原因，例如为负载的不同或是传输路径的改变，而产生延迟，使得原本应该同步的串行数据信号与时钟信号的间产生一相位差，此现象称为偏斜。当串行数据信号与时钟信号的间产生偏斜时，长时间下来会导致串行数据信号的传输产生错误，因此提高串行数据信号在数据传输时的偏斜容限度(skew tolerance)为一重要的课题。
发明内容
本发明涉及一种串行数据信号调整方法及装置，利用串行数据信号调整装置，调整串行数据信号与时钟信号间的偏斜，使得串行数据信号能够正确地被传送。
根据本发明的第一方面，提出一种串行数据信号调整方法，串行数据信号包括多组位。此方法包括，首先，对串行数据信号的一组位进行过采样以产生一第一组过采样位。接着，对第一组过采样位的两两相邻位进行比较以产生一组边沿位。然后，依据此组边沿位以决定一延迟操作。之后，依据延迟操作对串行数据信号的接下来的一些组位进行位移的动作。
根据本发明的第二方面，提出一种串行数据信号调整装置，包括过采样器、边沿提取器、边沿计数器、延迟控制器以及数字控制延迟器。过采样器接收一串行数据信号以产生一组过采样位。边沿提取器对两两相邻的过采样位进行比较以产生一组边沿位。边沿计数器计数这些边沿位。延迟控制器耦接至边沿计数器以决定串行数据信号的后续组位的一延迟相位。数字控制延迟器依据延迟相位对后续组位进行位移的动作。
为让本发明的上述内容能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：
附图说明
图1绘示依照本发明优选实施例的串行数据信号调整装置的方块图。
图2绘示依照本发明优选实施例的串行数据信号调整方法的流程图。
【主要元件符号说明】
100：串行数据信号调整装置
101：第一放大器
102：第二放大器
105：相位延迟锁定回路
110：过采样器
120：边沿提取器
130：边沿计数器
140：延迟控制器
150：数字控制延迟器
160：数据锁存器
具体实施方式
本发明提出一种串行数据信号调整方法及装置，利用串行数据信号调整装置，调整串行数据信号与时钟信号间的偏斜，使得串行数据信号能够正确地被传送。
请参照图1，其绘示乃依照本发明优选实施例的串行数据信号调整装置的方块图。串行数据信号调整装置100包括第一放大器101、第二放大器102、相位延迟锁定回路105、过采样器110、边沿提取器120、边沿计数器130、延迟控制器140、数字控制延迟器150以及数据锁存器160。第一放大器101用以放大一原始时钟信号CLK。第二放大器102用以放大一串行数据信号DATA，串行数据信号DATA可能包括多组位。
相位延迟锁定回路105对原始时钟信号CLK分别延迟多个相位以得到一组延迟时钟信号，此组延迟时钟信号包括多个子组延迟时钟信号。在串行数据信号调整装置100中，过采样器110接收放大后的串行数据信号DATA，并依据此组延迟时钟信号对串行数据信号DATA的一组位进行过采样的动作以产生一组过采样位，每一个延迟时钟信号对应一过采样位。过采样器110例如对串行数据信号DATA的一组位进行3倍过采样的动作，然不限于此，可以为其他倍数的过采样动作。接下来举过采样位为”011100011100011000111000”为例做说明。
边沿提取器120对此组过采样位中，两两相邻的过采样位进行比较以产生一组边沿位。边沿提取器120所进行的比较动作例如为一异或(XOR)的操作，如此一来，边沿提取器120所得到的此组边沿位为“010010010010010100100100”，此组边沿位实际上包括多个子组边沿位。相对应于过采样器110所进行的3倍过采样，每一子组边沿位包括3个边沿位。此多个子组边沿位实际上分别为“010”、“010”、“010”、“010”、“010”、“100”、“100”及“100”。
边沿计数器130计数多个子组边沿位中为”1”个数，并比较这些子组边沿位为”1”的个数以得到一基准位，并依据此基准位输出一参数至延迟控制器140。延迟控制器140耦接至边沿计数器130，依据该参数以决定串行数据信号DATA的后续组位的一延迟相位。其中，基准位为多个子组边沿位中为”1”的个数最多的位。每一个子组边沿位实质上包括左位、中间位及右位。
依据前述的多个子组边沿位，其中有5个子组边沿位的中间位为”1”，有3个子组边沿位的左位为”1”。因此，基准位即为中间位，即代表串行数据信号DATA与原始时钟信号CLK间的偏斜尚在可容忍范围内，延迟控制器140依据参数以维持延迟相位。而若基准位的幂次较中间位的幂次高时，亦即基准位为左位，则代表串行数据信号DATA的传输速度过快，延迟控制器140依据参数以增加延迟相位。若基准位的幂次较中间位的幂次低时，亦即基准位为右位，则代表串行数据信号DATA的传输速度略慢，延迟控制器140依据参数以减少延迟相位。如此一来，即可以调整串行数据信号DATA与原始时钟信号CLK间的偏斜。
数字控制延迟器150依据从延迟控制器140所接收的延迟相位对串行数据信号DATA的后续组位进行位移的动作。数据锁存器160依据相位延迟锁定回路105所得到的多个子组延迟时钟信号的中间延迟时钟信号的下一延迟时钟信号，撷取串行数据信号DATA位移后，过采样器110所得到的下一组过采样位为一组并行位，并输出此组并行位至其他电子装置，例如为数据驱动器。在本实施例中，过采样位“011100011100011000111000”的第3、6、9、12、15、18、21及24位被撷取而得到并行位“10101010”。
本发明亦公开一种串行数据信号调整方法，此串行数据信号包括多组位。请参照图2，其绘示乃依照本发明优选实施例的串行数据信号调整方法的流程图。首先，在步骤210中，对一原始时钟信号分别延迟多个相位以得到一组延迟时钟信号，此组延迟时钟信号包括多个子组延迟时钟信号。然后，在步骤220中，依据此组延迟时钟信号对串行数据信号的一组位进行过采样的动作以产生一第一组过采样位，每一个延迟时钟信号对应一过采样位。
接着，在步骤230中，对第一组过采样位的两两相邻位进行比较以产生一组边沿位，此比较例如为一异或的动作。再来，在步骤240中，依据此组边沿位控制一延迟相位的大小以决定一延迟操作。接着，在步骤250中，依据延迟操作对串行数据信号的接下来的一些组位进行位移的动作。然后，在步骤260中，依据多个子组延迟时钟信号的中间延迟时钟信号的下一延迟时钟信号，撷取位移后的下一组过采样位为一组并行位。之后，在步骤270中，输出此组并行位。上述的串行数据信号调整方法，其详细原理已叙述于前述的串行数据信号调整装置100中，故在此不再重述。
本发明上述实施例所公开的串行数据信号调整方法及装置，利用相位延迟锁定回路及过采样器对串行数据信号进行过采样的动作，然后比较两两相邻的过采样位，并据以控制一延迟相位的大小以决定一延迟操作，藉此调整串行数据信号与时钟信号间的偏斜，使得串行数据信号能够正确地被传送。
综上所述，虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明之精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求书所界定者为准。

Claims (19)

1.一种串行数据信号调整方法，该串行数据信号包括多个组位，该方法包括：
对该串行数据信号的一组位进行过采样以产生一第一组过采样位；
对该第一组过采样位的两两相邻位进行比较以产生一组边沿位；
依据该组边沿位以决定一延迟操作；以及
依据该延迟操作对该串行数据信号的接下来的一些组位进行位移的动作。
2.如权利要求1所述的串行数据信号调整方法，其中对该第一组过采样位的两两相邻位进行异或的动作以产生该组边沿位。
3.如权利要求1所述的串行数据信号调整方法，其中，该组边沿位包括多个子组边沿位，该决定该延迟操作的步骤包括；
分别计数所述子组边沿位中为“1”的个数；
比较所述子组边沿位为“1”的个数以得到一基准位，该基准位为所述子组边沿位中为“1”的个数最多的位；以及
依据该基准位控制一延迟相位的大小以决定该延迟操作。
4.如权利要求3所述的串行数据信号调整方法，还包括：
当该基准位为中间位时，维持该延迟相位；
当该基准位的幂次较中间位的幂次高时，增加该延迟相位；以及
当该基准位的幂次较中间位的幂次低时，减少该延迟相位。
5.如权利要求1所述的串行数据信号调整方法，还包括：
对一原始时钟信号分别延迟多个相位以得到一组延迟时钟信号，该组延迟时钟信号包括多个子组延迟时钟信号；以及
依据该组延迟时钟信号对该组位进行奇数倍过采样的动作以产生该第一组过采样位，每一个延迟时钟信号对应一过采样位。
6.如权利要求5所述的串行数据信号调整方法，还包括：
依据所述子组延迟时钟信号的中间延迟时钟信号的下一延迟时钟信号，撷取位移后的下一组过采样位为一组并行位；以及
输出该组并行位。
7.一种串行数据信号调整装置，包括：
一过采样器，用以接收一串行数据信号以产生一组过采样位；
一边沿提取器，对两两相邻的过采样位进行比较以产生一组边沿位；
一边沿计数器，计数所述边沿位；
一延迟控制器，耦接至该边沿计数器以决定该串行数据信号的后续组位的一延迟相位；以及
一数字控制延迟器，依据该延迟相位对所述后续组位进行位移的动作。
8.如权利要求7所述的串行数据信号调整装置，其中该串行数据信号包括多个组位，该过采样器对一组位进行奇数倍过采样的动作以产生该组过采样位。
9.如权利要求7所述的串行数据信号调整装置，其中该边沿提取器对两两相邻的过采样位进行异或的动作以产生该组边沿位，该组边沿位包括多个子组边沿位。
10.如权利要求9所述的串行数据信号调整装置，其中该边沿计数器计数所述子组边沿位中为“1”个数，并比较所述子组边沿位为“1”的个数以得到一基准位，依据该基准位输出一参数，该延迟控制器依据该参数决定该延迟相位。
11.如权利要求10所述的串行数据信号调整装置，其中，该基准位为所述子组边沿位中为“1”的个数最多的位。
12.如权利要求11所述的串行数据信号调整装置，其中，当该基准位为中间位时，该延迟控制器依据该参数以维持该延迟相位。
13.如权利要求11所述的串行数据信号调整装置，其中，当该基准位的幂次较中间位的幂次高时，该延迟控制器依据该参数以增加该延迟相位。
14.如权利要求11所述的串行数据信号调整装置，其中，当该基准位的幂次较中间位的幂次低时，该延迟控制器依据该参数以减少该延迟相位。
15.如权利要求7所述的串行数据信号调整装置，还包括：
一相位延迟锁定回路，对一原始时钟信号分别延迟多个相位以得到一组延迟时钟信号，该组延迟时钟信号包括多个子组延迟时钟信号。
16.如权利要求15所述的串行数据信号调整装置，其中该过采样器依据该组延迟时钟信号对该串行数据信号进行过采样的动作以产生该组过采样位，每一个延迟时钟信号对应一过采样位。
17.如权利要求16所述的串行数据信号调整装置，还包括：
一数据锁存器，依据所述子组延迟时钟信号的中间延迟时钟信号的下一延迟时钟信号，撷取位移后的下一组过采样位为一组并行位，并输出该组并行位。
18.如权利要求15所述的串行数据信号调整装置，还包括：
一第一放大器，用以放大该原始时钟信号。
19.如权利要求7所述的串行数据信号调整装置，还包括：
一第二放大器，用以放大该串行数据信号。
CN2008100954372A 2007-10-04 2008-04-23 串行数据信号调整方法及装置 Expired - Fee Related CN101404554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/905,797 2007-10-04
US11/905,797 US7991097B2 (en) 2007-10-04 2007-10-04 Method and apparatus for adjusting serial data signal

Publications (2)

Publication Number Publication Date
CN101404554A true CN101404554A (zh) 2009-04-08
CN101404554B CN101404554B (zh) 2012-12-26

Family

ID=40523234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100954372A Expired - Fee Related CN101404554B (zh) 2007-10-04 2008-04-23 串行数据信号调整方法及装置

Country Status (3)

Country Link
US (1) US7991097B2 (zh)
CN (1) CN101404554B (zh)
TW (1) TWI366788B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447554A (zh) * 2011-11-02 2012-05-09 中兴通讯股份有限公司 过采样并行数据恢复方法和装置
CN112260814A (zh) * 2020-12-18 2021-01-22 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
WO2023125653A1 (zh) * 2021-12-29 2023-07-06 国民技术股份有限公司 用于低压i2c通讯的校准装置、系统和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554037B (zh) * 2015-04-16 2016-10-11 群聯電子股份有限公司 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775345B1 (en) * 1999-12-30 2004-08-10 Intel Corporation Delay locked loop based data recovery circuit for data communication
KR100413765B1 (ko) * 2001-08-27 2003-12-31 삼성전자주식회사 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로
WO2003065669A1 (en) * 2002-01-25 2003-08-07 Media Reality Technologies, Inc. Dynamic phase tracking using edge detection
GB2385753B (en) * 2002-02-22 2005-04-06 Zarlink Semiconductor Ltd A data processing circuit
US7113560B1 (en) * 2002-09-24 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Serial link scheme based on delay lock loop
US7409031B1 (en) * 2002-10-04 2008-08-05 Silicon Image, Inc. Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
US20040117691A1 (en) * 2002-12-13 2004-06-17 George Fang Method and related device for reliably receiving a digital signal
US7415089B2 (en) * 2004-03-16 2008-08-19 Industrial Technology Research Institute High-speed serial link clock and data recovery
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447554A (zh) * 2011-11-02 2012-05-09 中兴通讯股份有限公司 过采样并行数据恢复方法和装置
CN102447554B (zh) * 2011-11-02 2018-01-19 中兴通讯股份有限公司 过采样并行数据恢复方法和装置
CN112260814A (zh) * 2020-12-18 2021-01-22 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
CN112260814B (zh) * 2020-12-18 2021-03-30 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
WO2023125653A1 (zh) * 2021-12-29 2023-07-06 国民技术股份有限公司 用于低压i2c通讯的校准装置、系统和方法

Also Published As

Publication number Publication date
TW200917117A (en) 2009-04-16
TWI366788B (en) 2012-06-21
US7991097B2 (en) 2011-08-02
US20090092211A1 (en) 2009-04-09
CN101404554B (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
TWI769274B (zh) 配置為調整時脈訊號間偏移之電子電路
CN103258561B (zh) 半导体装置的数据输出定时控制电路
TWI741027B (zh) 半導體裝置
JP5463976B2 (ja) 受信回路及びサンプリングクロック制御方法
TW201217956A (en) Methods and apparatus for low power out-of-band communications
JP2010510718A (ja) 遅延線の較正
KR20100135552A (ko) 입력 클락과 출력 클락의 듀티를 보정하는 지연 동기 루프
CN111512369A (zh) 多通道数据接收器的时钟数据恢复
US20170214398A1 (en) Skew Adjustment Circuit, Semiconductor Device, and Skew Calibration Method
CN101404554A (zh) 串行数据信号调整方法及装置
US7590176B2 (en) Partial response transmission system and equalizing circuit thereof
JP5364518B2 (ja) 信号処理回路
JP4764814B2 (ja) 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
US7629816B1 (en) Method and apparatus for pre-clocking
JP6421515B2 (ja) 信号再生回路および信号再生方法
US9467278B2 (en) Methods and apparatus for trimming of CDR clock buffer using phase shift of transmit data
JP2016076814A (ja) 送信回路、集積回路及びパラレルシリアル変換方法
CN103546403A (zh) 时钟数据回复电路及方法
JP7169781B2 (ja) 信号処理装置および方法
JP4477372B2 (ja) 信号処理回路
US8516291B2 (en) Information processing apparatus, data reception device and method of controlling the information processing apparatus
JP4753800B2 (ja) Ｃｄｒ回路
JP2014003375A (ja) データ受信回路
JP6500584B2 (ja) デジタルフィルタ回路、受信回路、及び半導体集積回路
TW200423532A (en) Techniques to monitor signal quality

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20210423