CN101364020A - 显示面板及其像素结构 - Google Patents

Abstract

提供一种显示面板及其像素结构，所述显示面板的三栅型像素结构包括三次像素区、三栅极线、一数据线、三薄膜晶体管、三像素电极，以及一共通线。栅极线是沿第一方向排列，数据线是沿第二方向排列。薄膜晶体管是分别设置于各次像素区内，其中各栅极是分别与对应的栅极线电连接，且各源极均是与数据线电连接。像素电极是分别设置于各次像素区内，且分别与对应的漏极电连接。共通线越过栅极线并与栅极线部分重迭，且共通线分别与三像素电极部分重迭构成三储存电容。

Description

显示面板及其像素结构

技术领域

本发明是关于一种显示面板及其像素结构，尤指一种具有高开口率的液晶显示面板及其三栅型像素结构。

背景技术

显示面板的像素结构是根据驱动模式的不同，主要可区分为单栅型(single-gate)像素结构与三栅型(tri-gate)像素结构两种。在相同的解析度下，相较于具有单栅型像素结构的显示面板，具有三栅型像素结构的显示面板的栅极线数目增加为三倍，而数据线数目则缩减为三分之一，因此具有三栅型像素结构的显示面板使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极驱动芯片的成本与耗电量均较源极驱动芯片低，因此采用三栅型像素结构设计将可降低成本及耗电量。

尽管具有低成本与低耗电的优点，已知三栅型像素结构仍受限于储存电容设计不易，以及开口率偏低的问题，而待进一步的改善。

发明内容

本发明的目的之一在于提供一种显示面板的像素结构，以提升开口率。

为达上述目的，本发明提供一种三栅型像素结构。上述三栅型像素结构是形成于一基板上，基板包括三次像素区，三栅型像素结构包括三栅极线、一数据线、三薄膜晶体管、三像素电极，以及一共通线。栅极线是设置于基板上并沿第一方向排列。数据线是设置于基板上并沿第二方向排列。薄膜晶体管是分别设置于各次像素区内，且各薄膜晶体管包括栅极、源极与漏极，其中各栅极是分别与对应的栅极线电连接，且各源极均是与数据线电连接。像素电极是分别设置于各次像素区内，且分别与对应的漏极电连接。共通线是设置于基板上并越过栅极线而与栅极线部分重迭，且共通线分别与像素电极部分重迭构成三储存电容。

为达上述目的，本发明提供一种液晶显示面板，其包括一第一基板、一第二基板与第一基板对向设置，以及一液晶层设置于第一基板与第二基板之间。第一基板包括多个像素区，各像素区包括三次像素区，且各像素区具有一像素结构。像素结构包括三栅极线、一数据线、三薄膜晶体管、三像素电极，以及一共通线。栅极线是设置于第一基板上并沿第一方向排列。数据线是设置于第一基板上并沿第二方向排列。薄膜晶体管是分别设置于各次像素区内，各薄膜晶体管包括栅极、源极与漏极，其中各栅极是分别与对应的栅极线电连接，而各源极均是与数据线电连接。像素电极是分别设置于各次像素区内，分别与对应的漏极电连接。共通线是设置于第一基板上并越过栅极线而与栅极线部分重迭，且共通线分别与像素电极部分重迭构成三储存电容。

为达上述目的，本发明提供一种显示面板的像素结构。上述像素结构是形成于基板上，基板包括多个次像素区，且像素结构包括一栅极线、一数据线、一薄膜晶体管、一像素电极，以及一共通线。栅极线是设置于基板上并沿第一方向排列。数据线是设置于基板上并沿第二方向排列。薄膜晶体管是设置于次像素区内，且薄膜晶体管包括栅极、源极与漏极，其中栅极是与栅极线电连接，而源极是与数据线电连接。像素电极是设置于次像素区内，并与漏极电连接。共通线是设置于基板上并与栅极线部分重迭，且共通线与像素电极部分重迭构成一储存电容。

本发明的显示面板的像素结构的共通线的设置方向可与栅极线的设置方向不同，且共通线跨越栅极线，特别是对于三栅型像素结构而言，此设计可使共通线沿次像素区的短轴方向贯穿次像素区，而避免共通线沿长轴方向贯穿次像素区，故可有效提升开口率。

附图说明

图1为本发明一较佳实施例具有三栅型像素结构的显示面板的示意图。

图2绘示了本发明的三栅型像素结构的电路图。

图3与图4为本发明一较佳实施例的显示面板的像素结构的俯视图与剖面示意图。

图5为本发明另一较佳实施例的显示面板的像素结构的剖面示意图。

图6与图7为本发明另两较佳实施例的显示面板的像素结构的示意图。

附图标号

10     具有三栅型像素结构的显示面板     12     栅极驱动芯片模块

14     源极驱动芯片模块                 20     三栅型像素结构

20R    红色次像素区                     20G    绿色次像素区

20B    蓝色次像素区                     22A    像素电极

22B    像素电极                         22C    像素电极

30     液晶显示面板                     32     第一基板

34     第二基板                         36     液晶层

38     像素区                           38S    次像素区

40     栅极线                           42     数据线

44     薄膜晶体管                       44G    栅极

44S    源极                             44D    漏极

46     像素电极                         48     共通线

481    第一共通线段                     482     第二共通延伸部

483    开口图案

具体实施方式

为使熟习本发明所属技术领域的技术人员能更进一步了解本发明，下文特列举本发明的多个较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。

请参考图1。图1为本发明一较佳实施例具有三栅型像素结构的显示面板的示意图。如图1所示，以解析度n*m为例，具有三栅型像素结构的显示面板10具有m*3条栅极线(G₁，G₂，...，G_3m)，以及n条数据线(D₁，D₂，...，D_n)，且栅极线与数据线定义出3*m*n个次像素区(R、G、B)，其中栅极线(G₁，G₂，...，G_3m)是电连接至栅极驱动芯片模块12，而数据线(D₁，D₂，...，D_n)是电连接至源极驱动芯片模块14。

在相同解析度(n*m)的情况下，本发明具有三栅型像素结构的显示面板10的栅极线与数据线的数目分别为3m条与n条，而具有单栅型像素结构的显示面板的栅极线与数据线数目为m条与3n条，因此相较于单栅型像素结构，三栅型像素结构设计使用较多栅极驱动芯片与较少的源极驱动芯片，故可降低成本及耗电量。

请参考图2。图2绘示了本发明的三栅型像素结构的电路图。如图2所示，三栅型像素结构20包括三次像素区(分别为红色次像素区20R、绿色次像素区20G与蓝色次像素区20B)、三薄膜晶体管T₁、T₂、T₃分别设置于红色次像素区20R、绿色次像素区20G与蓝色次像素区20B内，以及三像素电极22A、22B、22C分别设置于红色次像素区20R、绿色次像素区20G与蓝色次像素区20B内。薄膜晶体管T₁、T₂、T₃的栅极分别与对应的栅极线G₁、G₂、G₃电连接，薄膜晶体管T₁、T₂、T₃的源极则均与数据线D₁电连接，而各薄膜晶体管T₁、T₂、T₃的漏极则分别与像素电极22A、22B、22C电连接。藉由上述配置，三栅型像素结构20的红色次像素区20R、绿色次像素区20G与蓝色次像素区20B是分别受栅极线G₁、G₂、G₃的控制，而接收同一数据线D₁于不同时间点所传送的讯号以分别于红色次像素区20R、绿色次像素区20G与蓝色次像素区20B显示不同灰度级。另外，栅极线G₁、G₂、G₃是沿第一方向排列，数据线是沿第二方向排列，而共通线C1则越过栅极线G₁、G₂、G₃并与栅极线G₁、G₂、G₃部分重迭，且共通线C1分别与像素电极22A、22B、22C部分重迭构成三储存电容。

请参考图3与图4。图3与图4为本发明一较佳实施例的显示面板的像素结构的示意图，其中图3为像素结构的俯视图，图4为图3所示的像素结构沿剖线A-A’与B-B’的剖面示意图，且为了清楚说明本发明的特色，图3未绘示液晶层及第二基板。在以下各实施例中，是以具有三栅型像素结构的液晶显示面板为例说明本发明，但本发明的显示面板的像素结构并不以此为限。如图3与图4所示，本实施例的液晶显示面板30，包括第一基板(也称为例如阵列基板或薄膜晶体管基板)32、第二基板(也称为例如彩色滤光片基板)34与第一基板32对向设置，以及液晶层36设置于第一基板32与第二基板34之间。第一基板32包括多个像素区38，各像素区38包括三次像素区38S(例如红色次像素区、绿色次像素区与蓝色次像素区)，各次像素区38S是为一长方形区域，且长方形区域的长轴是沿第一方向设置，而短轴方向则沿第二方向设置，其中第一方向与第二方向大体上互相垂直。各像素区38具有一像素结构，且像素结构包括三栅极线40、一数据线42、三薄膜晶体管44、三像素电极46，以及一共通线48，其中栅极线40是设置于第一基板32上并沿第一方向排列，数据线42则是设置于第一基板32上并沿第二方向排列；薄膜晶体管44是分别设置于各次像素区38S内，且各薄膜晶体管44包括栅极44G、源极44S与漏极44D，各栅极44G是与对应的栅极线40电连接，各源极44S均是与数据线42电连接，而各漏极44D则分别与设置于各次像素区38S内的像素电极46电连接。共通线48是设置于第一基板32上并越过栅极线40且与栅极线40部分重迭，藉此共通线48分别与像素电极46部分重迭而构成三储存电容Cst。

本发明的共通线48与栅极线40是由不同层导电图案所构，因此共通线48可与栅极线40沿不同方向排列并跨越栅极线40，例如栅极线40是沿次像素区38S的长轴方向(第一方向)延伸，而共通线48是由次像素区38S的短轴方向(第二方向)贯穿次像素区38S，如此一来可缩减共通线48在显示区所占的面积比例，藉以减少遮光面积以提升开口率。举例而言，共通线48可与数据线42由同一层导电图案，如第二层金属图案所构成，但不以此为限，共通线48也可由另一层导电图案所构成。

在本实施例中，共通线48包括第一共通线段481与第二共通延伸部482，其中第一共通线段481沿第二方向设置并贯穿各次像素区38S，而第二共通延伸部482则连接于第一共通线段481并沿第一方向延伸，且于各次像素区38S内两条第一共通线段481与两条第二共通延伸部482连接成一封闭图案，大体上环绕次像素区38S的周围，另外共通线48的第二共通延伸部482与栅极线40部分重迭。共通线48的第二共通延伸部482与像素电极46部分重迭，且此重迭区域即构成储存电容Cst。此外，共通线48的第二共通延伸部482与栅极线40重迭部分也可选择性地包括开口图案483，例如条状开口(slitopening)，曝露出部分对应的栅极线40，藉此可降低共通线48与栅极线40之间的寄生电容。

在上述实施例中，像素电极46与共通线48两者部分重迭但像素电极46与栅极线40之间则并未重迭，然而本发明的显示面板的像素结构并不以此实施例为限，而具有其它不同的实施态样。请参考图5。图5为本发明另一较佳实施例的显示面板的像素结构的剖面示意图。如图5所示，与上述实施例不同之处在于本实施例的像素电极46、共通线48与栅极线40三者均部分重迭。更精确地说，在本实施例中，像素电极46进一步延伸至栅极线40上方而与栅极线40重迭，但像素电极46的边缘与栅极线40的边缘并不限定为如图5所示的切齐状态，且在此实施例中共通线48与栅极线40重迭部分并未设置有开口图案的设计。

请再参考图6与图7。图6与图7为本发明另两较佳实施例的显示面板的像素结构的示意图，其中为便于比较下述实施例与前述实施例的异同，图6与图7仅绘示出像素结构的俯视图，且相同元件使用相同的标号并不再对重迭部分赘述。如图6所示，在本实施例中，像素结构的共通线48包括第一共通线段481与第二共通延伸部482，其中第一共通线段481沿第二方向设置并贯穿各次像素区38S，而第二共通延伸部482则连接于第一共通线段481并沿第一方向延伸。不同于前述实施例，在各次像素区38S内，本实施例共通线48仅包括一条第一共通线段481与两条第二共通延伸部482，且第一共通线段481与第二共通延伸部482连接成一开放的马蹄形(hoof shaped)或U形图案，而非封闭图案。此外，共通线48的第二共通延伸部482与栅极线40重迭部分也可选择性地包括开口图案483，曝露出部分对应的栅极线40，藉此可降低共通线48与栅极线40之间的寄生电容。再者，像素电极46与共通线48两者部分重迭，但像素电极46与栅极线40之间则可视设计不同使其重迭或不重迭。

如图7所示，在本实施例中，像素结构的共通线48仅包括第一共通线段481，沿第二方向设置并贯穿各次像素区38S。第一共通线段481与像素电极46重迭而形成储存电容。另外，第一共通线段481的位置不限于由次像素区38S的边缘贯穿，而可视设计不同由次像素区38S的中央贯穿。

综上所述，本发明的显示面板的像素结构的共通线与栅极线是由不同层导电图案所构成，因此共通线的设置方向可与栅极线的设置方向不同，且共通线可跨越栅极线，特别是对于三栅型像素结构而言，此设计可使共通线沿次像素区的短轴方向贯穿次像素区，而避免共通线沿长轴方向贯穿次像素区，故可有效提升开口率。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种三栅型像素结构，其特征在于，所述三栅型像素结构是形成于一基板上，所述基板包括三次像素区，所述三栅型像素结构包括：

三栅极线，设置于所述基板上并沿一第一方向排列；

一数据线，设置于所述基板上并沿一第二方向排列；

三薄膜晶体管，分别设置于各所述次像素区内，各所述薄膜晶体管包括一栅极、一源极与一漏极，各所述薄膜晶体管的所述栅极是分别与对应的所述栅极线电连接，且各所述源极均是与所述数据线电连接；

三像素电极，分别设置于各所述次像素区内，分别与对应的所述漏极电连接；

以及

一共通线，设置于所述基板上并越过所述这些栅极线而与所述这些栅极线部分重迭，所述共通线分别与所述这些像素电极部分重迭构成三储存电容。

2.如权利要求1所述的三栅型像素结构，其特征在于，各所述像素电极与各所述栅极线部分重迭。

3.如权利要求1所述的三栅型像素结构，其特征在于，所述共通线包括一第一共通线段，沿所述第二方向设置。

4.如权利要求3所述的三栅型像素结构，其特征在于，所述共通线包括多条第二共通延伸部，连接于所述第一共通线段并沿所述第一方向延伸，且各所述第二共通延伸部与各所述栅极线部分重迭。

5.如权利要求4所述的三栅型像素结构，其特征在于，各所述第二共通延伸部包括一开口图案，曝露出部分对应的各所述栅极线。

6.如权利要求1所述的三栅型像素结构，其特征在于，所述共通线与所述这些栅极线是由不同层导电图案所构成。

7.如权利要求1所述的三栅型像素结构，其特征在于，所述共通线与所述数据线是由同一层导电图案所构成。

8.如权利要求1所述的三栅型像素结构，其特征在于，各所述次像素区是为一长方形区域，且所述长方形区域的长轴是沿所述第一方向设置。

9.一种液晶显示面板，其特征在于，所述液晶显示面板包括：

一第一基板，包括多个像素区，各所述像素区包括三次像素区，且各所述像素区具有一像素结构，所述像素结构包括：

三栅极线，设置于所述第一基板上并沿一第一方向排列；

一数据线，设置于所述第一基板上并沿一第二方向排列；

三薄膜晶体管，分别设置于各所述次像素区内，各所述薄膜晶体管包括一栅极、一源极与一漏极，各所述薄膜晶体管的所述栅极是分别与对应的所述栅极线电连接，各所述源极均是与所述数据线电连接；

三像素电极，分别设置于各所述次像素区内，分别与对应的所述漏极电连接；以及

一共通线，设置于所述第一基板上并越过所述这些栅极线且与所述这些栅极线部分重迭，所述共通线分别与所述这些像素电极部分重迭构成三储存电容；

一第二基板，与所述第一基板对向设置；以及

一液晶层，设置于所述第一基板与所述第二基板之间。

10.一种显示面板的像素结构，其特征在于，所述显示面板的像素结构是形成于一基板上，所述基板包括多个次像素区，所述像素结构包括：

一栅极线，设置于所述基板上并沿一第一方向排列；

一数据线，设置于所述基板上并沿一第二方向排列；

一薄膜晶体管，设置于所述次像素区内，所述薄膜晶体管包括一栅极、一源极与一漏极，所述薄膜晶体管的所述栅极与所述栅极线电连接，所述薄膜晶体管的所述源极与所述数据线电连接；

一像素电极，设置于所述次像素区内，并与所述薄膜晶体管的所述漏极电连接；以及

一共通线，设置于所述基板上并与所述栅极线部分重迭，且所述共通线与所述像素电极部分重迭构成一储存电容。

11.如权利要求10所述的显示面板的像素结构，其特征在于，所述像素电极与所述栅极线部分重迭。

12.如权利要求10所述的显示面板的像素结构，其特征在于，所述共通线包括一第一共通线段，沿所述第二方向设置。

13.如权利要求12所述的显示面板的像素结构，其特征在于，所述共通线包括至少一第二共通延伸部，连接于所述第一共通线段并沿所述第一方向设置，且所述第二共通延伸部与所述栅极线部分重迭。

14.如权利要求13所述的显示面板的像素结构，其特征在于，所述第二共通延伸部包括一开口图案，曝露出部分所述栅极线。

15.如权利要求10所述的显示面板的像素结构，其特征在于，所述共通线与所述栅极线是由不同层导电图案所构成。

16.如权利要求10所述的显示面板的像素结构，其特征在于，所述共通线与所述数据线是由同一层导电图案所构成。

Images