CN101350611B

CN101350611B - 振荡器电路

Info

Publication number: CN101350611B
Application number: CN2008101443694A
Authority: CN
Inventors: 游岳华; 陈怡然; 李宇轩
Original assignee: AU Optronics Corp
Current assignee: AUO Corp
Priority date: 2008-07-29
Filing date: 2008-07-29
Publication date: 2010-06-09
Anticipated expiration: 2028-07-29
Also published as: CN101350611A

Abstract

一种振荡器电路，包含：一交跨晶体管对电路、一主动负载电路、一电流源、一差动晶体管对电路、一第一源极随耦电路以及一第二源极随耦电路。交跨晶体管对电路包含栅极、漏极互相连接，且各具有一第一输出及第二输出的一第一及一第二晶体管，第一及第二输出间具有一输出电压；主动负载电路连接至第一及第二晶体管的漏极；电流源连接至一接地端，电流源更耦接至一固定电压，以提供一电流；差动晶体管对电路包含一第一及一第二差动输入，用以连接第一及第二晶体管的源极及电流源；第一源极随耦电路连接于第一输出及第一差动输入；以及第二源极随耦电路连接于第二输出及第二差动输入，其中第一源极随耦电路及第二源极随耦电路分别包含一负载晶体管以接收一调变电压，改变振荡器电路的一延迟时间。

Description

振荡器电路

【技术领域】

本发明是有关于一种振荡器电路，且特别是有关于一种通过一调变电压，改变一延迟时间的振荡器电路。

【背景技术】

振荡器电路是一种应用范围极广的电路。举例来说，现今广泛地应用在如悠游卡、门禁芯片卡上的无线射频辨识系统(Radio frequency identification；RFID)中的应答(Transponder)模块，即须要振荡器电路以进行感应。最基本的振荡器电路是由感容组件所组成，但是电感在实作上，因为所占的面积大，对于愈来愈小的集成电路尺寸来说，无疑地将造成负面的效应。

环形(Ring-type)振荡器的使用，使面积较感容组件组成的振荡器缩减许多。但是振荡器起振的条件除回路相位偏移须为一360度的整数倍外，更须使回路增益大于1。因此，在为了使增益大于1的情况下，振荡器电路的操作频率范围即受到了限制而无法做大幅度的变动。

因此，如何设计一个新的振荡器电路，能够在维持增益下，能够使操作频率的范围增加，乃为此一业界亟待解决的问题。

【发明内容】

因此本发明的目的就是在提供一种振荡器电路，包含：一交跨晶体管对电路、一主动负载电路、一电流源、一差动晶体管对电路、一第一源极随耦电路以及一第二源极随耦电路。交跨晶体管对电路包含一第一晶体管及一第二晶体管，第一晶体管的漏极连接至第二晶体管的栅极及一第一输出，第一晶体管的栅极连接至第二晶体管的漏极及一第二输出，第一输出及第二输出间具有一输出电压；主动负载电路连接至第一晶体管及第二晶体管的漏极，主动负载更接收一第一供应电源；电流源连接至一接地端，电流源更耦接至一固定电压，以提供一电流；差动晶体管对电路用以连接该第一及第二晶体管的源极及该电流源，其中电流源的电流提供给差动晶体管对电路，差动晶体管对电路更包含对应该第一晶体管一侧及该第二晶体管一侧的一第一差动输入及一第二差动输入；第一源极随耦电路连接于第一输出及第一差动输入，第一源极随耦电路更接收一第二供应电源；以及第二源极随耦电路连接于第二输出及第二差动输入，第二源极随耦电路更接收一第二供应电源，其中第一源极随耦电路及第二源极随耦电路分别包含一负载晶体管以接收一调变电压，连接至一接地端，各该负载晶体管用以接收一调变电压，改变振荡器电路的一延迟时间。

本发明的优点在于能够利用两个源极随耦电路使增益稳定，并由负载晶体管改变振荡器电路的一延迟时间，进而改变振荡器电路的操作频率，即可避免影响增益的大小，而轻易地达到上述的目的。

在参阅图式及随后描述的实施方式后，该技术领域具有通常知识者便可了解本发明的目的，以及本发明的技术手段及实施态样。

【附图说明】

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：

图1为本发明的第一实施例的一振荡器电路的方块图；

图2为本发明的第一实施例的一振荡器电路的电路图；以及

图3为本发明的第二实施例的振荡器电路的一电路图。

【具体实施方式】

请同时参照图1及图2，分别为本发明的第一实施例的一振荡器电路1的方块图及振荡器电路1的详细的电路图。振荡器电路1包含：一交跨晶体管对电路10、一主动负载电路12、一电流源14、一差动晶体管对电路16、一第一源极随耦电路18a以及一第二源极随耦电路18b。交跨晶体管对电路10包含一第一晶体管100及一第二晶体管102，第一晶体管100的漏极连接至第二晶体管102的栅极及一第一输出101，第一晶体管100的栅极连接至第二晶体管102的漏极及一第二输出103，第一输出101及第二输出103间具有一输出电压；主动负载电路12包含二主动负载晶体管120及122，二主动负载晶体管120及122的源极接收一第一供应电源121，栅极接收一控制电压123，漏极则分别连接第一及第二晶体管100及102的漏极。电流源14实质上为一连接至一接地端的电流源晶体管14，电流源14更耦接至一固定电压141，以提供一电流(未绘示)。在电压固定的情形下，包括交跨晶体管对电路10、主动负载电路12、电流源14及差动晶体管对电路16的这一级电路的增益即为固定。因此，固定电压141将设定为能使这一级电路的增益大于1即可。差动晶体管对电路16包含一第一差动晶体管160及一第二差动晶体管162，第一差动晶体管160的漏极连接第一晶体管100的源极，栅极连接第一差动输入161，源极连接电流源14，第二差动晶体管162的漏极连接第二晶体管102的源极，栅极连接第二差动输入163，源极连接电流源14。其中，电流源14耦接至差动晶体管对电路16，使电流源14的电流系提供给差动晶体管对电路16的第一及第二差动晶体管160及162。

第一源极随耦电路18a及第二源极随耦电路18b分别包含一第一源极随耦晶体管180a、负载晶体管182a及一第二源极随耦晶体管180b、负载晶体管182b，第一源极随耦晶体管180a的漏极接收一第二供应电源181，栅极连接于第一输出101，源极连接于第一差动输入161及第一负载晶体管182a。第二源极随耦晶体管180b的漏极接收第二供应电源181，栅极连接于第二输出103，源极连接于第二差动输入163及第二负载晶体管182b。由前述的电路所组成的振荡器电路1形成二封闭回路，即经过第一差动输入161与第一输出101的一封闭回路，以及经过第二差动输入163与第二输出103的一封闭回路。交跨晶体管对电路10及差动晶体管对电路16使各封闭回路上的一信号(未绘示)经过封闭回路后一周的一相位差为一360度的整数倍，因而达成可以使振荡器电路1起振的第一项要求。而由于源极随耦电路即为一增益等于1的电路，因此通过前述固定电压141将前一级增益调整至大于1及此级电路的增益等于1，振荡器电路1整体的增益将大于1，达成可以使振荡器电路1起振的第二项要求。第一及第二负载晶体管180a及180b连接至一接地端，各第一及第二负载晶体管180a及180b用以接收一调变电压183。通过调变电压183，第一及第二负载晶体管180a及180b的电阻值将随而改变，而使整体振荡器电路1的一R(电阻)值改变。而振荡器电路1的RC值(阻容值)即为振荡器电路的延迟时间，而此延迟时间即影响振荡器电路1的操作频率。因此，通过调整调变电压183，即可改变振荡器电路1的操作频率。由于此调变电压183并不会影响第一源极随耦电路18a及第二源极随耦电路18b的增益，因此可以在不影响振荡器电路1的增益下，对于振荡器电路1的操作频率的变动上有更大的弹性。振荡器电路1的各晶体管可以薄膜晶体管形成于一玻璃基板上。由于玻璃基板的薄膜晶体管的电阻特性较易进行调整，因此在第一及第二负载晶体管的使用上较佳。于其它实施例中，亦可使用其它晶体管制程，而不限于玻璃基板的薄膜晶体管制程。

振荡器电路1可更进一步包含一电压增益提升电路30。请参照图3，为本发明的一第二实施例的振荡器电路1’的一电路图，电压增益提升电路30包含二电压增益提升晶体管300、302及二负载304、306。二电压增益提升晶体管300、302的栅极分别连接第一输出101及第二输出103，二负载304、306连接一第三供应电源301及二电压增益提升晶体管300、302的一漏极，其中二电压增益提升晶体管300、302的漏极更连接至二电压增益提升输出303及305，二电压增益提升输出303及305间具有一增益提升电压，为输出电压的一大于1的倍数，以进一步提升振荡器电路1的增益。振荡器电路1可更包含一除频晶体管32，包含一漏极及一源极，分别连接第一及第二晶体管的漏极，除频晶体管32更包含一栅极，用以接收一输入电压321，俾使输入电压321的频率，为第一输出101及第二输出103间的一输出电压的频率的一大于1的倍数，以达到输入电压321及输出电压间的一除频效果。

须注意的是，上述的第一供应电源121、第二供应电源181及第三供应电源301可为互异的电源，亦可由实质上相同的电源供应，或是其中两电源相同而与另一电源不同的实施方式。

本发明的优点在于能够利用两个源极随耦电路使增益稳定，并由负载晶体管改变振荡器电路的一延迟时间，进而改变振荡器电路的操作频率，即可避免影响增益的大小。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种振荡器(Oscillator)电路，包含：

一交跨晶体管对电路，包含一第一晶体管及一第二晶体管，该第一晶体管的漏极连接至该第二晶体管的栅极及一第一输出，该第一晶体管的栅极连接至该第二晶体管的漏极及一第二输出，该第一输出及该第二输出间具有一输出电压；

一主动负载(Active load)电路，连接至该第一晶体管的漏极及该第二晶体管的漏极，该主动负载更接收一第一供应电源；

一电流源，连接至一接地端，该电流源更耦接至一固定电压，以提供一电流，该固定电压使该差动晶体管对电路的增益大于1；

一差动晶体管对(Differential pair)电路，系用以连接该第一及第二晶体管的源极及该电流源，其中该电流源耦接至该差动晶体管对电路，该差动晶体管对电路更包含对应该第一晶体管一侧及该第二晶体管一侧的一第一差动输入及一第二差动输入；

一第一源极随耦(Source follower)电路，连接于该第一输出及第一差动输入，该第一源极随耦电路更接收一第二供应电源；以及

一第二源极随耦电路，连接于该第二输出及第二差动输入，该第二源极随耦电路更接收一第二供应电源，其中该第一源极随耦电路及该第二源极随耦电路分别包含一第一及第二负载晶体管，连接至一接地端，第一及第二负载晶体管各用以接收一调变电压，改变该振荡器电路的一延迟时间(Delay time)。

2.根据权利要求1所述的振荡器电路，其特征在于，各该第一及第二负载晶体管通过该调变电压，调变各该第一及第二负载晶体管的一电阻值，改变该振荡器电路的一延迟时间。

3.根据权利要求1所述的振荡器电路，其特征在于，该主动负载电路更包含二主动负载晶体管，该二主动负载晶体管的源极接收该第一供应电源，栅极接收一控制电压，漏极分别连接该第一及第二晶体管的漏极。

4.根据权利要求1所述的振荡器电路，其特征在于，该第一源极随耦电路及该第二源极随耦电路更分别包含一第一源极随耦晶体管及一第二源极随耦晶体管，该第一源极随耦晶体管的漏极接收该第二供应电源，栅极连接于该第一输出，源极连接于该第一差动输入及该第一负载晶体管，该第二源极随耦晶体管的漏极接收该第二供应电源，栅极连接于该第二输出，源极连接于该第二差动输入及该第二负载晶体管。

5.根据权利要求1所述的振荡器电路，其特征在于，该差动晶体管对电路包含一第一差动晶体管及一第二差动晶体管，该第一差动晶体管的漏极连接该第一晶体管的源极，栅极连接该第一差动输入，源极连接该电流源，该第二差动晶体管的漏极连接该第二晶体管的源极，栅极连接该第二差动输入，源极连接该电流源。

6.根据权利要求1所述的振荡器电路，其特征在于，更包含一电压增益提升电路(Voltage gain booster)，连接于该第一输出及该第二输出，以提升该输出电压，该电压增益提升电路包含：

二电压增益提升晶体管，该二电压增益提升晶体管的栅极分别连接该第一输出及该第二输出；以及

二负载，连接一第三供应电源及该二电压增益提升晶体管的一漏极，其中该二电压增益提升晶体管的该漏极更连接至二电压增益提升输出，该二电压增益提升输出间具有一增益提升电压，系为该输出电压的一大于1的倍数。

7.根据权利要求1所述的振荡器电路，其特征在于，该振荡器电路系形成二封闭回路，该交跨晶体管对电路及该差动晶体管对电路使各封闭回路上的一信号经过该封闭回路一周后的一相位差为一360度的整数倍，其中，所述二封闭回路包括经过该第一差动输入与该第一输出的一封闭回路，以及经过该第二差动输入与该第二输出的一封闭回路。

8.根据权利要求1所述的振荡器电路，其特征在于，所述电路以薄膜晶体管形成于一玻璃基板上。

9.根据权利要求1所述的振荡器电路，其特征在于，更包含一除频晶体管，包含一漏极及一源极，分别连接该第一及第二晶体管的漏极，该除频晶体管更包含一栅极，系用以接收一输入电压，俾使该输入电压的频率，为该第一输出及第二输出间的一输出电压的频率的一大于1的倍数。