[go: up one dir, main page]

CN101325219B - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN101325219B
CN101325219B CN2007100750559A CN200710075055A CN101325219B CN 101325219 B CN101325219 B CN 101325219B CN 2007100750559 A CN2007100750559 A CN 2007100750559A CN 200710075055 A CN200710075055 A CN 200710075055A CN 101325219 B CN101325219 B CN 101325219B
Authority
CN
China
Prior art keywords
amorphous silicon
silicon pattern
thin film
film transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100750559A
Other languages
English (en)
Other versions
CN101325219A (zh
Inventor
许志杰
颜硕廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innocom Technology Shenzhen Co Ltd
Innolux Shenzhen Co Ltd
Innolux Corp
Original Assignee
Innolux Shenzhen Co Ltd
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Shenzhen Co Ltd, Innolux Display Corp filed Critical Innolux Shenzhen Co Ltd
Priority to CN2007100750559A priority Critical patent/CN101325219B/zh
Priority to US12/214,177 priority patent/US20080308808A1/en
Publication of CN101325219A publication Critical patent/CN101325219A/zh
Application granted granted Critical
Publication of CN101325219B publication Critical patent/CN101325219B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管基板及其制造方法，该薄膜晶体管基板包括一基底；一形成在该基底上的栅极；一形成在该栅极和该基底上的栅极绝缘层；一形成在该栅极绝缘层上的非晶硅图案；一形成在该非晶硅图案上的重掺杂非晶硅图案；和形成在该重掺杂非晶硅图案和该栅极绝缘层上的一源极和一漏极；其中，该非晶硅图案包括一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻，该源极与该漏极之间形成一狭缝，该非晶硅图案的高电阻部分对应该狭缝。该薄膜晶体管基板具有较小的漏电流。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明是关于一种薄膜晶体管基板及其制造方法。
背景技术
目前，液晶显示器逐渐取代用于计算器的传统阴极射线管(C athode Ray Tube，CRT)显示器，而且，由于液晶显示器具轻、薄、小等特点，故广泛应用于桌上型计算机、膝上型计算机、个人数字助理(Personal Digital Assistant，PDA)、便携式电话、电视和多种办公自动化与视听设备中。液晶面板是其主要元件，其一般包括一薄膜晶体管基板、一彩色滤光片基板和夹在该薄膜晶体管基板与该彩色滤光片基板之间的液晶层。
请参阅图1，是现有技术揭示的一种薄膜晶体管基板的局部结构示意图。该薄膜晶体管基板100包括一玻璃基底101、一设置在其上的栅极102、一设置在该栅极102和该玻璃基板101上的栅极绝缘层103、一设置在该栅极绝缘层103上的非晶硅图案104、一设置在该非晶硅图案104上的重掺杂非晶硅图案105、设置在该重掺杂非晶硅图案105和该栅极绝缘层103上的一源极106和一漏极107、一设置在该源极106、漏极107与栅极绝缘层103上的钝化层108、和一设置在该钝化层108上的透明导电层图案109。
该重掺杂非晶硅图案105对应该源极106和漏极107之间位置为一狭缝(未标示)，使该重掺杂非晶硅图案105断开为不相连的二部分，该非晶硅图案104对应该狭缝处为一凹缝(未标示)，该非晶硅图案104作为薄膜晶体管基板100的漏极107和源极106之间的沟道层。
该薄膜晶体管基板100工作时，分别外加电压至该栅极102和源极106。该栅极102电压与该源极106的电压差Vgs大于开启电压Vth，使该非晶硅图案104感应出一导电信道，进而使该源极106。该栅极102电压与该源极106的电压差Vgs大于开启电压Vth，使该非晶硅图案104感应出一导电信道，进而使该源极106和漏极107导通。
但是，该薄膜晶体管基板100在关闭状态下，即Vgs小于Vth下，由于该非晶硅图案104的沟道层中仍然存在少量载子，在源极106和漏极107的电压差作用下形成较大的漏电流，影响了薄膜晶体管基板100的电子性能。
发明内容
为了解决上述薄膜晶体管基板漏电流较大的问题，有必要提供一种漏电流较小的薄膜晶体管基板。
同时，也有必要提供一种减小薄膜晶体管基板漏电流的薄膜晶体管基板制造方法。
一种薄膜晶体管基板，其包括一基底；一形成在该基底上的栅极；一形成在该栅极和该基底上的栅极绝缘层；一形成在该栅极绝缘层上的非晶硅图案；一形成在该非晶硅图案上的重掺杂非晶硅图案；和形成在该重掺杂非晶硅图案和该栅极绝缘层上的一源极和一漏极；其中，该非晶硅图案包括一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻，该源极与该漏极之间形成一狭缝，该非晶硅图案的高电阻部分对应该狭缝。
一种薄膜晶体管基板制造方法，其包括以下步骤：提供一基底；在该基底上形成一栅极；在该栅极和该基底上形成一栅极绝缘层；在该栅极绝缘层上形成一非晶硅图案和一重掺杂非晶硅图案；在该重掺杂非晶硅图案和该栅极绝缘层上形成一源极和一漏极，且刻蚀该重掺杂非晶硅图案且过刻蚀至该非晶硅图案；使该非晶硅图案形成一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻，该源极与该漏极之间形成一狭缝，该非晶硅图案的高电阻部分对应该狭缝。
一种薄膜晶体管基板，其包括一基底；一形成在该基底上的栅极；一形成在该栅极和该基底上的栅极绝缘层；一形成在该栅极绝缘层上的非晶硅图案；一形成在该非晶硅图案上的重掺杂非晶硅图案；和形成在该重掺杂非晶硅图案和该栅极绝缘层上的一源极和一漏极；其中，至少一部分该非晶硅图案经过紫外光照射使其电阻增大，该源极与该漏极之间形成一狭缝，该至少一部分非晶硅图案对应该源极与该漏极之间的狭缝。
相较于现有技术，本发明的薄膜晶体管基板由于该非晶硅图案的高电阻部分电阻较大，增大了该非晶硅图案的电阻，故可以减小在一定源极-漏极电压下源极-漏极电流的大小，从而该薄膜晶体管基板具有较小的漏电流。
相较于现有技术，本发明薄膜晶体管基板制造方法由于进行使该非晶硅图案形成一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻的步骤，故增大了该非晶硅图案的电阻，使形成后的薄膜晶体管基板一定源极-漏极电压下源极-漏极电流的减小，从而减小薄膜晶体管基板的漏电流。
相较于现有技术，本发明的薄膜晶体管基板由于至少一部分该非晶硅图案经过紫外光照射使其电阻增大，故可以减小在一定源极-漏极电压下源极-漏极电流的大小，从而该薄膜晶体管基板具有较小的漏电流。
附图说明
图1是现有技术揭示的一种薄膜晶体管基板的部分结构示意图。
图2是本发明薄膜晶体管基板第一实施方式的部分剖面结构示意图。
图3是图2所示薄膜晶体管基板的非晶硅图案在不同程度的UV光照射下该源极-漏极电流Ids随所加栅极-源极电压Vgs变化的曲线图。
图4是图3所示薄膜晶体管基板的制造方法的流程图。
图5是形成栅极金属层的示意图。
图6是形成栅极的示意图。
图7是形成栅极绝缘层、非晶硅薄膜和重掺杂非晶硅薄膜的示意图。
图8是形成非晶硅图案和重掺杂非晶硅图案的示意图。
图9是形成源/漏极金属层的示意图。
图10是形成源极和漏极的示意图。
图11是形成重掺杂非晶硅图案的狭缝的示意图。
图12是进行UV光处理的示意图。
图13是形成钝化层的示意图。
图14是形成贯穿钝化层的通孔的示意图。
图15是形成透明导电层的示意图。
图16是形成像素电极层图案的示意图。
具体实施方式
请参阅图2，是本发明薄膜晶体管基板第一实施方式的部分剖面结构示意图。该薄膜晶体管基板200包括一玻璃基底201、一位于其上的栅极202、一位于该栅极202和该玻璃基板201上的栅极绝缘层203、一位于该栅极绝缘层203上的非晶硅图案204、一位于该非晶硅图案204上的重掺杂非晶硅图案205、位于该重掺杂非晶硅图案205和该栅极绝缘层203上的源极206和漏极207、一位于该源极206、漏极207与栅极绝缘层203上的钝化层208、和一位于该钝化层208上的透明导电层图案209。
该透明导电层图案209通过一贯穿该钝化层208的通孔211与该漏极207电连接。该源极206与漏极207之间形成一具有一定宽度的狭缝210，以使该源极206与漏极207互不接触。该重掺杂非晶硅205图案对应该狭缝210处也为一对应的狭缝(未标示)，其使该重掺杂非晶硅205图案分成二独立不相连的部分(未标示)，该二部分分别夹在该源极206与非晶硅图案204之间和漏极207与非晶硅图案204之间，并充当欧姆接触层。该非晶硅图案204包括一高电阻部分214，其对应该狭缝210，该高电阻部分214的电阻高于该非晶硅图案204其它部分的电阻。
该非晶硅图案204的高电阻部分214是经过UV光照射处理的非晶硅。该UV光的波长可以在90nm至400nm之间。由于UV光可以增加非晶硅材料的悬键(Dangling Bond)，该悬键又具备一定捕获载子的能力，故可以提高非晶硅材料的电阻。
请参阅图3，是图2所示薄膜晶体管基板的非晶硅图案在不同程度的UV光照射下该源极-漏极电流Ids随所加栅极-源极电压Vgs变化的曲线图。此处是采用固定能量的脉冲形式的UV光数次照射该非晶硅图案204的高电阻部分214。由图可见，在一定范围下随着照射次数的增加，该Ids逐渐减小，且该漏电流数值可以减小约一个数量级。
相较于现有技术，本发明薄膜晶体管基板200由于该非晶硅图案204的高电阻部分214经过UV光处理，使其电阻增大，故可以减小在一定源极206-漏极207电压下源极206-漏极207电流的大小，从而该薄膜晶体管基板200具有较小的漏电流。
请参阅图4，是图2所示薄膜晶体管基板的制造方法的流程图。该薄膜晶体管基板制造方法的具体步骤如下所述：
步骤S11：形成栅极金属层；
请参阅图5，提供一玻璃基底201，在其上依序形成一栅极金属层301和一第一光致抗蚀剂层(未标示)，该栅极金属层301可以为一单层结构，也可为一多层结构，其材料可为铝(Al)系金属、钼(Mo)、铬(Cr)、钽(Ta)、或铜(Cu)。
步骤S12：形成栅极；
请一并参阅图6，提供一第一掩膜对准该第一光致抗蚀剂层，以紫外光线平行照射该第一光致抗蚀剂层，再对该光致抗蚀剂层进行显影，从而形成一预定的光致抗蚀剂图案。对该栅极金属层301进行刻蚀，以去除未被光致抗蚀剂图案覆盖部分的该栅极金属层301，进而形成栅极202的图案，移除第一光致抗蚀剂层。
步骤S13：形成栅极绝缘层、非晶硅薄膜和重掺杂非晶硅薄膜；
请一并参阅图7，在该栅极202和该玻璃基底201上用化学气相沉积(Chemical Phase Deposition，CVD)方法沉积一氮化硅(SiNx)薄膜，从而形成一栅极绝缘层203；再用化学气相沉积方法在该栅极绝缘层203上形成一非晶硅层；再进行一道掺杂工艺，对该非晶硅材料进行掺杂，以形成非晶硅薄膜304和重掺杂非晶硅薄膜305；在该重掺杂非晶硅薄膜305上沉积一第二光致抗蚀剂层(未标示)。
步骤S14：形成非晶硅图案和重掺杂非晶硅图案；
请一并参阅图8，提供一第二掩膜对准该第二光致抗蚀剂层，以紫外光线平行照射该第二光致抗蚀剂层，再对该第二光致抗蚀剂层进行显影，从而形成一预定的光致抗蚀剂图案。对该非晶硅薄膜304和重掺杂非晶硅薄膜305进行刻蚀，移除该非晶硅薄膜304和重掺杂非晶硅薄膜305未被第二光致抗蚀剂层结构覆盖的部分，形成该非晶硅图案204和重掺杂非晶硅图案205。
步骤S15：形成源/漏极金属层；
请一并参阅图9，在该栅极绝缘层203和该重掺杂非晶硅图案205上形成一源/漏极金属层306和一第三光致抗蚀剂层(未标示)。
步骤S16：形成源极和漏极；
请一并参阅图10，提供一第三掩膜的图案对该第三光致抗蚀剂层进行曝光显影，从而形成一预定图案；对该源/漏极金属层306进行刻蚀，进而形成一源极206和一漏极207，并定义出该源极206与漏极207之间的狭缝210。
步骤S17：形成重掺杂非晶硅图案的狭缝；
请一并参阅图11，采用HCl与SF6的混合气体作为刻蚀气体对该重掺杂非晶硅图案205和非晶硅图案204进行刻蚀，形成该重掺杂非晶硅图案的狭缝，且过刻蚀该非晶硅图案204一定厚度，以保证该重掺杂非晶硅图案205断开的二部分绝缘。
步骤S18：进行UV光处理；
请一并参阅图12，利用该源极206和漏极207作为遮蔽物使用UV光对该非晶硅图案204进行全面的照射，由于该源极206和漏极207金属遮蔽对应位置的非晶硅图案204，从而该源极206和漏极207间的狭缝210定义出并形成该非晶硅图案204的高电阻部分214。该UV光的波长可以在90nm至400nm之间。
步骤S19：形成钝化层；
请一并参阅图13，在该栅极绝缘层203、源极206和漏极207上依序形成一钝化层208和一第四光致抗蚀剂层(未标示)。
步骤S20：形成贯穿钝化层的通孔；
请一并参阅图14，提供一第四道掩膜的图案对该第四光致抗蚀剂层进行曝光显影，从而形成一预定图案；对该钝化层208进行刻蚀，进而形成贯穿该钝化层208的通孔211，移除第四光致抗蚀剂层。
步骤S21：形成透明导电层；
请一并参阅图15，在该钝化层208上依序形成一透明导电层309和一第五光致抗蚀剂层(未标示)，透明导电层309可以为铟锡氧化物(Indium Tin Oxide，ITO)或锌氧化物(Indium Zinc Oxide，IZO)。
步骤S22：形成像素电极层图案；
请一并参阅图16，以第五道掩膜的图案对该第五光致抗蚀剂层进行曝光显影，从而形成一预定图案；对该透明导电层309进行刻蚀，进而形成该透明导电层图案209，移除第五光致抗蚀剂层。
相较于现有技术，本发明薄膜晶体管基板制造方法由于进行了该UV光处理，增大了该非晶硅图案对应该狭缝位置的电阻，使形成后的薄膜晶体管基板一定源极-漏极电压下源极-漏极电流的减小，从而减小薄膜晶体管基板的漏电流。

Claims (9)

1.一种薄膜晶体管基板，其包括一基底、一形成在该基底上的栅极、一形成在该栅极和该基底上的栅极绝缘层、一形成在该栅极绝缘层上的非晶硅图案、一形成在该非晶硅图案上的重掺杂非晶硅图案，和形成在该重掺杂非晶硅图案和该栅极绝缘层上的一源极和一漏极，其特征在于：该非晶硅图案包括一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻，该源极与该漏极之间形成一狭缝，该非晶硅图案的高电阻部分对应该狭缝。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：该高电阻部分经过紫外光照射。
3.如权利要求1所述的薄膜晶体管基板，其特征在于：该非晶硅图案的高电阻部分是经过波长在90nm至400nm之间的紫外光处理。
4.一种薄膜晶体管基板制造方法，其包括以下步骤：
提供一基底；
在该基底上形成一栅极；
在该栅极和该基底上形成一栅极绝缘层；
在该栅极绝缘层上形成一非晶硅图案和一重掺杂非晶硅图案；
在该重掺杂非晶硅图案和该栅极绝缘层上形成一源极和一漏极，且刻蚀该重掺杂非晶硅图案且过刻蚀至该非晶硅图案；
使该非晶硅图案形成一高电阻部分，其电阻高于该非晶硅图案其它部分的电阻，该源极与该漏极之间形成一狭缝，该非晶硅图案的高电阻部分对应该狭缝。
5.如权利要求4所述的薄膜晶体管基板制造方法，其特征在于：使该非晶硅图案形成一高电阻部分是利用紫外光照射该非晶硅图案，使被照射部分的电阻增大。
6.如权利要求4所述的薄膜晶体管基板制造方法，其特征在于：使该非晶硅图案形成一高电阻部分是利用该源极和漏极作为遮蔽物对该非晶硅图案进行紫外光照射处理，使被照射部分的电阻增大。
7.一种薄膜晶体管基板，其包括一基底、一形成在该基底上的栅极、一形成在该栅极和该基底上的栅极绝缘层、一形成在该栅极绝缘层上的非晶硅图案、一形成在该非晶硅图案上的重掺杂非晶硅图案和形成在该重掺杂非晶硅图案和该栅极绝缘层上的一源极和一漏极，其特征在于：至少一部分该非晶硅图案是经过紫外光照射使其电阻增大，该源极与该漏极之间形成一狭缝，该至少一部分非晶硅图案对应该源极与该漏极之间的狭缝。
8.如权利要求7所述的薄膜晶体管基板，其特征在于：该紫外光的波长大于等于90nm且小于等于400nm。
9.如权利要求7所述的薄膜晶体管基板，其特征在于：该非晶硅图案对应该狭缝的部分是经过紫外光照射的部分。
CN2007100750559A 2007-06-15 2007-06-15 薄膜晶体管基板及其制造方法 Expired - Fee Related CN101325219B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007100750559A CN101325219B (zh) 2007-06-15 2007-06-15 薄膜晶体管基板及其制造方法
US12/214,177 US20080308808A1 (en) 2007-06-15 2008-06-16 Thin film transistor array substrate and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100750559A CN101325219B (zh) 2007-06-15 2007-06-15 薄膜晶体管基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101325219A CN101325219A (zh) 2008-12-17
CN101325219B true CN101325219B (zh) 2010-09-29

Family

ID=40131460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100750559A Expired - Fee Related CN101325219B (zh) 2007-06-15 2007-06-15 薄膜晶体管基板及其制造方法

Country Status (2)

Country Link
US (1) US20080308808A1 (zh)
CN (1) CN101325219B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157611B (zh) * 2014-08-21 2017-04-05 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
US6271540B1 (en) * 1998-05-01 2001-08-07 International Business Machines Corporation Thin film transistor with silicon oxynitride film and silicon nitride channel passivation film for preventing a back channel effect and a method for fabricating the same
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
CN1819299A (zh) * 2004-12-23 2006-08-16 三星Sdi株式会社 薄膜晶体管、包括薄膜晶体管的平板显示器以及制造薄膜晶体管和平板显示器的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US6271540B1 (en) * 1998-05-01 2001-08-07 International Business Machines Corporation Thin film transistor with silicon oxynitride film and silicon nitride channel passivation film for preventing a back channel effect and a method for fabricating the same
CN1819299A (zh) * 2004-12-23 2006-08-16 三星Sdi株式会社 薄膜晶体管、包括薄膜晶体管的平板显示器以及制造薄膜晶体管和平板显示器的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-45891A 2003.02.14

Also Published As

Publication number Publication date
US20080308808A1 (en) 2008-12-18
CN101325219A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
EP2380202B1 (en) Stability enhancements in metal oxide semiconductor thin film transistors
CN103972298B (zh) 薄膜晶体管及其制造方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US9337346B2 (en) Array substrate and method of fabricating the same
US9224868B2 (en) Pixel structure
CN101067701A (zh) 液晶显示装置及其制造方法
US10431694B2 (en) Thin film transistor, display apparatus having the same, and fabricating method thereof
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN111146212B (zh) 半导体基板
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
CN106876481B (zh) 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
CN106024811B (zh) 显示基板及其制作方法、显示器件
CN108039353B (zh) 阵列基板及其制备方法、显示装置
US9647140B2 (en) Thin film transistor
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN101325219B (zh) 薄膜晶体管基板及其制造方法
US10355035B2 (en) Manufacturing method of back-channel-etched (BCE) thin film transistor (TFT) substrate
CN107393933B (zh) 阵列基板的制造方法、阵列基板及显示面板
WO2017166337A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
US20190097063A1 (en) Esl tft substrate and fabrication method thereof
CN106997903A (zh) 薄膜晶体管及其制作方法
CN106384748A (zh) 一种氧化物薄膜晶体管的制作方法及氧化物薄膜晶体管
CN106206429A (zh) 阵列基板的制备方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20200615