[go: up one dir, main page]

CN101322231A - 高密度三维半导体晶片封装 - Google Patents

高密度三维半导体晶片封装 Download PDF

Info

Publication number
CN101322231A
CN101322231A CNA2006800456304A CN200680045630A CN101322231A CN 101322231 A CN101322231 A CN 101322231A CN A2006800456304 A CNA2006800456304 A CN A2006800456304A CN 200680045630 A CN200680045630 A CN 200680045630A CN 101322231 A CN101322231 A CN 101322231A
Authority
CN
China
Prior art keywords
substrate layer
semiconductor
traces
substrate
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800456304A
Other languages
English (en)
Other versions
CN101322231B (zh
Inventor
奇门·于
廖智清
赫姆·塔克亚尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN101322231A publication Critical patent/CN101322231A/zh
Application granted granted Critical
Publication of CN101322231B publication Critical patent/CN101322231B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明揭示一种半导体封装，其包含安装于堆叠及接合衬底层上的多个半导体晶片，所述衬底层例如为在卷带自动接合过程中使用的聚酰亚胺卷带。所述卷带可具有形成于其上的多个重复的迹线图案和接触垫。所述迹线各自包含位于所述衬底的各自顶部及底部表面上的经对准的互连垫，以用于在已从所述衬底单个化、对准及堆叠所述图案后将一个图案的迹线接合到另一图案的迹线。半导体晶片(例如快闪存储器)和控制器晶片均安装在所述衬底的各自图案的迹线上。为了使所述控制器晶片唯一地寻址所述堆叠内的特定快闪存储器晶片，将支撑所述存储器晶片的每一衬底上的一群组迹线用作地址引脚并相对于其它衬底的迹线的布局冲压成唯一布局。通过给衬底上的每一快闪存储器半导体晶片提供唯一地址迹线布局，所述控制器晶片可有选择地寻址每一存储器晶片。

Description

高密度三维半导体晶片封装
技术领域
本发明的实施例涉及一种由以三维布置堆叠於衬底层上的多个半导体晶片形成的半导体封装。
背景技术
对便携式消费者电子装置的需求的强劲增长正在推动着对高容量存储装置的需要。非易失性半导体存储器装置，例如快闪存储器存储卡，正变得广泛地用于满足对数字信息存储及交换的不断增长的需求。其便携性、通用性及坚固的设计，连同其较高的可靠性及大容量，使得此类存储器装置成为用于各种电子装置的理想选择。例如，所述装置包含数码音乐播放器、蜂窝式电话、手持PC、数码相机、数码视频摄录机、智能电话、汽车导航系统及电子书。
快闪存储器存储卡采用许多不同配置，但一般包含容纳于标准大小及形状外壳内的半导体封装。所述标准外壳包含SD(安全数字)卡、小型快闪、智能媒体、微型SD卡、MMC、xD卡、Transflash存储器卡或存储器棒。用于此类存储器装置的半导体封装包含集成电路，其通常具有无源组件、一个或一个以上存储器芯片且在某些配置中具有安装于衬底上并电连接到衬底的控制器芯片。其上可形成有集成电路的衬底包含印刷电路板、引线框架及聚酰亚胺卷带。一旦形成于衬底上，所述集成电路便囊封于模制化合物中，所述模制化合物保护集成电路并从所述封装移除热。
在一旦存储器装置包含多个离散半导体封装，而每一半导体封装操纵不同功能的情况下，当前可将多个集成电路组件封装在一起以在单个封装中提供完整的电子系统。例如，多芯片模块(″MCM″)通常包含多个芯片，所述芯片并排安装在衬底上且随后加以封装。另一实例是系统封装(″SiP″)，其中可在衬底上堆叠多个芯片且随后加以封装。
由于当前使用的多数标准存储器卡的形式因数是固定的，因此通常仅存在以下两种方式来增加卡内的存储器密度：使用较高密度的存储器芯片，及在单个封装中堆叠更多存储器晶片。由于存储器卡空间有限，因此在封装中堆叠更多存储器芯片的方法正变得越来越困难且昂贵。
关于在封装中制作堆叠存储器晶片的另一顾虑是在囊封过程期间堆叠晶片所遭受的应力。囊封设备可输出大约0.8吨的注射力以将模制化合物驱入模腔中。对于具有大约4.5mm乘2.5mm的焊盘的晶片，此注射力可产生向下作用于晶片上的大约1.2kgf/mm2的压力。在过去，半导体晶片能够更好地承受在模制过程期间产生的应力。然而，晶片厚度已减小到大约2密耳到13密耳的范围。在所述厚度下，晶片经常无法承受囊封过程期间产生的应力，且可能发生一个或一个以上晶片中的破裂(称为晶片龟裂)。
堆叠存储器晶片的另一顾虑是在将晶片堆叠在一起并安装在衬底上之后对晶片进行测试。如果由于晶片龟裂或任何其它原因，所述晶片的一者最后证明有缺陷，那么必须丢弃整个晶片堆叠。
发明内容
本发明的实施例涉及一种半导体封装，其包含安装在衬底的堆叠及接合层上的多个半导体晶片，所述衬底例如是卷带自动接合过程中使用的聚酰亚胺卷带。可从卷轴提供所述卷带，所述卷带具有多个重复的迹线图案及形成于其上的接触垫。所述迹线各自包含经对准的互连垫，所述互连垫位于所述衬底的各自顶部及底部表面上以用于在将所述图案单个化、对准并堆叠后，将一个图案的迹线接合到另一图案的迹线。
尽管仍为所述卷轴的一部分，但可将多个半导体晶片安装在所述衬底的图案上。在实施例中，所述半导体晶片可包括快闪存储器阵列。可将控制器晶片(例如，ASIC)安装在来自第二卷轴卷带的图案上。所述卷轴卷带上的导电迹线图案形成于所述衬底中，使得所述导电迹线与半导体晶片上的每一晶片接合垫对准以允许将所述晶片直接接合到所述衬底。
一旦将所述快闪存储器晶片安装在所述衬底上，便可将所述衬底单个化成多个层并堆叠在一起。然而，为了使所述控制器晶片唯一寻址所述堆叠中的特定快闪存储器晶片，将支撑存储器晶片的每一衬底上的一群组迹线用作地址引脚并相对于其它衬底上的迹线布局冲压成唯一布局。可跨越一个或一个以上地址迹线，穿过所述衬底冲压一孔以电隔绝选定的晶片接合垫。通过给衬底上的每一快闪存储器半导体晶片提供唯一地址迹线布局，所述控制器晶片可有选择地寻址每一存储器晶片。
在单个化后，对准并堆叠所述衬底层。当将所述图案一个在另一个顶上地对准时，可使来自不同衬底层的对应迹线及互连垫彼此对准。然后，可将来自各自迹线的经对准互连垫接合在一起以形成集成半导体封装。可将完整的半导体封装安装于一对盖子内以形成成品快闪存储器卡或根据形成所述封装的半导体晶片的功能形成另一装置。可通过已知方法(包含超音波焊接)将所述盖子接合在一起。
附图说明
图1是根据本发明实施例制作快闪存储器卡的方法的流程图。
图2是根据本发明实施例用于支撑半导体晶片的一段衬底的俯视图。
图3是根据本发明实施例用于支撑半导体晶片的一段衬底的仰视图。
图4是根据本发明实施例用于支撑半导体晶片的一段衬底的侧视图。
图5是根据本发明实施例其上安装有半导体晶片的一段衬底的俯视图。
图6是穿过图5中的线6-6的截面图。
图7是具有根据本发明实施例冲压的选定电迹线的一段衬底的俯视图。
图8是根据本发明实施例从所述段衬底单个化的集成电路衬底层的俯视图。
图9是根据本发明实施例堆叠的经单个化集成电路衬底层的侧视图。
图10是根据本发明实施例接合在一起的堆叠集成电路衬底层的侧视图。
图11是根据本发明实施例位于盖子内的经接合集成电路堆叠的侧视图。
具体实施方式
现在，将参照图1到11描述本发明的实施例。本发明的实施例涉及一种包含集成电路衬底的堆叠及接合层的半导体封装。应了解，可以许多不同形式来体现本发明且本发明不应被视为局限于本文阐明的实施例。而使，提供这些实施例旨在使本揭示内容详尽且完整，并将向所属领域的技术人员全面传达本发明。实际上，本发明打算涵盖所述实施例的替代形式、修改及等同物，所述替代形式、修改及等同物包括于随附权利要求书定义的本发明的范围及精神内。此外，在本发明的以下详细说明中，阐明了众多特定细节，以便提供对本发明的详尽理解。然而，所属领域的技术人员应清楚，可在没有所述特定细节的情况下实践本发明。
现在将参照图1的流程图来描述根据本发明的实施例用于形成快闪存储器卡的方法。所述制作过程以衬底100开始于步骤50中，例如分别在图2到4的俯视图、仰视图及端视图中显示一段衬底。在实施例中，衬底100可以是通常在卷带自动接合(″TAB″)过程中使用的卷带。传统上，此类卷带适用于卷轴到卷轴配置，且在实施例中可包含薄的挠性介电质核心102，例如聚酰亚胺或其它介电质膜，在所述介电质核心的顶部及底部上形成有导电材料层104及106。导电层104、106可电沈积于核心102上，或可使用粘合剂将导电层104、106的辊压片附接到核心102。层104、106可以是铜或铜合金、合金42(42Fe/58Ni)、镀铜钢、或用在TAB卷带上的其它已知金属及材料。层104、106可额外镀敷银、金、镍钯、铜或用于增强形成于层104、106上的迹线的接合特性的其它材料，如以下所解释。
核心102可具有介于50到100微米(μm)且更明确地说75到85μm之间的厚度。层104、106可以是1/2盎司铜，其厚度介于50到100μm之间且更明确地说介于60到80μm之间的范围内。应了解，在本发明的替代实施例中，所述核心及导电层的厚度可在上述范围以上或以下变化。
可以已知工艺(例如化学蚀刻)在介电质核心102上的层104、106中形成电导图案。在化学蚀刻中，可将光致抗蚀剂膜施加到导电层104、106。然后可在所述光致抗蚀剂膜上施加图案光罩，所述图案光罩含有将形成于层104、106中的导电迹线图案。然后，可曝光并显影所述光致抗蚀剂膜以从导电层上将被蚀刻的区域移除光致抗蚀剂。接着，使用蚀刻剂(例如，氯化铁或类似物)来蚀刻掉经曝光区域以在层104、106中界定导电迹线及所需图案。然后可移除所述光致抗蚀剂。可使用其它已知化学蚀刻工艺。形成于层104、106上的图案可包含如以下解释所使用的电迹线108及接触垫110。
在衬底100为TAB卷带的情况下，可从卷轴提供所述卷带，所述卷带具有多个重复的迹线108图案112及形成于其上的接触垫110。本文所使用的图案112可指代图案中的全部迹线108或一子群组迹线108。图案112a形成于衬底的顶部表面上而图案112b形成于底部表面上。图2到4中显示了图案112的两个实例，但一卷轴衬底100可具有大量的所述图案。衬底的顶部表面上的迹线108(迹线108a)通过经形成穿过核心102的经镀敷直插通孔126(图4)而电连接到衬底的底部表面上的对应迹线108(迹线108b)。迹线108a、108b各自包含经对准的互连垫，所述互连垫位于衬底100的各自顶部及底部表面上以用于在将所述图案单个化、对准并堆叠之后，将一个图案112的迹线接合到另一图案112的迹线，如下所解释。
聚酰亚胺卷带衬底100可具有35mm、48mm或70mm的宽度，但应了解，在本发明的替代实施例中，聚酰亚胺卷带衬底100的宽度可能不同于所述尺寸。使用TAB卷带作为衬底100提供其上形成有导电迹线108的紧密间距的优点。已知可在TAB卷带上实现45μm的线间距。此允许高密度电路。然而，如以下所解释，应了解可针对替代实施例中的衬底100使用其它媒介，包含引线框架及印刷电路板。
现在参照图5，可沿衬底100的长度，在衬底100上安装多个半导体晶片114，每图案112一个半导体晶片。在实施例中，半导体晶片114可包括快闪存储器阵列(例如NOR、NAND或其它类型的快闪存储器)。此类半导体晶片通常沿晶片的上部表面的相对侧包括一行晶片接合垫122。导电迹线108a的图案形成于顶部层104中，以使得导电迹线与半导体晶片114的相对侧上的每一晶片接合垫122对准，以允许当半导体晶片114倒装于且接合到衬底100时，将晶片接合垫122接合到迹线，如以下所解释。出于简化起见，图2及3显示十个晶片接合垫122及导电迹线108(每侧上5个)。然而，应了解，在替代实施例中，形成于衬底100的各自上部及下部表面上的每一晶片及图案可包含多于十个的迹线。例如，快闪存储器芯片通常可在晶片的两个相对侧的每一侧上包含十与十五个之间的晶片接合垫。在所述实施例中，衬底100将形成有同样数目的导电迹线108。
在实施例中，一卷轴衬底100中的图案112的每一实例可与来自所述卷轴的每一其它图案112相同。可针对特定半导体晶片114(例如，给定快闪存储器芯片)来定制图案。因此，在实施例中，安装到图2到4中所示衬底100上的各自图案112的每一半导体晶片114可彼此相同。如以下所解释，半导体晶片114安装到衬底100，经单个化及堆叠以形成封装。应了解，所述堆叠封装内可包含不同类型的半导体晶片。
例如，在实施例中，所述堆叠封装还可包含如图9到11中所示的控制器芯片1144，其用于控制多个快闪存储器芯片的读取、写入及操作。例如，控制器芯片1144可是ASIC。如此项技术中已知，此类控制器芯片通常将在芯片的上部表面上包含不同于快闪存储器芯片的晶片接合垫配置。例如，ASIC芯片可在所述芯片的上部表面的边缘周围包括40与80之间的晶片接合垫。因此，将安装此控制器芯片的衬底100将来自单独的衬底卷轴，所述衬底具有针对所述控制器芯片接合垫配置定制的图案。在衬底100上用于附接到控制器芯片的图案在此项技术中已知。
因此，在实施例中，可在第一过程中将多个快闪存储器芯片安装到图2到4中所示第一卷轴衬底100上的各自图案112实例，且可将多个控制器芯片安装到形成于第二卷轴(未显示)衬底100上的图案实例，并在接合到各自衬底之后将快闪存储器芯片及控制器芯片一起形成堆叠配置且单个化，如下所解释。应了解，在本发明的替代实施例中，可根据本发明的原理使用的半导体晶片类型不限于快闪存储器芯片或控制器。此外，尽管如上所述单个卷轴衬底可具有全部相同图案，但预期在替代实施例中单个卷轴衬底可包含不同图案以接受不同的半导体晶片。
以下将解释用于在图2到4中所示衬底100上形成快闪存储器芯片的步骤。应了解，用于在衬底上形成控制器芯片的过程可类似于以下所述用于在衬底100上形成快闪存储器芯片的步骤。再次参照图1的流程图，在步骤52中，将晶片114附加到衬底100的上部表面。图5显示四个半导体晶片1140-3，其中晶片1141-3附加到衬底100上的各自图案112实例，而晶片1140准备倒装并附接到衬底100。应了解，在替代实施例中，可将多于或少于四个的半导体晶片附加到衬底100。如已知，衬底100可穿过晶片附接工具前进，所述晶片附接工具能够一次一个或一次批次处理一数目地将半导体晶片114附接到衬底100。衬底100上的每一图案112可包含晶片附接粘合剂116，其用于将晶片114附加到衬底100。粘合剂116可以系聚酰亚胺、环氧树脂及/或用于将半导体晶片安装到衬底(例如，TAB卷带)的其它已知材料。
如上所论述，将晶片安装到衬底100上的图案112，以使得晶片114表面上的晶片接合垫122位于与各自迹线108a相邻处。一旦将半导体晶片114安装到图案112上的粘合剂，便可在步骤54中且如图6中所示将晶片接合垫接合到各自迹线108。可以已知接合过程将晶片接合垫接合到迹线108，例如以单点热超音波接合过程，其中使用施加到迹线108及其各自接合垫的热、时间、力及超音波来个别地接合每一接合垫位置。或者，可使用已知群接合过程，其使用热压缩将全部迹线同时接合到其各自接合垫。如上所示，迹线108可镀敷有金或其它材料，以增强迹线108与其各自晶片接合垫之间的接合。
如以下所解释，将从衬底100单个化半导体及迹线组合件并加以堆叠，以使得一个层中的迹线与下一相邻层中的对应迹线对准。一旦对准，便将各自层中的对应迹线在其互连垫处接合在一起。在成品组合件中，为了使控制器晶片唯一寻址特定存储器晶片1140、1141、1142或1143，将每一图案112上的一群组迹线108用作地址引脚并在步骤46中相对于其它图案冲压成唯一布局。即，参照图7，衬底100中接纳半导体晶片1140-3的四个图案112中的每一者可包含地址迹线at0、at1、at2及at3。应了解，在包含大于或少于四个半导体晶片114的实施例中，可能存在对应的更大或更少数目的地址迹线。
如图7中所示，半导体晶片1140可具有经冲压的迹线at1、at2及at3。即，可跨越迹线at1-3穿过衬底100冲压一孔124，以在迹线at1-3处电隔绝晶片接合垫122并防止去到或来自所述晶片接合垫的信号传输。同样地，半导体1141可具有冲压的迹线at0及at2-3。半导体晶片1142可具有经冲压的迹线at0-1及at3而半导体晶片1143可具有经冲压的地址迹线at0-2。应了解，图7中所示的经冲压地址迹线的特定布局仅作为实例，且只要没有两个半导体晶片1140-3具有相同布局的经冲压迹线，便将了解其它布局的经冲压地址迹线。还预期，对于给定数目的半导体晶片(例如图7中所示的四个半导体晶片)，可能存在多于四个的地址迹线。在此实施例中，应了解，只要每一半导体晶片相对于其它半导体晶片具有唯一经冲压迹线图案，经冲压迹线图案便可能变化。
如上所述，一旦已经冲压衬底100，便可在步骤58中测试各自半导体晶片。不同于常规堆叠半导体晶片，如果半导体晶片114中的一者有缺陷，那么可丢弃所述半导体晶片114而不需丢弃剩余的半导体晶片114。可以已知工艺来执行测试以测试半导体晶片的电性能。还可在步骤60中执行老化以在所述晶片中的任一者在电及/或热应力下发生故障的情况下检测所述晶片。
可在步骤62中且如图8中所示从衬底100单个化通过电测试及老化的半导体晶片114。如所示，可以包含底部层106上的接触垫110(如图8中幻影所示)的尺寸单个化将形成所述堆叠的底部层的衬底100。接触垫110将用于成品封装与外部电子装置之间的通信。可将包含晶片1141-3的剩余经单个化层切成不包含接触垫110的较小大小。应了解，半导体晶片1140-3的任一者可以是所述堆叠中的最底层，且可经单个化以包含接触垫110。此外，除最底层外的一层可能将是包含用于所述装置的外部连接的接触垫110的层。
将所述各自图案单个化成携带半导体晶片1140-3的衬底层1180-3。然后在步骤64中且如图9的端视图中所示对准并堆叠衬底层1180-3。如所示，还将包含不同半导体晶片1144(其可能是上述的ASIC或其它控制器)的另一衬底层1184与层1180-3堆叠在一起。
如上所示，来自单个卷轴衬底100的所有层具有相同的迹线图案。当将图案一个在另一个顶部上对准时，可使来自不同衬底层118的对应迹线及互连垫彼此对准。然后，在步骤66中将来自各自迹线的经对准互连垫接合在一起以形成集成封装120，如图10中所示。
明确地说，形成于第一衬底层顶部上迹线108a上的互连垫对准并接合到下一相邻衬底层底部中的迹线108b上的互连垫。可使用已知接合技术(例如，超音波焊接或使用回流炉的软焊)来接合各自衬底层的互连垫。预期其它接合技术。
一旦将各自衬底层118中的一列经对准的对应迹线接合在一起，便可电耦合各自层中的经对准的对应迹线。因此，发送到特定迹线的电流将被路由到封装120的每一层中的每一对应迹线。除非如上所述给定衬底层中的迹线已被冲压，情况便是如此。对于已穿出孔124的所述迹线，所述穿出的孔位于互连垫与迹线108与半导体晶片上的晶片接合垫122的接合地点之间。因此，经冲压的迹线将电信号传递到下一相邻层，但不会将所述电信号传递到其所接合的晶片垫。
通过上述经接合及经冲压迹线的布置，可在控制器晶片1144与快闪存储器晶片1140-3之间既普遍又有选择地传递信号。例如，可沿着由对应的经接合互连垫建立的路径，将功率及接地电流普遍地传递到所有快闪存储器晶片的指定晶片接合垫或从其传递功率及接地电流。同样地，由于地址迹线at0-3上的穿出孔的区域124的图案，因此可通过控制器晶片1144将读取、写入及其它数据或指令有选择地寻址到存储器晶片1140-3中的任一者。
例如，如果控制器晶片1144要用图7中所示的冲压图案来寻址所述存储器晶片中的一者，例如晶片1142，那么所述控制器晶片可沿着地址迹线at2发送信号。由于存储器晶片1140、1141、1143具有经冲压的地址迹线at2，因此所述信号将仅到达存储器晶片1142而不会到达其它任何晶片。如上所示，控制器晶片1144可具有比晶片1140-3及衬底层118更多的晶片接合垫及迹线。因此，控制器晶片1144可沿着独立于存储器晶片1140-3所使用的所述路径的路径来发送及接收信号。
一旦经集成，便可在步骤68中且如图11中所示将封装120安装于盖子128内以形成一成品存储器卡132。应了解，根据形成封装120的半导体晶片的功能，封装120及盖子128可形成其它装置。可通过已知方法(包含超音波焊接)将所述盖子接合在一起。底部盖子128包含如已知定义为开口的多个肋，外部电子装置可穿过所述开口接近接触垫110以提供封装120与所述装置之间的通信。当接合在一起时，由于不同衬底层118的边缘弯曲而接触垫110可凹陷于盖子128内，因此可提供导体130以允许接触垫110与外部导体之间的电连接。在实施例中，应了解，包含接触垫110的底部层1180可不向上弯曲到所述封装中，而接触垫110可驻留在与盖子128内的开口相邻处。在所述实施例中可省略导体130。在将封装120安装在盖子128内之后，可在步骤70中测试且随后运输所得装置。
如在背景技术中所论述，用于半导体封装的囊封过程可增加快闪存储器卡制造的成本及复杂性。所述囊封过程还使半导体晶片遭受高压缩及热应力影响，从而经常导致晶片龟裂及不良晶片。上述快闪存储器卡132可在没有囊封过程的情况下制作。晶片故障的另一常见原因是通常用于将晶片接合垫连接到衬底上的导电迹线的线接合断裂。通过在根据本发明的晶片接合垫与迹线之间提供直接连接，还可省略线接合过程。
封装120的尺寸可视半导体晶片的数目及封装内所包含的衬底层而变化。然而，对于包含四个快闪存储器半导体晶片及一个控制器晶片的封装120，所述封装可具有1.4与1.6mm之间的整体高度。在此高度下，封装120可用于标准快闪存储器外壳，例如包含SD卡、小型快闪、智能媒体、微型SD卡、MMC及xD卡或存储器棒。其它标准快闪存储器封装也是可能的。
如上所示，在实施例中，衬底100可以是聚酰亚胺卷带。另外预期衬底100可以是引线框架或印刷电路板。在衬底100是引线框架的情况下，如上所述，可将延伸超出所安装半导体晶片的引线框架边缘捏合在一起并接合以形成如图10中所示的封装，。尽管印刷电路板通常不是挠性的，但可使用其它方法来连接(例如)图9中所示封装的各自衬底层的对应互连垫以形成上述快闪存储器或其它装置。
已出于图解及说明的目的呈现了本发明的以上详细说明。但并不打算包揽无遗或将本发明限于所揭示的精确形式。可根据以上教示进行许多修改及变更。挑选所述实施例旨在最好地解释本发明的原理及其实际应用，以由此使所属领域的技术人员能在各种实施例中最好地利用本发明并作出适合所预期特定使用的各种修改。本发明的范围打算由本文随附权利要求书来定义。

Claims (32)

1、一种半导体封装，其包括：
多个堆叠衬底层，所述多个堆叠衬底层各自包含电迹线图案；以及
多个半导体晶片，其附加到所述多个堆叠衬底层；
其中通过有选择地切断给定堆叠衬底层上的所述电迹线中的一个或一个以上电迹线，可相对于其它堆叠衬底层上的其它半导体晶片而唯一地寻址所述给定堆叠衬底层上的半导体晶片。
2、如权利要求1所述的半导体封装，其中所述给定堆叠衬底层上的所述一个或一个以上电迹线是通过穿过所述给定衬底层冲压一个或一个以上孔来切断的，所述一个或一个以上孔切断所述一个或一个以上电迹线。
3、如权利要求1所述的半导体封装，其中所述多个半导体晶片包括快闪存储器半导体晶片。
4、如权利要求1所述的半导体封装，其中所述多个堆叠衬底层是从卷带自动接合过程中使用的单个卷轴的卷带单个化的。
5、如权利要求1所述的半导体封装，其中多个堆叠衬底层是四个堆叠衬底层且所述多个半导体晶片是四个半导体晶片。
6、一种半导体封装，其包括：
多个堆叠衬底层，所述多个堆叠衬底层中的一衬底层包含电迹线图案；
多个半导体晶片，所述多个半导体晶片中的一晶片安装于所述衬底层上，所述衬底层上的所述电迹线图案接合到所述晶片上的接合垫；以及
所述电迹线图案的一群组迹线具有通过电隔绝所述晶片上的一个或一个以上接合垫而相对于所述半导体晶片中的其它半导体晶片向所述晶片提供唯一地址的布局。
7、如权利要求6所述的半导体封装，其中所述一个或一个以上接合垫是通过在所述衬底中冲压一个或一个以上孔以从所述一个或一个以上接合垫切断所述群组迹线的一个或一个以上迹线来电隔绝的。
8、如权利要求6所述的半导体封装，其中所述多个堆叠衬底层是从卷带自动接合过程中使用的单个卷轴的卷带单个化的。
9、一种半导体封装，其包括：
多个堆叠衬底层，所述多个堆叠衬底层的每一衬底层包含电迹线图案，所述电迹线图案的电迹线与每一其它堆叠衬底层中的对应迹线对准，每一堆叠衬底层中的所述对应电迹线电耦合在一起；
多个半导体晶片，所述多个半导体晶片中的一个晶片安装于所述多个衬底层的每一衬底层上，给定堆叠衬底层上的所述电迹线图案接合到所述给定堆叠衬底层上的所述半导体晶片上的接合垫；以及
每一衬底层中的所述电迹线图案的一群组n个迹线，其中n大于或等于所述多个半导体晶片中的半导体晶片的数目，每一衬底层内的每一群组n个迹线具有由与接合垫电隔绝的一个或一个以上迹线界定的布局，所述一个或一个以上迹线的所述布局对于每一衬底层中的每一群组n个迹线而言均不同。
10、如权利要求9所述的半导体封装，其中所述电迹线中的所述一个或一个以上电迹线是通过穿过每一衬底层冲压一个或一个以上孔而与接合垫电隔绝的，所述一个或一个以上孔切断所述一个或一个以上电迹线。
11、如权利要求9所述的半导体封装，其中所述多个堆叠衬底层是四个堆叠衬底层且所述多个半导体晶片是四个快闪存储器半导体晶片。
12、如权利要求11所述的半导体封装，其进一步包括第五衬底层，所述第五衬底层包含用于控制所述四个快闪存储器半导体晶片的操作的控制器半导体晶片。
13、如权利要求11所述的半导体封装，其中n等于四。
14、如权利要求13所述的半导体封装，其中所述四个堆叠衬底层的每一者中的所述群组的四个迹线具有与所述接合垫电隔绝的所述四个迹线中的三个。
15、如权利要求13所述的半导体封装，其中所述群组的四个迹线包含第一、第二、第三及第四迹线，所述四个堆叠衬底层的第一者中的所述一个或一个以上迹线的所述布局是所述第一迹线与接合垫之间的电连接，且接合垫与所述第二、第三及第四迹线之间没有电连接。
16、如权利要求15所述的半导体封装，其中所述四个堆叠衬底层的第二者中的所述一个或一个以上迹线的所述布局是所述第二迹线与接合垫之间的电连接，且接合垫与所述第一、第三及第四迹线之间没有电连接。
17、如权利要求16所述的半导体封装，其中所述四个堆叠衬底层的第三者中的所述一个或一个以上迹线的所述布局是所述第三迹线与接合垫之间的电连接，且接合垫与所述第一、第二及第四迹线之间没有电连接。
18、如权利要求17所述的半导体封装，其中所述四个堆叠衬底层的第四者中的所述一个或一个以上迹线的所述布局是所述第四迹线与接合垫之间的电连接，且接合垫与所述第一、第二及第三迹线之间没有电连接。
19、如权利要求9所述的半导体封装，其中所述多个堆叠衬底层是从卷带自动接合过程中使用的单个卷轴的卷带单个化的。
20、如权利要求19所述的半导体封装，其中所述经单个化的衬底层中的一者经单个化以包含用于所述半导体封装与外部装置之间通信的接触垫。
21、一种快闪存储器封装，其包括：
多个快闪存储器半导体晶片；
多个堆叠卷带衬底层，每一堆叠卷带衬底层包含所述多个半导体晶片的快闪存储器半导体晶片，所述多个堆叠卷带衬底层包含电迹线图案，一卷带衬底层中的电迹线图案的电迹线与每一其它卷带衬底层中的对应迹线对准，每一堆叠卷带衬底层中的所述对应电迹线电耦合；以及
每一卷带衬底层中的所述电迹线图案的一群组n个迹线，其中n大于或等于所述多个快闪存储器半导体晶片中的快闪存储器半导体晶片的数目，每一卷带衬底层中的每一群组n个迹线具有由沿其长度切断的一个或一个以上迹线界定的布局，所述一个或一个以上迹线的所述布局对于每一卷带衬底层中的每一群组n个迹线而言均不同。
22、如权利要求21所述的快闪存储器封装，所述多个快闪存储器装置包括四个快闪存储器装置。
23、如权利要求21所述的快闪存储器封装，其进一步包括安装在额外卷带衬底层上的控制器半导体晶片，所述额外卷带衬底层堆叠于所述多个堆叠卷带衬底层上。
24、如权利要求23所述的快闪存储器封装，支撑所述快闪存储器晶片的所述多个卷带衬底层来自第一卷轴的衬底，且所述额外卷带衬底层来自第二卷轴的衬底。
25、如权利要求21所述的半导体封装，其中所述一个或一个以上电迹线通过穿过每一卷带衬底层冲压一个或一个以上孔而沿其长度被切断。
26、一种快闪存储器卡，其包括：
快闪存储器封装，其包含：
多个堆叠衬底层，所述多个堆叠衬底层各自包含电迹线图案，
多个快闪存储器半导体晶片，其附加到所述多个堆叠衬底层的一堆叠衬底层，以及
控制器半导体晶片，其附加到所述多个堆叠衬底层的一堆叠衬底层；
其中通过有选择地切断给定堆叠衬底层上的所述电迹线中的一个或一个以上电迹线，可相对于其它堆叠衬底层上的其它快闪存储器半导体晶片而唯一地寻址所述给定堆叠衬底层上的快闪存储器半导体晶片；以及
盖子，其中装有所述快闪存储器封装。
27、如权利要求26所述的快闪存储器卡，所述快闪存储器卡包括安全数字(SD)卡。
28、如权利要求26所述的快闪存储器卡，所述快闪存储器卡包括小型快闪、智能媒体、微型SD卡、MMC、xD卡、Transflash存储器卡及存储器棒中的一者。
29、如权利要求26所述的半导体封装，其中所述给定堆叠衬底层上的所述电迹线中的所述一个或一个以上电迹线是通过穿过所述给定衬底层冲压一个或一个以上孔而切断的，所述一个或一个以上孔切断所述一个或一个以上电迹线。
30、如权利要求26所述的半导体封装，其中支撑所述快闪存储器半导体晶片的所述多个堆叠衬底层是从卷带自动接合过程中使用的第一卷轴的卷带单个化的。
31、如权利要求30所述的半导体封装，其中支撑所述控制器半导体晶片的所述堆叠衬底层是从卷带自动接合过程中使用的第二卷轴的卷带单个化的。
32、如权利要求26所述的半导体封装，其中多个堆叠衬底层是五个堆叠衬底层且所述多个快闪存储器半导体晶片是四个半导体晶片。
CN2006800456304A 2005-11-02 2006-11-01 高密度三维半导体晶片封装 Expired - Fee Related CN101322231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/264,889 US7663216B2 (en) 2005-11-02 2005-11-02 High density three dimensional semiconductor die package
US11/264,889 2005-11-02
PCT/US2006/042664 WO2007056013A2 (en) 2005-11-02 2006-11-01 High density three dimensional semiconductor die package

Publications (2)

Publication Number Publication Date
CN101322231A true CN101322231A (zh) 2008-12-10
CN101322231B CN101322231B (zh) 2011-11-23

Family

ID=37995167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800456304A Expired - Fee Related CN101322231B (zh) 2005-11-02 2006-11-01 高密度三维半导体晶片封装

Country Status (6)

Country Link
US (2) US7663216B2 (zh)
EP (1) EP1949427A2 (zh)
KR (1) KR101015266B1 (zh)
CN (1) CN101322231B (zh)
TW (1) TWI339884B (zh)
WO (1) WO2007056013A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723287A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 双面三维线路芯片正装先封后蚀制造方法及其封装结构
CN114446858A (zh) * 2015-03-20 2022-05-06 罗茵尼公司 用于半导体装置转印的方法
CN115274614A (zh) * 2022-05-11 2022-11-01 厦门通富微电子有限公司 覆晶薄膜及其封装方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008142875A (ja) * 2006-12-13 2008-06-26 Hitachi Cable Ltd 個片切断用金型および半導体装置の製造方法
SG149724A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
EP2031598A1 (en) * 2007-08-31 2009-03-04 Axalto SA System and method of writing data in a flash memory on the basis of additional removable contact pads
US8951841B2 (en) * 2012-03-20 2015-02-10 Infineon Technologies Ag Clip frame semiconductor packages and methods of formation thereof
JP6118652B2 (ja) * 2013-02-22 2017-04-19 ルネサスエレクトロニクス株式会社 半導体チップ及び半導体装置
KR102099878B1 (ko) 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
KR101663558B1 (ko) 2016-05-23 2016-10-07 제엠제코(주) 패키지 파괴 방지 구조를 갖는 반도체 칩 패키지
US10615151B2 (en) * 2016-11-30 2020-04-07 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit multichip stacked packaging structure and method
US10957705B2 (en) * 2018-12-24 2021-03-23 Sandisk Technologies Llc Three-dimensional memory devices having a multi-stack bonded structure using a logic die and multiple three-dimensional memory dies and method of making the same
US11301151B2 (en) * 2020-05-08 2022-04-12 Macronix International Co., Ltd. Multi-die memory apparatus and identification method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US6486528B1 (en) * 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5873161A (en) 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
US6600222B1 (en) 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
US6929065B2 (en) * 2003-08-08 2005-08-16 James H. Cannon Latch-type tubing protector having C-shaped clamping members, a minimized running profile and a large holding force
US20070196671A1 (en) 2004-03-30 2007-08-23 Geltec Co., Ltd. Electromagnetic wave absorber
US7245021B2 (en) 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723287A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 双面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102723287B (zh) * 2012-06-09 2013-10-09 江苏长电科技股份有限公司 双面三维线路芯片正装先封后蚀制造方法及其封装结构
CN114446858A (zh) * 2015-03-20 2022-05-06 罗茵尼公司 用于半导体装置转印的方法
CN115274614A (zh) * 2022-05-11 2022-11-01 厦门通富微电子有限公司 覆晶薄膜及其封装方法

Also Published As

Publication number Publication date
US8653653B2 (en) 2014-02-18
EP1949427A2 (en) 2008-07-30
TWI339884B (en) 2011-04-01
CN101322231B (zh) 2011-11-23
TW200729448A (en) 2007-08-01
US20070096266A1 (en) 2007-05-03
KR20080080296A (ko) 2008-09-03
US20100102440A1 (en) 2010-04-29
WO2007056013A2 (en) 2007-05-18
US7663216B2 (en) 2010-02-16
WO2007056013A3 (en) 2007-07-26
KR101015266B1 (ko) 2011-02-18

Similar Documents

Publication Publication Date Title
CN101322231B (zh) 高密度三维半导体晶片封装
US7939920B2 (en) Multiple die integrated circuit package
US7514297B2 (en) Methods for a multiple die integrated circuit package
US7772686B2 (en) Memory card fabricated using SiP/SMT hybrid technology
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
US20070262434A1 (en) Interconnected ic packages with vertical smt pads
US8318535B2 (en) Method of fabricating a memory card using SiP/SMT hybrid technology
CN101627473B (zh) 形成用于高容量存储器卡的单层衬底的方法
US8502375B2 (en) Corrugated die edge for stacked die semiconductor package
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
JP2001177005A (ja) 半導体装置及びその製造方法
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection
TWI324385B (en) Multiple die integrated circuit package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGIES, INC.

Free format text: FORMER OWNER: SANDISK CORPORATION

Effective date: 20120913

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120913

Address after: Texas, USA

Patentee after: Sandy Technology Corp.

Address before: California, USA

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: Sandy Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

CF01 Termination of patent right due to non-payment of annual fee