CN101295204A - 主机板上的多相式电压调整器 - Google Patents

Abstract

本发明公开一种主机板上的多相式电压调整器，包括一脉冲宽度调制控制单元，于一第一时间周期中产生N个脉冲信号；一脉冲信号扩展电路，接收该N个脉冲信号，产生M个脉冲信号，且M＝2^K*N，K为正整数，其中，该脉冲信号扩展电路于一第二时间周期中产生M个脉冲信号，且该第二时间周期为该第一时间周期的2^K倍；M条电流提供路径，接收相对应的M个脉冲信号，并产生相对应的M个感测电压；以及一反馈信号切换电路，接收该M个感测电压，并将该M个感测电压依序切换成为N个感测电压，将该N个感测电压传回到该脉冲宽度调制控制单元。

Description

主机板上的多相式电压调整器

技术领域

本发明涉及一种主机板上的电压调整器，且特别涉及一种主机板上的多相式电压调整器。

背景技术

一般来说，计算机系统中会有一个电源供应器，此电源供应器可提供稳定的直流电压，例如12V或者5V，至计算机系统使得计算机系统可以运作。然而，由于中央处理器(CPU)的核心电压(core voltage，Vcore)与电源供应器所提供的直流电压并不相同，因此，在计算机系统的主机板上必须另行提供一电压调整器(voltage regulator，VR)将高的直流电压(例如12V)降压成为中央处理器(CPU)的核心电压(Vcore)(例如1.3V)。而此类型的电压调整器也可称为压降型直流/直流转换电路(buck DC/DC converter)。

請参照图1，其为公知计算机主机板上的单相式电压调整器。该单相式电压调整器包括一脉冲宽度调制(pulse width modulation，PWM)控制单元10、一驱动单元(driver)20、功率级电路(power stage circuit)30。其中，PWM控制单元10可以输出一脉冲信号(PWM)至驱动单元20。

再者，驱动单元20中有一引导逻辑电路(steering logic circuit)22以及二驱动电路(driving circuit)24、26。该引导逻辑电路22根据脉冲信号产生第一信号与第二信号，而二驱动电路24、26分别接收第一信号与第二信号后产生第一驱动信号S1与第二驱动信号S2。

再者，功率级电路30中包括一上功率晶体管(upper power FET)M1、一下功率晶体管(lower power FET)M2、一输出电感(output inductor)L、一电流感测电阻(current sense resistor)Rs、输出电容(output capacitor)Co。其中，上功率晶体管M1漏极(D)连接至一电源电压(Vcc)，上功率晶体管M1栅极(G)接收第一驱动信号S1，上功率晶体管M1源极(S)连接至输出电感L的第一端。下功率晶体管M2漏极(D)连接至输出电感L的第一端，下功率晶体管M2栅极(G)接收第二驱动信号S2，下功率晶体管M1源极(S)连接至接地端(GND)。再者，电流感测电阻Rs连接于输出电感L的第二端与核心电压输出端(Vcore)之间。而输出电容Co连接于核心电压输出端(Vcore)与接地端(GND)之间。

再者，核心电压输出端(Vcore)可连接至主机板上的电源层(power layer，未图示)，而电源层则接至中央处理器(CPU)用以提供中央处理器(CPU)所需的核心电压(Vcore)；再者，上功率晶体管M1与下功率晶体管M2为n型金属氧化物半导体晶体管(n-MOSFET)，而电源电压(Vcc)为12V。

由于第一驱动信号与第二驱动信号的驱动，输出电感L以及电流感测电阻Rs上会产生一输出电流(Io)至中央处理器(CPU)。而根据输出电流(Io)的大小可以得知中央处理器(CPU)是处于高运转负载或者是低运转负载。当中央处理器(CPU)是处于高运转负载时，根据电流感测电阻Rs上的感测电压(Vs)，PWM控制单元10上的反馈逻辑电路(feedback logic circuit)12可以接收感测电压(Vs)，并增加脉冲信号(PWM)的脉冲宽度(pulse width)用以提高输出电流(Io)；反之，当中央处理器(CPU)是处于低运转负载时，根据电流感测电阻Rs上的感测电压(Vs)，PWM控制单元10上的反馈逻辑电路(feedback logiccircuit)12可以接收感测电压(Vs)，并减少脉冲信号(PWM)的脉冲宽度(pulsewidth)，用以减少输出电流(Io)。

再者，由于中央处理器(CPU)的操作频率日益提升，相对地，中央处理器(CPU)所需的功率(瓦数)也大幅成长。公知的单相式电压调整器无法提供足够的电流至中央处理器(CPU)。因此，现今的主机板上中央处理器(CPU)所供应的电流皆是利用多相式电压调整器(multi-phase voltage regulator)来实现。

请参照图2A，其所示出的为公知计算机主机板上的四相式电压调整器。该主机板上具有四相电压调整器。该四相式电压调整器包括一脉冲宽度调制(PWM)控制单元40、第一驱动单元50、第二驱动单元60、第三驱动单元70、第四驱动单元80、第一功率级电路90、第二功率级电路100、第三功率级电路110、第四功率级电路120。其中，PWM控制单元40可以输出四相脉冲信号(PWM1、PWM2、PWM3、PWM4)分别至第一驱动单元50、第二驱动单元60、第三驱动单元70、第四驱动单元80。

再者，第一驱动单元50搭配第一功率级电路90、第二驱动单元60搭配第二功率级电路100、第三驱动单元700搭配第三功率级电路110、以及第四驱动单元80搭配第四功率级电路120后即形成四相电压调整器。再者，四个功率级电路90、100、110、120所输出的核心电压(Vcore)皆连接至主机板上的电源层(power layer，未图示)，而电源层则接至中央处理器(CPU)用以提供中央处理器(CPU)所需的核心电压(Vcore)。因此，中央处理器(CPU)所供应的电流是由四相电压调整器根据四个脉冲信号(PWM1、PWM2、PWM3、PWM4)来提供。再者，上述四个驱动单元的电路与图1中驱动单元的电路相同，因此其动作原理不再赘述；同理，上述四个功率级电路的电路与图1中功率级电路的电路相同，因此其动作原理不再赘述。

也就是说，当第一脉冲信号(PWM1)动作时，第一驱动单元50会根据第一脉冲信号(PWM1)产生相对应的第一驱动信号(S11)与第二驱动信号(S12)至第一功率级电路90，用以产生一第一输出电流(Io1)，而第一功率级电路90所输出的第一感测电压(Vs1)可以输入至PWM控制单元40中的反馈逻辑电路42，用以调整第一脉冲信号(PWM1)的脉冲宽度(pulse width)进一步调整第一输出电流(Io1)的大小。同理，当第二脉冲信号(PWM2)动作时，第二驱动单元60会根据第二脉冲信号(PWM2)产生相对应的第一驱动信号(S21)与第二驱动信号(S22)至第二功率级电路100，用以产生一第二输出电流(Io2)，而第二功率级电路100所输出的第二感测电压(Vs2)可以输入至PWM控制单元40中的反馈逻辑电路42，用以调整第二脉冲信号(PWM2)的脉冲宽度(pulsewidth)进一步调整第二输出电流(Io2)的大小。

同理，当第三脉冲信号(PWM3)动作时，第三驱动单元70会根据第三脉冲信号(PWM3)产生相对应的第一驱动信号(S31)与第二驱动信号(S32)至第三功率级电路110，用以产生一第三输出电流(Io3)，而第三功率级电路120所输出的第三感测电压(Vs3)可以输入至PWM控制单元40中的反馈逻辑电路42，用以调整第三脉冲信号(PWM3)的脉冲宽度(pulse width)进一步调整第三输出电流(Io3)的大小。同理，当第四脉冲信号(PWM4)动作时，第四驱动单元80会根据第四脉冲信号(PWM4)产生相对应的第四驱动信号(S41)与第二驱动信号(S42)至第四功率级电路120，用以产生一第四输出电流(Io4)，而第四功率级电路120所输出的第四感测电压(Vs4)可以输入至PWM控制单元40中的反馈逻辑电路42，用以调整第四脉冲信号(PWM4)的脉冲宽度(pulsewidth)进一步调整第四输出电流(Io4)的大小。

请参照图2B，其所示出的为公知的四相式电压调整器的脉冲信号示意图。PWM控制单元40以时间T为周期，在一个周期T中依序产生第一脉冲信号(PWM1)、第二脉冲信号(PWM2)、第三脉冲信号(PWM3)、第四脉冲信号(PWM4)。再者，周期T可平均区隔出四个时段，也即，第一时段t1、第二时段t2、第三时段t3、第四时段t4。也就是说，于第一时段t1中，第一脉冲信号(PWM1)可以动作并且利用第一感测电压(Vs1)来调整第一脉冲信号(PWM1)的脉冲宽度。同理，于第二时段t2中，第二脉冲信号(PWM2)可以动作并且利用第二感测电压(Vs2)来调整第二脉冲信号(PWM2)的脉冲宽度。于第三时段t3中，第三脉冲信号(PWM3)可以动作并且利用第三感测电压(Vs3)来调整第三脉冲信号(PWM3)的脉冲宽度。于第四时段t4中，第四脉冲信号(PWM4)可以动作并且利用第四感测电压(Vs4)来调整第四脉冲信号(PWM4)的脉冲宽度。

由于公知的PWM控制单元40的设计厂商仅提供固定数目的脉冲信号。也就是说，电压调整器的相数取决于PWM控制单元40的脉冲信号数目。然而，为了提供玩家级的使用者效能更高的计算机系统，现今的主机板上的中央处理器(CPU)可以进行超压(overvoltage)或者超频(overclocking)控制。然而，在无法增加电压调整器相数的情况之下进行超压或者超频控制，有可能造成电压调整器的效率降低、功率级电路产生过高的热能、功率晶体管烧毁、或者输出电容器损坏的情况发生。

发明内容

本发明提出一种多相电压调整器，包括一脉冲宽度调制控制单元，于一第一时间周期中产生N个脉冲信号；一脉冲信号扩展电路，接收该N个脉冲信号，产生M个脉冲信号，且M＝2^K*N，K为正整数，其中，该脉冲信号扩展电路于一第二时间周期中产生M个脉冲信号，且该第二时间周期为该第一时间周期的2^K倍；M条电流提供路径，接收相对应的M个脉冲信号，并产生相对应的M个感测电压；以及一反馈信号切换电路，接收该M个感测电压，并将该M个感测电压依序切换成为N个感测电压，将该N个感测电压传回到该脉冲宽度调制控制单元。

本发明提出一种主机板，包括：一脉冲宽度调制控制单元，产生N个脉冲信号；一脉冲信号扩展电路，接收的该N个脉冲信号，产生M个脉冲信号，其中M与N不相同；M条电流提供路径，接收相对应的M个脉冲信号，产生相对应的M个输出电流以及M个感测电压；一反馈信号切换电路，将该M个感测电压切换成为该N个脉冲信号；一电源层，连接该M条电流提供路径，以接收该M个输出电流，来提供一核心电压；以及一中央处理器，接收该核心电压。

本发明可增加相数，因此具有下列优点：(1)相数越多的电压调整器具有较低的涟波电流；(2)相数越多的电压调整器每一相的输出电流较小，使得电流提供路径上的电子组件不需承受较大的电流以及功率；(3)相数越多的电压调整器的每一相电压调整器的效率更高。

为了能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制：

附图说明

图1所示为公知的计算机主机板上的单相式电压调整器。

图2A所示为公知的计算机主机板上的四相式电压调整器。

图2B所示为公知的四相式电压调整器的脉冲信号示意图。

图3所示为本发明计算机主机板上的多相式电压调整器。

图4A所示为本发明脉冲信号扩展电路。

图4B所示为本发明脉冲信号扩展电路的信号示意图。

图5所示为本发明多相式电压调整器的脉冲信号示意图。

图6所示为本发明反馈信号切换电路。

图7所示为输出电流总和为100安培(A)时，不同相数的涟波电流(Iripple-current)与责任周期(D)之间的关系。

图8所示为四相(n＝4)电压调整器与十六相(n＝16)电压调整器的输出核心电压(Vcore)时的涟波电压比较图。

图9所示为四相(n＝4)电压调整器与八相(n＝8)电压调整器的输出总电流与效率(η)的关系图。

并且，上述附图中的附图标记说明如下：

10脉冲宽度调制控制单元    12反馈逻辑电路

20驱动单元                22引导逻辑电路

24、26驱动电路            30功率级电路

40脉冲宽度调制控制单元    42反馈逻辑电路

50第一驱动单元            60第二驱动单元

70第三驱动单元            80第四驱动单元

90第一功率级电路          100第二功率级电路

110第三功率级电路         120第四功率级电路

200脉冲宽度调制控制单元   202反馈逻辑电路

210脉冲信号扩展电路       212、214、216、218扩展单元

220反馈信号切换电路       310～380  电流提供路径

具体实施方式

本发明是将公知固定脉冲信号数目的PWM控制单元，延展成更多的脉冲信号使得主机板上可以达成更多相数的电压调整器。以提供N个脉冲信号的PWM控制单元为例，利用本发明的脉冲信号扩展电路(PWM extendingcircuit)可以产生M个脉冲信号。其中，M＝N*2^K，且K为正整数。

请参照图3，其为本发明计算机主机板上的多相式电压调整器。以N＝4且K＝1为例，本发明的脉冲信号扩展电路可将提供四个脉冲信号的PWM控制单元增加至八个脉冲信号，并达成主机板上具有八相式电压调整器。

本发明的多相电压调整器是利用产生四个脉冲信号的PWM控制单元来进行脉冲信号的扩展。多相电压调整器包括一脉冲宽度调制(PWM)控制单元200、一脉冲信号扩展电路210、一反馈信号切换电路(feedback signalswitching circuit)220、八条电流提供路径(current providing path)310～380。其中，每一条电流提供路径包括一驱动单元与一功率级电路的电路；再者，所有电流提供路径310～380的核心电压(Vcore)输出端皆连接至主机板上的电源层(power layer，未图示)，而电源层则接至中央处理器(CPU)用以提供中央处理器(CPU)所需的核心电压(Vcore)。因此，中央处理器(CPU)所供应的电流是由八相电压调整器根据八个脉冲信号(PWM1-1、PWM1-2、PWM2-1、PWM2-2、PWM3-1、PWM3-2、PWM4-1、PWM4-2)来提供。

由图3可知，PWM控制单元200可输出四相脉冲信号(PWM1、PWM2、PWM3、PWM4)，而脉冲信号扩展电路210接收四相脉冲信号(PWM1、PWM2、PWM3、PWM4)后产生八相脉冲信号(PWM1-1、PWM1-2、PWM2-1、PWM2-2、PWM3-1、PWM3-2、PWM4-1、PWM4-2)。再者，八条电流提供路径310～380接收八相脉冲信号，并可以产生相对应的八个输出电流(Io1-1、Io1-2、Io2-1、Io2-2、Io3-1、Io3-2、Io4-1、Io4-2)至中央处理器(CPU)，并达成具有八相式电压调整器的主机板。

由于八条电流提供路径310～380共可提供八个感测电压(Vs1-1、Vs1-2、Vs2-1、Vs2-2、Vs3-1、Vs3-2、Vs4-1、Vs4-2)，而PWM控制单元200中的反馈逻辑电路202仅可接收四个感测电压(Vs1、Vs2、Vs3、Vs4)。因此，本发明还提供一反馈信号切换电路220用以在特定的时段进行八条电流提供路径310～380提供的八个感测电压(Vs1-1、Vs1-2、Vs2-1、Vs2-2、Vs3-1、Vs3-2、Vs4-1、Vs4-2)切换至反馈逻辑电路202的四个感测电压(Vs1、Vs2、Vs3、Vs4)接收端的动作。

请参照图4A，其所图示为本发明脉冲信号扩展电路。脉冲信号扩展电路210中有四组完全相同的扩展单元(extending unit)212、214、216、218。以第一扩展单元212为例，第一扩展单元212包括一非门(NOT)、一D型触发器(D flip flop)、一第一与门(AND1)、一第二与门(AND2)。其中，非门(NOT)输入端接收第一脉冲信号(PWM1)，非门输出端连接至D型触发器的频率输入端(CK)。再者，D型触发器的数据输入端(D)与反向输出端(/Q)连接使得该D型触发器成为一分频器(frequency divider)。再者，第一与门(AND1)连接至D型触发器的反向输出端(/Q)并接收第一脉冲信号(PWM1)后产生第一之一脉冲信号(PWM1-1)；第二与门(AND2)连接至D型触发器的输出端(Q)并接收第一脉冲信号(PWM1)后产生第一之二脉冲信号(PWM1-2)。

请参照图4B，其为本发明脉冲信号扩展电路的信号示意图。由图4B可知，当第一脉冲信号(PWM1)产生的第一个脉冲(pulse)会成为第一之一脉冲信号(PWM1-1)的第一个脉冲；当第一脉冲信号(PWM1)产生的第二个脉冲(pulse)会成为第一之二脉冲信号(PWM1-2)的第一个脉冲，并依此类推。根据上述的第一扩展单元212的描述可知，利用四相脉冲信号(PWM1、PWM2、PWM3、PWM4)可以产生八相脉冲信号(PWM1-1、PWM1-2、PWM2-2、PWM2-2、PWM3-2、PWM3-2、PWM4-1、PWM4-2)。

请参照图5，其为本发明多相式电压调整器的脉冲信号示意图。其中，PWM控制单元200以时间T为周期，在一个周期T中依序产生第一脉冲信号(PWM1)、第二脉冲信号(PWM2)、第三脉冲信号(PWM3)、第四脉冲信号(PWM4)。再者，本发明的脉冲信号扩展电路输出的八个脉冲信号以时间2T(2^KT，K＝1)为周期，在一个周期2T中依序产生第一之一脉冲信号(PWM1-1)、第二之一脉冲信号(PWM2-1)、第三之一脉冲信号(PWM3-1)、第四之一脉冲信号(PWM4-1)、第一之二脉冲信号(PWM1-2)、第二之二脉冲信号(PWM2-2)、第三之二脉冲信号(PWM3-2)、第四之二脉冲信号(PWM4-2)。也就是说，本发明的脉冲信号扩展电路将周期2T平均区隔出八个时段，也即，第a时段ta、第b时段tb、第c时段tc、第d时段td，第e时段te、第f时段tf、第g时段tg、第h时段th。

也就是说，于第a时段ta中，第一之一脉冲信号(PWM1-1)可以动作并且利用第一之一感测电压(Vs1-1)来调整第一之一脉冲信号(PWM1-1)的脉冲宽度。同理，于第b时段tb中，第二之一脉冲信号(PWM2-1)可以动作并且利用第二之一感测电压(Vs2-1)来调整第二之一脉冲信号(PWM2-1)的脉冲宽度；于第c时段tc中，第三之一脉冲信号(PWM3-1)可以动作并且利用第三之一感测电压(Vs3-1)来调整第三之一脉冲信号(PWM3-1)的脉冲宽度；于第d时段td中，第四之一脉冲信号(PWM4-1)可以动作并且利用第四之一感测电压(Vs4-1)来调整第四之一脉冲信号(PWM4-1)的脉冲宽度。

于第e时段te中，第一之二脉冲信号(PWM1-2)可以动作并且利用第一之二感测电压(Vs1-2)来调整第一之二脉冲信号(PWM1-2)的脉冲宽度。于第f时段tf中，第二之二脉冲信号(PWM2-2)可以动作并且利用第二之二感测电压(Vs2-2)来调整第二之二脉冲信号(PWM2-2)的脉冲宽度；于第g时段tg中，第三之二脉冲信号(PWM3-2)可以动作并且利用第三之二感测电压(Vs3-2)来调整第三之二脉冲信号(PWM3-2)的脉冲宽度；于第h时段th中，第四之二脉冲信号(PWM4-2)可以动作并且利用第四之二感测电压(Vs4-2)来调整第四之二脉冲信号(PWM4-2)的脉冲宽度。

为了要使PWM控制单元200中的反馈逻辑电路202正常运作。请参照图6，其所示出的为本发明反馈信号切换电路。利用时分多路复用(timedivision multiplexing，TDM)的方式，于八个均分的时段中，分别控制反馈信号切换电路220上的开关，使得PWM控制单元200中的反馈逻辑电路202可接收到正确的感测电压并正确地调整电流提供路径上的输出电流。也就是说，于第a时段ta中，反馈逻辑电路202的第一感测电压(Vs1)输入端接收第一之一感测电压(Vs1-1)；于第b时段tb中，反馈逻辑电路202的第二感测电压(Vs2)输入端接收第二之一感测电压(Vs2-1)；于第c时段tc中，反馈逻辑电路202的第三感测电压(Vs3)输入端接收第三之一感测电压(Vs3-1)；于第d时段td中，反馈逻辑电路202的第四感测电压(Vs4)输入端接收第四之一感测电压(Vs4-1)。

于第e时段te中，反馈逻辑电路202的第一感测电压(Vs1)输入端接收第一之二感测电压(Vs1-2)；于第f时段tf中，反馈逻辑电路202的第二感测电压(Vs2)输入端接收第二之二感测电压(Vs2-2)；于第g时段tg中，反馈逻辑电路202的第三感测电压(Vs3)输入端接收第三之二感测电压(Vs3-2)；于第h时段th中，反馈逻辑电路202的第四感测电压(Vs4)输入端接收第四之二感测电压(Vs4-2)。

因此，根据本发明的实施利，本领域普通技术人员可以很轻易的利用本发明公开的内容。将具有N个脉冲信号的PWM控制单元扩展成为具有M个脉冲信号。其中，M＝N*2^K，且K为正整数。而达成主机板上的多相数的电压调整器具有如下之优点。

(I)相数越多的电压调整器具有较低的涟波电流：

电压调整器所产生的涟波电流(ripple current)定义为

$I_{\mathrm{ripple}-\mathrm{current}}=\frac{I_o}{n}\sqrt{\mathrm{nD}(1-\mathrm{nD})},$ 其中，n为电压调整器的相数，D为责任周期(duty cycle)，定义为 $D=\frac{V_{\mathrm{core}}}{V_{\mathrm{in}}}.$

请参照图7，其为输出电流总和为100安培(A)时，不同相数的涟波电流(Iripple-current)与责任周期(D)之间的关系。当输入电压(Vin)为12V且核心电压(Vcore)为1.3V时，责任周期D＝1.3/12＝0.1083。因此，当输出电流总和为100安培(A)且责任周期D＝1.3/12＝0.1083时可以得知，二相(n＝2)电压调整器会产生22.63安培(A)的涟波电流；三相(n＝3)电压调整器会产生16.508安培(A)的涟波电流；四相(n＝4)电压调整器会产生12.359安培(A)的涟波电流；八相(n＝8)电压调整器会产生4.463安培(A)的涟波电流。也就是说，相数越多的电压调整器具有较低的涟波电流。

(II)相数越多的电压调整器具有较低的涟波电压(ripple voltage)：

请参照图8，其所示出的为四相(n＝4)电压调整器与十六相(n＝16)电压调整器的输出核心电压(Vcore)时的涟波电压比较图。由图中可知，四相(n＝4)电压调整器的涟波电压约为12mV，而十六相(n＝16)电压调整器的涟波电压约为2mV。因此，相数越多的电压调整器具有较低的涟波电压，可使得中央处理器(CPU)操作更稳定。

(III)相数越多的电压调整器每一相的输出电流较小，使得电流提供路径上的电子组件不需承受较大的电流以及功率。一般来说，八相(n＝8)电压调整器上的电流为四相(n＝4)电压调整器上电流的50％，且八相(n＝8)电压调整器上的功率晶体管消耗的功率为四相(n＝4)电压调整器上功率晶体管消耗功率的25％。因此，相数越多的电压调整器所产生的热能会较少，使得计算机系统温度控制较容易。

(IV)相数越多的电压调整器的每一相电压调整器的效率更高。请参照图9，其所示出的为四相(n＝4)电压调整器与八相(n＝8)电压调整器的输出总电流与效率(η)的关系图。由图中可知，当输出总电流为88安培(A)时，四相(n＝4)电压调整器与八相(n＝8)电压调整器的效率会相差10％。以消耗功率130瓦(Watt)的中央处理器(CPU)来说，八相(n＝8)电压调整器可以节省13瓦(Watt)的功率消耗。

综上所述，虽然本发明已以优选实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (16)

1.一种多相电压调整器，包括：

一脉冲宽度调制控制单元，于一第一时间周期中产生N个脉冲信号；

一脉冲信号扩展电路，接收该N个脉冲信号，产生M个脉冲信号，且M＝2^K*N，K为正整数，其中，该脉冲信号扩展电路于一第二时间周期中产生M个脉冲信号，且该第二时间周期为该第一时间周期的2^K倍；

M条电流提供路径，接收相对应的M个脉冲信号，并产生相对应的M个感测电压；以及

一反馈信号切换电路，接收该M个感测电压，并将该M个感测电压依序切换成为N个感测电压，将该N个感测电压传回到该脉冲宽度调制控制单元。

2.如权利要求1所述的多相电压调整器，其中该脉冲宽度调制控制单元还包括一反馈逻辑电路，接收反馈信号切换电路输出的该N个感测电压，用以调整相对应N个脉冲信号的脉冲宽度。

3.如权利要求1所述的多相电压调整器，其中该脉冲信号扩展电路具有N组扩展单元，每一该扩展单元包括：

一非门，一输入端接收N个脉冲信号其中之一；

一D型触发器，一频率输入端连接该非门的一输出端，该D型触发器的一数据输入端与一反向输出端连接；

一第一与门，一第一输入端连接该D型触发器的该反向输出端，一第二输入端接收该N个脉冲信号其中之一，产生M个脉冲信号之一第一脉冲信号；以及

一第二与门，一第一输入端连接该D型触发器的一正向输出端，一第二输入端接收该N个脉冲信号其中之一，产生该M个脉冲信号之一第二脉冲信号。

4.如权利要求1所述的多相电压调整器，其中每一该电流提供路径包括：

一驱动单元，接收该M个脉冲信号其中之一后，产生一第一驱动信号与一第二驱动信号；以及

一功率级电路，接收该第一驱动信号与该第二驱动信号后，产生一第一输出电流与该M个感测电压其中之一。

5.如权利要求4所述的多相电压调整器，其中该驱动单元包括：

一引导逻辑电路，接收该M个脉冲信号其中之一后，产生一第一信号与一第二信号；

一第一驱动电路，接收该第一信号后，产生该第一驱动信号；以及

一第二驱动电路，接收该第二信号后，产生该第二驱动信号。

6.如权利要求4所述的多相电压调整器，其中该功率级电路包括：

一上功率晶体管，一漏极连接至一电源电压，一栅极接收该第一驱动信号；

一下功率晶体管，一栅极接收该第二驱动信号，一源极连接至一接地端；

一输出电感，一第一端连接至该上功率晶体管的一源极与该下功率晶体管的一漏极；

一电流感测电阻，连接至该输出电感的一第二端与一功率级电路的一输出端之间；以及

一输出电容，连接于该一功率级电路的该输出端与该接地端之间。

7.如权利要求6所述的多相电压调整器，其中该功率级电路的该输出端连接至一主机板上的一电源层，使得该第一输出电流经由该电源层传递至一中央处理器。

8.如权利要求6所述的多相电压调整器，其中该电流感测电阻上的电压即为该M个感测电压其中之一。

9.一种主机板，包括：

一脉冲宽度调制控制单元，产生N个脉冲信号；

一脉冲信号扩展电路，接收该N个脉冲信号，产生M个脉冲信号，其中M与N不相同；

M条电流提供路径，接收相对应的M个脉冲信号，产生相对应的M个输出电流以及M个感测电压；

一反馈信号切换电路，将该M个感测电压切换成为该N个感测电压；

一电源层，连接该M条电流提供路径，以接收该M个输出电流，来提供一核心电压；以及

一中央处理器，接收该核心电压。

10.如权利要求9所述的主机板，其中该脉冲宽度调制控制单元于一第一时间周期中产生N个脉冲信号，且该脉冲信号扩展电路于一第二时间周期中产生M个脉冲信号，且M＝2^K*N，K为正整数，该第二时间周期为该第一时间周期的2^K倍。

11.如权利要求9所述的主机板，其中该脉冲信号扩展电路具有N组扩展单元，且每一该扩展单元包括：

一非门，一输入端接收N个脉冲信号其中之一；

一D型触发器，一频率输入端连接该非门的一输出端，该D型触发器的一数据输入端与一反向输出端连接；

一第一与门，一第一输入端连接该D型触发器的该反向输出端，一第二输入端接收该N个脉冲信号其中之一，产生M个脉冲信号的一第一脉冲信号；以及

一第二与门，一第一输入端连接该D型触发器的一正向输出端，一第二输入端接收该N个脉冲信号其中之一，产生该M个脉冲信号的一第二脉冲信号。

12.如权利要求9所述的主机板，其中每一该电流提供路径包括：

一驱动单元，接收该M个脉冲信号其中之一后，产生一第一驱动信号与一第二驱动信号；以及

一功率级电路，接收该第一驱动信号与该第二驱动信号后，产生一第一输出电流。

13.如权利要求12所述的主机板，其中该驱动单元包括：

一引导逻辑电路，接收该M个脉冲信号其中之一后，产生一第一信号与一第二信号；

一第一驱动电路，接收该第一信号后，产生该第一驱动信号；以及

一第二驱动电路，接收该第二信号后，产生该第二驱动信号。

14.如权利要求12所述的主机板，其中该功率级电路包括：

一上功率晶体管，一漏极连接至一电源电压，一栅极接收该第一驱动信号；

一下功率晶体管，一栅极接收该第二驱动信号，一源极连接至一接地端；

一输出电感，一第一端连接至该上功率晶体管的一源极与该下功率晶体管的一漏极；

一电流感测电阻，连接至该输出电感的一第二端与一功率级电路的一输出端之间；以及

一输出电容，连接于该一功率级电路的一输出端与该接地端之间。

15.如权利要求14所述的主机板，其中该电流感测电阻上的电压即为该M个感测电压其中之一。

16.如权利要求9所述的主机板，其中该脉冲宽度调制控制单元还包括一反馈逻辑电路，接收反馈信号切换电路输出的该N个感测电压，用以调整相对应N个脉冲信号的脉冲宽度。

Images