[go: up one dir, main page]

CN101288165B - 在用于液晶显示器的玻璃基板上制造导电特征的方法和装置 - Google Patents

在用于液晶显示器的玻璃基板上制造导电特征的方法和装置 Download PDF

Info

Publication number
CN101288165B
CN101288165B CN2006800378930A CN200680037893A CN101288165B CN 101288165 B CN101288165 B CN 101288165B CN 2006800378930 A CN2006800378930 A CN 2006800378930A CN 200680037893 A CN200680037893 A CN 200680037893A CN 101288165 B CN101288165 B CN 101288165B
Authority
CN
China
Prior art keywords
glass substrate
photoresist mask
plating
transoid
metallicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800378930A
Other languages
English (en)
Other versions
CN101288165A (zh
Inventor
杰弗里·马克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101288165A publication Critical patent/CN101288165A/zh
Application granted granted Critical
Publication of CN101288165B publication Critical patent/CN101288165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供用于将金属特征限定为液晶显示器(LCD)一部分的方法和系统。该方法应用于玻璃基板，并且该玻璃基板具有限定在该玻璃基板或该玻璃基板的层上的掩蔽导电金属层(例如，阻挡层)。反型光刻胶掩模施加在该掩蔽导电金属层上。然后在该反型光刻胶掩模上形成电镀弯液面。该电镀弯液面至少包含电解溶液和电镀化学品，其中，该电镀弯液面在掩蔽导电金属层上的未被该反型光刻胶掩模覆盖的区域内形成金属特征。

Description

在用于液晶显示器的玻璃基板上制造导电特征的方法和装置
技术领域
本发明涉及在液晶显示器(LCD)应用中制造镀金属特征(feature)。
背景技术
电镀是得到公认的沉积技术。在半导体制造领域，电镀通常在单晶片处理器中执行，该晶片浸在电解液中。在电镀过程中，该晶片通常放置在晶片支架上，其相对于作为阳极的带正电的平板(也浸在该电解液中)为负的或接地电位。为形成铜层，例如，该电解液通常为大约0.3M到大约0.85M之间的CuSO4，pH在大约0到大约2之间(通过H2SO4调节)，并具有痕量级(ppm浓度)的专有有机添加剂以及Cl-，以提高沉积质量。在该电镀处理工艺过程中，通常转动该晶片，以有利于均匀地电镀。在该电镀处理工艺过程中获得足够的膜厚度后，将该晶片从电镀室移到另一个室，在该室中在去离子(DI)水中清洗晶片，以从该晶片表面去除剩余的电解液。接着，该晶片经历额外的湿处理，以从背面和斜面边缘去除不需要的铜，然后用另外的DI水清洗去除湿处理化学剩余物。然后，在准备进行化学机械平面化(CMP)操作之前，干燥并冷却该晶片。
尽管在半导体晶片制造中通常使用湿电镀工艺处理，但是，到目前为止，湿电镀尚未用在LCD制造中。这主要归因于通常用在制造中的LCD的尺寸。例如，一些LCD是由3米乘3米尺寸范围的玻璃基板制造。该大尺寸使得传统意义上的电镀不能进行，因为这会产生遍及该表面区域的严重不均匀性。其次，因为CMP操作不会在如此大的基板上起作用，所以铜电镀是不切实际的。出于这些原因，LCD金属特征限制为溅射铝特征，然后该特征被蚀刻，以限定需要的布图。当前处理工艺的缺点也是该玻璃基板的尺寸。要得到基本上均匀溅射的3米乘3米的基板会需要非常大的源靶材(例如，与该基板大约相同尺寸的铝靶材)。该靶材的成本巨大，但需要大的靶材来执行铝溅射。
鉴于上述内容，需要能够在玻璃基板(如用在LCD应用中的基板)上更有效地制造金属特征的方法和装置。
发明内容
总的来说，本发明限定了能够使用局部电镀制造金属特征以在LCD中限定金属特征的方法和系统，该LCD限定在玻璃基板上。应当理解的是，本发明可以以多种方式实现，包括处理工艺、装置、系统、设备、或方法。以下描述本发明的多个创新性的实施方式。
在一个实施方式中，公开了一种用于在玻璃基板上制造金属特征的方法。该方法包括在该玻璃基板上施加光刻胶层。然后，在光刻胶层上形成多个特征的图案，以限定反型光刻胶掩模(inversephotoresist mask)。然后在该反型光刻胶掩模上局部施加电镀流体，从而在未被该反型光刻胶掩模覆盖的区域内形成电镀材料。在其后的操作中，去除该反型光刻胶掩模，以在该未被该反型光刻胶掩模覆盖的区域内限定金属特征。
在另一个实施方式中，公开了一种用于在玻璃基板上限定金属特征的系统。该系统包括光刻单元。该光刻单元配置为在玻璃基板或形成在该玻璃基板上的层之上施加和限定反型光刻胶掩模。提供接近电镀头(proximity plating head)。该接近电镀头配置为形成将施加到该反型光刻胶掩模的电镀弯液面(meniscus)。该电镀弯液面至少包含电解液和电镀化学品(plating chemistry)。提供光刻胶清除器以去除该反型光刻胶掩模，留下在先前未被该反型光刻胶掩模覆盖的区域中形成的金属特征。
在又一个实施方式中，公开一种用于限定将成为液晶显示器(LCD)一部分的金属特征的方法。该方法应用于玻璃基板，该玻璃基板的掩蔽导电金属层(例如，阻挡层)限定在该玻璃基板或该玻璃基板的一层上。在该掩蔽导电金属层上施加反型光刻胶掩模。然后在该反型光刻胶掩模上形成电镀弯液面。该电镀弯液面至少包含电解液和电镀化学品，其中该电镀弯液面在该掩蔽导电金属层上未被该反型光刻胶掩模覆盖的区域内形成金属特征。
从下面结合附图、以实例的方式说明本发明原理的详细描述中，本发明的其他方面和优点将变得显而易见。
附图说明
通过下面结合附图的详细描述，本发明将变得容易理解。为便于描述，相同的参考标号表示相同的结构元件。
图1示出了在其上制造有层的玻璃基板的横截面示意图。
图2-图7示出了示例性的金属特征，其可使用反型光刻胶掩模和局部电镀处理工艺制造。
图8A、8B、8C、和8D-1-2示出了用于利于在具有反型光刻胶掩模的基板上局部电镀的示例性结构。
图9示出了用于在LCD基板上制造金属特征的示例性的处理工艺流程。
图10-图11示出了用于制造将被用在LCD中的TFT器件的层的示例性的处理工艺流程。
图12示出了示例性的底栅TFT结构。
具体实施方式
公开了一种发明，该发明为在用于液晶显示器(LCD)制造中的玻璃基板上制造镀金属特征的方法和装置。该方法实现了形成镀金属特征而不需要昂贵的金属溅射(例如，其使用昂贵的并且大的金属靶材)的方法。由于现代LCD的大(sheer)尺寸，制造商要求在大至3米乘3米的玻璃基板上制造镀金属特征。结果，大尺寸要求专门设计的金属溅射室和昂贵的大的金属靶材(有时与基板一样大)。本发明的方法利用反型光刻胶掩模和之后的局部镀金属电镀。该镀金属将在该光刻胶掩模中形成，以限定该镀金属特征。然后，去除该光刻胶掩模，以限定期望的镀金属特征。
在下面的描述中，阐述了许多具体细节以提供对本发明的彻底理解。然而，本领域的普通技术人员可以理解的是，本发明可不利用这些具体细节的一些或全部来实现。在有的情况下，公知的工艺操作没有详细描述，以免不必要地混淆本发明。
图1示出了在其上制造有层的玻璃基板100的横截面示意图。在玻璃基板100上制造的层是在制造由多个薄膜晶体管(TFT)组成的液晶显示器时所通常制造的那些层。因此，列举的图1到7的示意图示出了在玻璃基板100上制造TFT时执行的示例性处理工艺操作。然而，本发明的教导可同等地适用于在玻璃基板上制造任何镀金属结构，如用在LCD制造商中的所使用的那些镀金属结构。示例性TFT可以指顶栅TFT、底栅TFT以及其它TFT类型。这些TFT器件的每个的几何安排以它们特定的方式变化，然而，每个均使用镀金属特征，并且可根据本发明的教导形成这些特征。
再次参考图1，玻璃基板100示出非晶硅特征102，在其上已经形成图案。众所周知，非晶硅特征102通过首先沉积非晶硅层而形成。尽管非晶硅特征102显示为在玻璃基板100上形成，但LCD制造领域的技术人员可以理解的是，在形成该非晶硅层之前，在玻璃基板100上可适当地制造其它膜、层、或特征。因此，示出的结构仅仅是一个实例，在该结构中非晶硅形成在玻璃基板100上。继续结合该实例，使该非晶硅形成图案(例如，利用合适的蚀刻处理工艺)，从而形成多个非晶硅特征102。
非晶硅特征102限定该半导体材料，其能够限定晶体管，如TFT。通常使用非晶硅，这是因为其适应于在低温处理工艺中(通常大约300摄氏度到大约400摄氏度)使用玻璃基板的大区域制造。通常，遍及玻璃基板100形成TFT阵列，从而可限定像素化的屏幕。一旦形成非晶硅特征102后，在非晶硅特征102上形成介电层104。介电层104是氮化硅(SiN)介电层。然后，使介电层104形成图案，从而形成接触孔103，其暴露非晶硅特征102。
图2示出了图1中当在介电层104和非晶硅特征102的暴露区域之上形成阻挡层106之后的横截面示意图。该阻挡层106可以是氮化钽(TaN)材料或镍(Ni)材料。该阻挡层的厚度优选地在大约25埃到大约200埃的范围内，并且更优选地在大约50埃到大约150埃之间。阻挡层106应当在整个表面上提供导电层，该导电层在此处理步骤是暴露的。通过在整个表面上形成阻挡层106，将为局部电镀操作限定导电路径，这将在以下进行讨论。
图3示出图2中当在阻挡层106上形成光刻胶层108之后的横截面示意图。光刻胶层108所形成的厚度将控制将在光刻胶层108的形成图案的区域内所形成的金属图案的最终厚度。在一个实施方式中，如图4所示使光刻胶层108形成图案，从而该暴露区域将限定镀金属将最终在哪里存在。图4的形成图案的光刻胶层108’限定金属图案区域110，其中镀有镀金属。在这个实施方式中，光刻胶层108的厚度将限定该镀金属特征的厚度。例如，形成图案的光刻胶108’的厚度接近大约1微米(例如，10,000埃)的数量级。因此，光刻胶108’的厚度配置为控制该镀金属线所期望的厚度，该镀金属线将在去除光刻胶的区域内形成。形成图案的光刻胶层108’限定反型光刻胶掩模。
图5示出了所得到的金属图案112，其电镀在形成图案的光刻胶108’内。如下面将要讨论的，通过电镀处理工艺形成金属图案112，该电镀处理工艺局部扫描在形成图案的光刻胶108表面上的电镀材料，从而仅在该光刻胶不存在并且与该下层的阻挡层106相接触的区域内进行电镀。
在接下来的步骤中，去除形成图案的光刻胶108’，如图6所示，然后在图7中去除阻挡层106。得到的结构是镀金属特征112，其通过仅在形成图案的光刻胶层内进行电镀而形成，在该层内形成图案的光刻胶层108’限定金属图案112的厚度、形状、和位置。在这个实例中，金属图案112限定导电栅，其通过电介质104与非晶硅图案102相接触。如上所述，非晶硅特征102可用于在液晶显示器(LCD)中限定TFT。
图8A示出了玻璃基板100的顶视图。玻璃基板100的顶视图示出遍及玻璃基板100形成的多个TFT 142。在当今的尺寸中，玻璃基板100可以在大约3米乘3米的范围内。如果需要较小的显示器，则可通过将大的制造的3米乘3米的基板切割为较小的面板而形成显示器屏幕。尽管玻璃基板100的尺寸较大并且可能继续增加，但是接近电镀头130配置为执行电镀处理工艺，其在该电镀头下方的局部电镀区域上是可控的。如图所示，该接近电镀头设计为在玻璃基板100的表面上沿着扫描方向132进行扫描。
接近头130的扫描将限定在其上进行电镀的电镀区域138和当接近头130沿着方向132扫描时限定将被电镀的区域的非电镀区域140。在一个实施方式中，为能够进行扫描，接近头130可设计为移动，或者玻璃基板可设计为移动，或两个都能移动。如上所述，接近头130设计为电镀处理过的玻璃基板100的特定局部区域，从而将未被该光刻胶覆盖的区域电镀至填充形成图案的光刻胶材料108’限定的空隙的程度。因此，电镀区域138限定那些由图4中的形成图案的光刻胶108’所限定的电镀区域。在一个实施方式中，接近电镀头130可设计为适于在玻璃基板100的整个表面上扫描的任何长度。因此，玻璃基板100的实际尺寸并不决定接近头130扫描和输送局部电镀的能力。尽管在图中未示出，但接近头130也可比玻璃基板100的宽度短。在这种情况下，接近头130可设计为光栅(raster)扫描表面，直到扫描完整个表面或期望电镀的区域。
如图8B所示，接近电镀头130的底部将包括多个端口(限定在接近电镀头130内的孔或通道)，这些端口允许流体输送到玻璃基板100的表面并形成电镀弯液面。然而，应当注意的是，只要能够形成电镀弯液面，这些端口的实际构造可在数量和几何布局上有所不同。在一个实例中，多个流体输送端口134限定在接近电镀头130的大约中心区域，并且多个流体去除端口136限定为围绕流体输送端口134。可使用真空利用这些流体去除端口136去除流体。该安排将允许设计用于电镀该形成图案的光刻胶之间的镀金属材料的流体有效地输送到玻璃基板100的表面，并且通过流体去除端口136去除多余的电镀流体。所以接近电镀头130设计为形成可控的弯液面131(如图8D-1和图8D-2所示)。
图8C示出了玻璃基板100的三维图，其中接近电镀头130在可以形成在玻璃基板100上的层之上扫描。接近电镀头130设计为具有多个导管133，其通过流体输送端口134输送流体并通过流体去除端口136去除流体。导管数量和端口数量的配置依赖于接近电镀头130的几何形状、长度、和尺寸。因此，导管133及端口134和136仅仅是示例性的，以说明输送该流体的功能，其中，该流体设计为在光刻胶掩模的暴露区域上电镀导电材料。以下将提供对示例性电镀流体材料的讨论。
图8D-1示出了图8C的横截面示意图，其中，接近电镀头130沿着方向132在形成在玻璃基板100的表面上的层之上扫描。接近电镀头130设计为通过输送可控的电镀弯液面131的方式执行电镀。电镀弯液面131将在形成的形成图案的光刻胶108’内留下电镀区域112。如上所述，玻璃基板100设计为具有多个特征，其限定遍及玻璃基板100表面的TFT阵列。电镀弯液面131的输送将确保该电镀材料施加在形成图案的光刻胶108’上，从而金属图案112将保留在光刻胶108’的形成图案的区域内。上面也提到，该金属具有由光刻胶层108的厚度所限定的厚度水平。当然，形成图案的金属112可以近似于光刻胶108的厚度或其稍微变化，这依赖于所期望的处理工艺条件。
图8D-2示出了设在支撑件上的LCD玻璃基板100的横截面示意图。该支撑件可以是脊形支撑件、柔性支撑件、或包括传送带组件的支撑件，其中，该传送带组件用于在制造厂或制造阶段中便捷地移动基板。为限定一个示例性电镀处理工艺的目的，该支持件配置为LCD玻璃基板100连接到导电触点160。导电触点160设计为与阻挡层106电接触，阻挡层106是在介电层104表面上沉积的掩蔽层。通过确保该导电触点与阻挡层106导电(该阻挡层是在玻璃基板100的整个表面上沉积的掩蔽层)，电镀弯液面131(其提供有正电源154)将完成所需的利于该电镀处理工艺的导电路径。在该实例中，导电触点连接到负电源152。
该负电源152提供负偏置电力，其对该阻挡层106充电以起到阴极的作用。电触点可建立为单点触点、在该基板长度上条状触点、或通过基板边缘的多个点触点的形式。
接近电镀头130作为阳极由正电源154的正电力进行充电。接近电镀头130通过臂130a悬于该基板上方。臂130a可包含导管通道，用于容置一个或多个输送和去除在电镀操作中使用的流体的导管。当然，该导管通道可通过任何其它合适的技术连接到接近电镀头130，如捆扎在臂130a上等等。在一个实施方式中，臂130a是利于接近电镀头130纵贯基板进行移动的系统的一部分。
接近电镀头130的移动可以程序控制，从而以多种方式扫描该基板。应当理解的是，该系统是示例性的，并且可以使用任何其他合适类型的构造，其可使得一个或多个接近电镀头的移动紧密接近该基板。
此处所使用的局部金属/镀金属电镀，意指在该接近电镀头130下限定区域，在该区域内沉积金属材料。如图所示，在接近电镀头130下的区域小于基板的表面区域。因此，仅在接近头102下的给定点及时地进行局部金属电镀。为在基板表面上完成更多的金属电镀，接近电镀头130需在基板的另一个表面区域上移动。
在阻挡层106上的种子层(seed layer)(未示出)是可选的，但是，执行电镀操作之前在该阻挡层上形成种子层会有利于某些实施方式。当电镀的材料是铜时，种子层通常是使用已知技术溅射或沉积的薄铜层。之后，随着接近电镀头130在局部区域上行进处理，在该种子层上形成沉积的金属层(例如，以形成图5中的金属图案112)。通过电化学反应的方式形成沉积金属，包含在弯液面131内的电解液有利于该电化学反应，该弯液面131限定在接近电镀头130和种子层(或阻挡层106)之间。
该电镀化学品通过多个流体输送端口134提供，其能够使得在接近电镀头130下进行局部金属电镀。电镀化学品可设计为用于铜沉积，然而，依赖于特定应用(即，所需金属材料的类型)，可替换为其他电镀化学品。该电镀化学品可由沉积金属、合金或复合金属材料的水溶液形成。在一个实施方式中，沉积金属可以包括但不限于，铜材料、镍材料、铊材料、钽材料、钛材料、钨材料、钴材料、合金材料、复合金属材料等中的一种。
该电镀化学品优选地限制在弯液面131内，弯液面131限定为位于未被该反型光刻胶掩模覆盖的暴露的种子层(或阻挡层106)上的薄流体层。为了进一步限制和限定弯液面131，可通过额外的流体输送端口(未示出)施加异丙醇(IPA)蒸汽。弯液面131的厚度可基于所期望的应用而有所不同。在一个示例中，该弯液面的厚度可以在大约0.1mm到大约10mm之间的范围内变化。因此，接近电镀头130靠近该基板表面设置。此处所使用的用语“靠近”限定在接近电镀头130的下表面和该基板表面之间的间隔，并且该间隔应当足以形成流体弯液面。多个流体去除端口136提供真空以去除由多个流体输送端口134输送的电镀反应流体副产物。
根据本发明的一个方面，通过在由多个流体输送端口134提供的电解液中发生化学反应形成沉积电镀材料。将接近电镀头130作为阳极进行充电可有利于该化学反应。在一个实例中，该接近头电连接到正偏置电压电源。为能够进行电镀，该化学制剂中的离子还原在暴露的种子层或阻挡层上执行，该种子层或阻挡层通过电连接到负偏置电源而作为阴极被充电。该化学反应使得金属层在该反型光刻胶掩模内形成为沉积层。经由多个流体去除端口136去除反应副产物和耗尽的反应物流体。
图9示出了用在LCD基板镀金属特征制造中的方法操作的流程图。该方法开始于操作200，其中玻璃基板(其可具有在先制造的层)覆盖有给定厚度的光刻胶，该厚度将限定目标镀金属厚度。在操作202中使该光刻胶形成图案。该图案将限定将形成的镀金属特征的形状、尺寸、和位置，由此限定反型光刻胶掩模。在操作204中，在该形成图案的光刻胶表面上扫描镀金属的局部电镀。将在未被该光刻胶覆盖的暴露表面内形成该镀金属，以限定期望的金属特征。在操作206中，去除该光刻胶，然后执行其他步骤以在操作208中限定TFT。如果需要额外的金属特征，可以实施多次相同的反型掩模/局部电镀。
图10示出了根据本发明一个实施方式的当使用局部电镀弯液面限定金属图案以形成液晶显示器的TFT时所执行的处理工艺操作的流程图。该方法开始于操作250，其中，在液晶显示器基板上形成非晶硅晶体管结构。如上所述，依赖于TFT结构的类型，该非晶硅可在先前限定在该玻璃基板上的制造好的层上形成。遍及该液晶显示器基板限定该非晶硅晶体管结构，以形成用在液晶显示器技术中的TFT阵列。
在操作252中，在非晶硅晶体管结构252之上形成介电层，然后在操作254中穿过该介电层将接触孔向下蚀刻至该非晶硅结构。在操作256中，阻挡层沉积为在该LCD基板上的掩蔽层，其覆盖该介电层和暴露的接触孔。接着，将导电种子层施加到该沉积的阻挡层上。在一个实施方式中，该导电种子层为铜种子层，其形成在该阻挡层上，该阻挡层通常为氮化钽(TaN)层。在操作260中，使反型光刻胶掩模形成图案，用于限定金属图案。该反型光刻胶掩模将暴露下层的导电种子层。
在操作260中，在该LCD基板上扫描局部电镀弯液面，从而在该反型光刻胶掩模内沉积导电材料。该导电材料限定金属图案。在一个实施方式中，该电镀弯液面设计为电镀铜层，然后该铜层将与在操作258中形成的该导电铜种子层相接触。如以上根据图8D-2所述，因为在正电源154和负电源152之间形成导电路径，所以允许局部电镀弯液面电镀该铜材料，该负电源连接到该基板(以及该导电阻挡层和种子层)。通过创建该电路径，可以让电镀弯液面131在未被该反型光刻胶掩模覆盖的区域内电镀导电材料，例如，铜。
在操作264中，去除该光刻胶掩模。可使用任何去除该光刻胶掩模的处理工艺，包括湿光刻胶去除处理工艺。在操作266中，去除暴露的阻挡层和该导电种子层，暴露该介电层并留下所限定的金属图案。然后该操作可进行到操作268的LCD制造处理工艺中的下一步。
图11示出了用于操作350中在LCD基板上形成LCD TFT器件的处理工艺操作。在操作352中，碳化硅(SiN)层在该非晶硅晶体管结构上形成，遍及该LCD基板限定这些结构。然后在操作354中穿过该氮化硅层将接触孔向下蚀刻至该非晶硅结构，然后在操作356中，阻挡层在该LCD基板上沉积为掩蔽层，其覆盖该氮化硅层和该接触孔。在操作358中，使反型光刻胶掩模形成图案，用于限定金属图案。因此，该反型光刻胶掩模将在需要形成镀金属特征的区域内暴露下层的阻挡层。
在操作360中，在该LCD基板上扫描局部电镀弯液面。然后在该反型光刻胶掩模(inverse pattern mask)内使用局部电镀弯液面沉积导电材料。因此该导电材料将限定金属图案。在操作362中，去除该光刻胶掩模，以及在操作364中，去除该阻挡层而暴露该氮化硅层并且留下限定的金属图案。然后，在操作366中，该处理工艺可进行至制造LCD显示器的进一步的操作。
值得注意的是，实现了不需要向下溅射镀金属材料而形成镀金属图案，并然后执行蚀刻操作以限定该金属图案，这在铝金属特征限定中常见。另外，值得注意的是不需要化学机械抛光(CMP)操作，这在半导体领域中的铜特征限定中常见。由于玻璃基板的尺寸，CMP处理是不可行的，并且出于这个原因，传统的LCD制造使用昂贵的铝溅射(利用昂贵的大溅射靶材)以及蚀刻。也就是说，铜特征尽管由于它们的属性是有益的，但是当需要CMP操作以去除多余材料时是不可行的。此外，由于一些蚀刻操作的升高的温度，导致一些蚀刻操作在LCD制造中不可行。即，由于玻璃基板不能承受更高的热度，所以不可以在LCD制造中升高温度。至少出于这些原因，在大基板上的局部电镀特征的限定在该领域是一种进步，其能够制造较低阻抗的铜金属线(这可提高晶体转换速度)，而不需要昂贵的溅射室、CMP操作、昂贵的靶材、和升高的温度。
图12示出了示例性底栅TFT结构。在该实例中，金属溅射用于限定栅电极和电容器(Cs)电极。根据一个实施方式，通过首先形成反型光刻胶掩模以及然后使用局部电镀头电镀来限定这些金属特征。也可通过首先形成该反型光刻胶掩模以及然后使用该局部电镀头电镀来限定源极和漏极电极。因此，实际的结构形状或几何形状并不受这里公开的本发明的限制。相反，如上所述，可使用反型光刻胶掩模以及然后使用该局部电镀头电镀来限定任何形状、尺寸或特征布图。
尽管根据多个优选实施方式描述本发明，但是可以理解的是，阅读了先前说明并研究了这些附图的本领域的技术人员能够实现各种改变、增加、置换及其等同方式。例如，这里描述的电镀系统可用于任何形状和尺寸的基板。因此本发明意在包括落在请求保护的发明的真正的精神和范围内的这些改变、增加、置换和等同方式。

Claims (17)

1.一种用于在玻璃基板上制造金属特征的方法，包括：
在所述玻璃基板上施加光刻胶层；
在所述光刻胶层上形成多个特征图案，以限定反型光刻胶掩模；
在所述反型光刻胶掩模上局部地施加电镀流体，以在未被所述反型光刻胶掩模覆盖的区域内形成电镀材料，其中所述局部地施加电镀流体是通过光栅扫描期望电镀的区域实现的；以及
去除所述反型光刻胶掩模，以在未被所述反型光刻胶掩模覆盖的所述区域内限定所述金属特征。
2.根据权利要求1所述的用于在玻璃基板上制造金属特征的方法，其中，在所述光刻胶层上形成所述多个特征图案包括在光刻系统中向所述光刻胶施加光。
3.根据权利要求1所述的用于在玻璃基板上制造金属特征的方法，其中，局部地施加所述电镀流体包括对所述反型光刻胶掩模以及所述未被所述反型光刻胶掩模覆盖的所述区域施加电镀弯液面。
4.根据权利要求3所述的用于在玻璃基板上制造金属特征的方法，其中，所述基板包括连续的导电膜，并且所述光刻胶施加在所述连续的导电膜上，从而在施加所述电镀流体时，形成至所述连续的导电膜的电接触，其中，所述电镀弯液面作为阳极被充电，并且所述连续的导电膜作为阴极被充电，以及在未被所述反型光刻胶掩模覆盖的区域内的所述连续的导电膜上进行电镀。
5.根据权利要求4所述的用于在玻璃基板上制造金属特征的方法，进一步包括：
去除之前被所述反型光刻胶掩模覆盖的所述区域内的所述连续的导电膜。
6.根据权利要求1所述的用于在玻璃基板上制造金属特征的方法，其中，所述电镀流体由一种或多种流体限定，并且所述流体选自由异丙醇(IPA)、电解溶液和能够进行金属电镀的电镀化学品组成的组。
7.根据权利要求6所述的用于在玻璃基板上制造金属特征的方法，其中，所述电镀化学品由用于沉积金属的水溶液限定，所述沉积金属包括铜材料、镍材料、铊材料、钽材料、钛材料、钨材料、钴材料、铬材料、合金材料、和复合金属材料中的一种。
8.一种用于在玻璃基板上限定金属特征的系统，包括：
光刻单元，所述光刻单元被配置为在所述玻璃基板或形成在所述玻璃基板上的层之上施加并限定反型光刻胶掩模；
接近电镀头，所述接近电镀头被配置为形成将被施加至所述反型光刻胶掩模的电镀弯液面，所述电镀弯液面至少包含电解溶液和电镀化学品，其中所述接近电镀头光栅扫描期望电镀的区域以施加所述电镀弯液面；以及
光刻胶去除器，所述光刻胶去除器被配置为去除所述反型光刻胶掩模，留下形成在之前未被所述反型光刻胶掩模覆盖的区域内的金属特征。
9.根据权利要求8所述的用于在玻璃基板上限定金属特征的系统，其中，在限定所述反型光刻胶掩模之前，在所述玻璃基板上限定掩蔽导电金属层，从而所述掩蔽导电金属层使得所述接近电镀头能够在未被所述反型光刻胶掩模覆盖并露出所述掩蔽导电金属层的区域内进行电镀。
10.根据权利要求9所述的用于在玻璃基板上限定金属特征的系统，其中，所述电镀弯液面作为阳极被充电并且所述掩蔽导电金属层作为阴极被充电以能够进行电镀。
11.根据权利要求8所述的用于在玻璃基板上限定金属特征的系统，其中，所述电镀化学品由用于沉积金属的水溶液限定，所述沉积金属包括铜材料、镍材料、铊材料、钽材料、钛材料、钨材料、钴材料、铬材料、合金材料、和复合金属材料中的一种。
12.根据权利要求8所述的用于在玻璃基板上限定金属特征的系统，其中，所述金属特征是液晶显示构造的一部分。
13.根据权利要求12所述的用于在玻璃基板上限定金属特征的系统，其中，所述液晶显示构造是薄膜晶体管(TFT)构造。
14.一种限定作为液晶显示(LCD)的一部分的金属特征的方法，包括：
在玻璃基板上，所述玻璃基板具有限定在所述玻璃基板上或所述玻璃基板的层上的掩蔽导电金属层；
在所述掩蔽导电金属层上施加反型光刻胶掩模；
在所述反型光刻胶掩模上形成电镀弯液面，所述电镀弯液面至少包含电解溶液和电镀化学品，所述电镀弯液面在所述掩蔽导电金属层上的未被所述反型光刻胶掩模覆盖的区域内形成所述金属特征，其中所述电镀弯液面是通过光栅扫描期望电镀的区域施加到所述反型光刻胶掩模上的。
15.根据权利要求14所述的限定作为液晶显示(LCD)的一部分的金属特征的方法，进一步包括：
去除所述光刻胶掩模，留下之前未被所述反型光刻胶掩模覆盖的区域内的金属特征。
16.根据权利要求14所述的限定作为液晶显示(LCD)的一部分的金属特征的方法，其中所述电镀弯液面作为阳极被充电并且所述掩蔽导电金属层作为阴极被充电以能够进行电镀。
17.根据权利要求14所述的限定作为液晶显示(LCD)的一部分的金属特征的方法，其中所述电镀化学品由用于沉积金属的水溶液限定，所述沉积金属包括铜材料、镍材料、铊材料、钽材料、钛材料、钨材料、钴材料、铬材料、合金材料、和复合金属材料中的一种。
CN2006800378930A 2005-10-11 2006-09-08 在用于液晶显示器的玻璃基板上制造导电特征的方法和装置 Expired - Fee Related CN101288165B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US72599605P 2005-10-11 2005-10-11
US60/725,996 2005-10-11
US11/398,254 US20070082299A1 (en) 2005-10-11 2006-04-04 Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
US11/398,254 2006-04-04
PCT/US2006/035375 WO2007044168A1 (en) 2005-10-11 2006-09-08 Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays

Publications (2)

Publication Number Publication Date
CN101288165A CN101288165A (zh) 2008-10-15
CN101288165B true CN101288165B (zh) 2010-12-08

Family

ID=37603474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800378930A Expired - Fee Related CN101288165B (zh) 2005-10-11 2006-09-08 在用于液晶显示器的玻璃基板上制造导电特征的方法和装置

Country Status (6)

Country Link
US (1) US20070082299A1 (zh)
JP (1) JP2009516775A (zh)
KR (2) KR101359211B1 (zh)
CN (1) CN101288165B (zh)
TW (1) TWI389318B (zh)
WO (1) WO2007044168A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566390B2 (en) * 2004-12-15 2009-07-28 Lam Research Corporation Wafer support apparatus for electroplating process and method for using the same
CN101517130B (zh) * 2006-08-07 2011-12-28 精工电子有限公司 电铸模的制造方法、电铸模及电铸部件的制造方法
KR101283009B1 (ko) * 2011-05-26 2013-07-05 주승기 전기 도금장치 및 전기 도금방법
MX2018002472A (es) * 2015-08-31 2018-06-15 Fraunhofer Ges Forschung Mezcla de lubricacion que tiene gliceridos.
US20220157655A1 (en) * 2020-11-19 2022-05-19 Applied Materials, Inc. Electroplating with temporary features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545307A (en) * 1995-04-06 1996-08-13 International Business Machines Corporation Process for patterned electroplating
US6495005B1 (en) * 2000-05-01 2002-12-17 International Business Machines Corporation Electroplating apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586988A (en) * 1983-08-19 1986-05-06 Energy Conversion Devices, Inc. Method of forming an electrically conductive member
US4895432A (en) * 1985-01-30 1990-01-23 Seiko Epson Corporation, A Japanese Corporation Display device having anti-reflective electrodes and/or insulating film
DE3907004A1 (de) * 1989-03-04 1990-09-06 Contraves Ag Verfahren zum herstellen von duennschichtschaltungen
JP3167317B2 (ja) * 1990-10-18 2001-05-21 株式会社東芝 基板処理装置及び同方法
JPH06202314A (ja) * 1993-01-05 1994-07-22 G T C:Kk 印刷版とその製造方法および印刷版を用いたパターンの形成方法
JPH1112787A (ja) * 1997-06-24 1999-01-19 Canon Inc ガラス製配線基板及びその製造方法
JP2001044603A (ja) * 1999-07-15 2001-02-16 Dokin Denshi Kogyo Kofun Yugenkoshi 電気メッキにより直接基板に銅配線を形成するプロセス
US6294477B1 (en) * 1999-12-20 2001-09-25 Thin Film Module, Inc. Low cost high density thin film processing
JP2002097594A (ja) * 2000-09-20 2002-04-02 Ebara Corp 基板めっき装置及び基板めっき方法
JP2003268587A (ja) * 2002-03-12 2003-09-25 Dainippon Printing Co Ltd 金属厚膜パターンおよびその製造方法
US7153400B2 (en) * 2002-09-30 2006-12-26 Lam Research Corporation Apparatus and method for depositing and planarizing thin films of semiconductor wafers
US7069937B2 (en) * 2002-09-30 2006-07-04 Lam Research Corporation Vertical proximity processor
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
JP2005068494A (ja) * 2003-08-25 2005-03-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜処理装置、薄膜処理方法、薄膜トランジスタおよび表示装置
JP2005206916A (ja) * 2004-01-26 2005-08-04 Alps Electric Co Ltd めっき用ノズルおよびめっき装置ならびにめっき方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545307A (en) * 1995-04-06 1996-08-13 International Business Machines Corporation Process for patterned electroplating
US6495005B1 (en) * 2000-05-01 2002-12-17 International Business Machines Corporation Electroplating apparatus

Also Published As

Publication number Publication date
US20070082299A1 (en) 2007-04-12
WO2007044168A1 (en) 2007-04-19
TW200715567A (en) 2007-04-16
CN101288165A (zh) 2008-10-15
KR101359211B1 (ko) 2014-02-06
TWI389318B (zh) 2013-03-11
KR20130116377A (ko) 2013-10-23
KR20080058478A (ko) 2008-06-25
JP2009516775A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
KR100400765B1 (ko) 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
KR101290561B1 (ko) 소구조물 변경 시스템
US6231743B1 (en) Method for forming a semiconductor device
US8419917B2 (en) Electroplating head and method for operating the same
KR101136773B1 (ko) 반도체 웨이퍼의 박막 증착 및 평탄화 장치 및 방법
US7862693B2 (en) Apparatus for plating semiconductor wafers
US20080011609A1 (en) Method and Apparatus for Controlling Vessel Characteristics, Including Shape and Thieving Current For Processing Microfeature Workpieces
US8012875B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
CN101288165B (zh) 在用于液晶显示器的玻璃基板上制造导电特征的方法和装置
KR20010082135A (ko) 인이 도프된 구리
JP2005303319A5 (zh)
US20070000786A1 (en) Noncontact localized electrochemical deposition of metal thin films
KR101127777B1 (ko) 반도체 웨이퍼를 도금하는 방법 및 장치
CN102263060B (zh) 阵列基板及其制造方法、液晶显示器
CN101802987A (zh) 电子器件的制造方法
KR101283009B1 (ko) 전기 도금장치 및 전기 도금방법
KR20040007399A (ko) 반도체 제조를 위한 원격 2차 양극을 갖는 도금 시스템
US20220157655A1 (en) Electroplating with temporary features
JP2007023326A (ja) 金属薄膜形成装置、金属薄膜形成方法及び無電解めっき法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20140908

EXPY Termination of patent right or utility model