CN101278356B

CN101278356B - 存储器的字块写入方法

Info

Publication number: CN101278356B
Application number: CN2006800369005A
Authority: CN
Inventors: 阿曼·卡利; 克里多夫·摩尔鲁克斯; 大卫·那拉; 皮尔·瑞索
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2005-10-05
Filing date: 2006-09-19
Publication date: 2012-01-11
Anticipated expiration: 2026-09-19
Also published as: CN101278356A; FR2891653A1; EP1932159A1; WO2007042631A1; US7881124B2; US20090094410A1

Abstract

本发明涉及一种电可编程非易失性存储器的字块写入方法，存储器中要写入的字块包含至少一个字。根据本发明，该方法包含通过用固定的字块写入时间除以要写入的字块中字的数量确定单个字写入时间，并且控制存储器在写入时间内连续在存储器中写入每个字(D)的步骤。

Description

存储器的字块写入方法

本发明涉及例如闪存(Flash-)或EEPROM-(电动可擦除和可编程只读类型存储器)的非易失性存储器的字块写入。

作为本发明更特别地涉及在无源类型的非接触式集成电路存储器中数据的写入，其通过天线信号产生的电压来供电。

非接触式无源集成电路总体上用于RFID(射频识别)的应用并且可以是感应耦合或“电耦合”类型。

第一种类型的无源集成电路包含天线线圈，由负载调制发送数据，并在总体上大约10MHz的磁场频率存在的情况下通过感应耦合供电。这类集成电路例如是由提供13.56MHz的工作频率的ISO/IEC 14443A/B和ISO/IEC 15693标准描述的。

第二种类型的无源集成电路由在几百MHz振动的超高频(UHF)电场供电，并且通过调制其天线电路的光谱反射率来发送数据(技术上称为“后向散射”)。这类集成电路标准化进程中的工业技术规范《EPCTM-GEN2》中描述的(″Radio-Frequency Identity Protocols Class-1 Generation-2-UHFRFID Protocol for Communications at 860MHz-960MHz″)。他们总体上用于所谓“远程”的应用，其中集成电路和通常称为阅读器的、发送电场的数据发送/接收站之间的距离可以达到数米。

由于这些集成电路都是无源的，即远程供电，他们的范围直接取决于其能耗。从另一方面说，其消耗的电量越少，则其范围越大。因此，有必要尽可能地减少其电流消耗。从这个角度看，集成电路的存储器是相当大的电量消耗项。

例如EEPROM类型的存储器中一个或一个以上的字可以同时或连续地字块写入。存储器的存储单元沿着字线和横截字线的位线分布。为了使多个字可以同时写入，每个字线都集合与形成与能被同时编程的字的最大数量相乘的字的位数相对应的存储器。在字线中的所有字形成页。存储单元使用连接到每个位线的编程锁存器来编程。因此，可以被同时编程的字的数量直接联结到编程锁存器的数量。

现在，存储单元的编程要求特别是在连接到要被编程的存储单元的位线上的编程锁存器中应用高电压。该高电压由使用集成电路接收的电量的高电压产生器产生。因而集成电路接收的电量必须产生能够提供给所有的编程锁存器的、足够高的电压。此外，编程锁存器包含高压晶体管，其有助于增加对能耗有直接影响的存储器的有源表面。当他们是非有源时，这些高压晶体管也具有相当大的泄漏率，其有助于增加存储器的能耗。因此，存储器中的编程锁存器的数量对存储器的能耗有直接影响。

结果是可由若干字的页编程的存储器并不适合非接触式无源集成电路，尤其当想增大其范围时。

此外，在仅字可编程的存储器中模拟页编程模式的可能性已有考虑。为达上述目的，要写入的字块的字可储存到缓存中，而后在存储器中连续写入。对于存储器中要在确定的时间内写入的多个字块的字，通常需要减少存储器写入周期的持续时间。现在，编程存储器单元需要将高电压施加到编程锁存器一特定时间，该特定时间仅能以降低编程的可靠性为代价来减少。此外，最好是逐渐施加该高电压，以便不破坏存储器单元的浮栅晶体管。

因此，本发明的一个目的是提供一种用于字块编程的非易失性存储器的方法，其中连续写入字块的字而不减少写入字的正常周期的持续时间。

该目的是通过提供一种用于字块写入电可编程非易失性存储器的方法达成，存储器中要写入的字块包含至少一个字，该方法包含连续写入存储器中要写入的字块中每一个字的步骤。

根据本发明，该方法包含的步骤是：

-用确定的字块写入时间除以要写入的字块的字的数量，以确定字写入时间，和

-控制存储器在写入时间内依次写入每个字到存储器中。

根据本发明的一个具体实施例，存储器中每个字的写入包含施加在存储器中写入字所需的高电压到存储器的步骤。

根据本发明的一个具体实施例，存储器中每个字的写入包含应用逐渐增加的写入电压直到其达到在存储器中写入字所需的高电压的步骤。

根据本发明的一个具体实施例，施加到存储器的写入电压逐渐增大直到达到高电压的持续时间与每个字的写入时间成比例。

根据本发明的一个具体实施例，用于写入存储器中的字的指令的执行时间少于用于写入字块的指令的执行时间。

根据本发明的一个具体实施例，存储器是非接触式无源集成电路的EEPROM存储器。

本发明还涉及非接触式无源集成电路，其包含电编程非易失性数据存储器，和被设计成执行字块写入指令的处理单元，要写入的字块至少包含二进制字，要写入的字块的每个字被连续写入存储器中。

根据本发明，集成电路包含：

通过将固定的字块写入时间除以要写入的字块的字的数量确定要写入的字块中每个字的写入时间的装置，以及

用于控制存储器以控制在写入时间内写入存储器中要写入的字块的每个字的控制装置。

根据本发明的一个具体实施例，集成电路包含用于提供在存储器中写入每个字所需的高电压的升压电路。

根据本发明的一个具体实施例，集成电路包含每次字被写入存储器时都被激活的电路，以逐渐增加施加到存储器的写入电压，直到其达到在存储器中写入字所需的高电压。

根据本发明的一个具体实施例，施加到存储器的写入电压逐渐增大直到其达到高电压的持续时间与每个字的写入时间成正比。

根据本发明的一个具体实施例，用于在存储器中写入字的指令的执行时间少于用于写入字块的指令的执行时间。

根据本发明的一个具体实施例，存储器是EEPROM存储器。

本发明的这些和其他的目的，特征以及优点会在下面本发明的具体实施例中有更详细的描述，涉及但不限于以下附图，其中：

-图1示意性表示根据本发明的非接触式集成电路的结构。

-图2表示在图1中以框图形式表示的非易失性存储器的实施例的例子；

-图3以框图形式表示图1所示的集成电路的逻辑电路；

-图4是描述接收字块写入指令后由图3中的逻辑电路实施的操作的流程图；

-图5是在图1中以框图形式表示的斜坡产生电路的接线图；

-图6A到6F是表示根据本发明的集成电路的操作的电信号的时序图。

在图1中表示的集成电路TG典型的包含天线电路1、供电电路RFST、解调电路DEM、译码电路DEC、调制电路MOD、中央处理单元CPU、eeprom(电可擦除和可编程)类型的存储器MEM、升压电路HVCT和提供时钟信号CK到CPU的振荡器OSC。

示意性表示的阅读器RD发射的电场存在时，低幅度交替的天线信号(十分之几伏)出现在天线电路1的导线上。

电路RFST提供给集成电路供电的电压Vcc。电压Vcc通过天线信号产生。电路RFST例如是使用交替的天线信号作为泵信号的主电荷泵。电压Vcc典型的大约是1伏到几伏。产生的电压Vcc可以与最新的微电子技术兼容，其中可产生小集成电路，其被植入表面积小于1mm2的硅片且在约为1.8V的供电电压下运行。

调制电路MOD从中央处理器CPU接收通常以代码的形式发送的数据DTx，并且根据这些数据调制天线电路1的阻抗，在该情况下通过将具有阻抗S(DTx)的调节信号施加到电路RFST，影响主电荷泵的短路阶段。

电路DEM解调天线信号并提供解调信号RS。译码电路DEC使用解调信号RS解码接收的数据和将通过这些信号传送的数据DTr提供给CPU单元。这些数据通过调制阅读器发送的电场，例如调制电场的振幅，由阅读器RD发送上述数据。

升压电路HVCT包含如电荷泵和激发电荷泵的电路。激发电路在相对的相位向电荷泵提供两个低频泵信号，其由时钟信号CK产生。电荷泵使用电压Vcc(或直接使用天线信号)提供典型的10到15伏的高电压Vhv。电压Vhv通过斜坡发生器RGEN和选择开关SCT施加到存储器MEM。斜坡发生器RGEN可以使电压Vhv在写入阶段中被逐渐施加到存储器MEM上，从而不破坏存储单元。以斜坡形式提供到斜坡发生器RGEN的输出端的高电压此处由Vpp指定。当存储器MEM是读访问和分别写访问时，选择开关SCT施加电压Vcc或者电压Vpp到存储器MEM。

中央处理单元CPU因此从阅读器RD经由天线电路1和电路RFST、DEM和DEC，接收用于读取或写入存储器MEM的指令，包括写入或读取地址AD，写入指令还包含要写入的D数据。中央处理单元发回可以包含从存储器中读取的、特别是响应读取指令的数据的消息。

数据的写入通常包含擦除由接收的地址指定的、对应存储单元中写入“0”的存储单元，而后编程必须接收“1”的存储单元

当接收到写入指令时，单元CPU激活电路HVCT以产生电压Vhv。然后，单元CPU将写入地址AD和要写入的数据D施加到存储器，接着激活选择电路SCT使得具有写循环持续时间的电压Vpp的脉冲被施加到存储器MEM。此处，CPU单元通过将等于1的信号“ON”施加到电路HVCT的控制输入端以激活该电路，并通过将等于1的信号“WR”施加到电路的控制输入端以激活开关电路SCT。

图2表示适合于低能耗的非接触式集成电路的存储器MEM的实施例的例子。存储器MEM包含存储阵列MA、线译码器RDEC、柱译码器CDEC、擦除和编程锁存器LT、LTG、选择晶体管ST和灵敏放大器SA。存储阵列MA包含根据水平和垂直线配置的、连接到字线Ri(i是介于0到n的整数)和位线BLj(j是介于0到p的整数)的电可擦除可编程存储单元MC。擦除和编程锁存器LT以及晶体管ST被连接到存储阵列的位线上，由译码器CDEC提供的信号SCj选择，接收存储阵列中要写入的数据D(p：0)的位D(j)。读取电路SA包含通过选择晶体管ST连接到存储阵列MA的位线、提供读取到存储阵列中的位b的灵敏放大器。

每个字线Ri包含连接到线译码器RDEC和字线的存储单元的选择线SELi。每个字线还包含控制栅极晶体管CGT，其栅极由选择线SELi来控制。控制栅极线CG将控制栅极晶体管CGT的漏极联结到由柱译码器CDEC控制的锁存器LTG的输出端。

每个存储单元MC包含与浮栅晶体管FGT串联的存取晶体管AT。晶体管FGT的源极接地。晶体管AT的栅极连接到字线Ri的选择线SELi，存储单元属于该字线。字线Ri的晶体管FGT的栅极连接到与字线的存储单元共用的晶体管CGT的源极。晶体管AT的漏级连接到位列CK的位线BLK。

这类存储单元的操作是基于隧道效应(或者福勒-诺德海姆效应)，并且包括通过将浮动栅极与形成晶体管的掺杂硅区域隔开的薄氧化物层，从其浮动栅极注入或回收电荷，引导浮栅晶体管FGT的阈值电压发生偏移。擦除或编程存储单元的操作包括通过福勒诺德海姆效应在晶体管FGT的浮动栅极注入或提取电荷。晶体管FGT在编程状态具有阈值电压VT1(例如大约等于-2V)，在擦写状态下具有大于电压VT1的阈值电压VT2(例如大约等于4V)。当VT1和VT2之间的读取电压Vread通过晶体管CGT施加到晶体管FGT的控制栅极时，如果后者被擦除，其将保持切断，按惯例对应逻辑“0”，如果后者被编写，其将被打开，对应逻辑“1”。应理解的是，可选择相反的惯例。

图3表示处理单元CPU的电路LC，其设计成接收和处理接收的数据DTr。电路LG包含三种寄存器CMDC、DTDC、PDEC，接收的各个场的数据在其中传送。寄存器CMDC接收指令字CMD。寄存器DTDC接收一个或一个以上的存储器中要写入的字。如果接收的指令CMD是字块写入指令，则寄存器PDEC接收要写入且数量为N的数据。

根据本发明，电路LC包含用于处理字块写入指令的有限状态机FSM和逻辑电路LDDR。状态机FSM通过时钟信号CK调速并向逻辑电路LDDR提供序列信号，用于加载LD、相除DIV和减少要写入的数据的数量N。状态机FSM从逻辑电路LDDR接收指示数量N为0的信号。状态机FSM由寄存器CMDC发送的并指示指令CMD是否为字块写入指令的信号BW触发。

也通过时钟信号CK来调速的逻辑电路LDDR加载信号LD指示的、加载序列之后的寄存器PDEC的数量N。

连接到逻辑电路LDDR的状态机FSM的操作通过图4的流程图表示。由状态机实施的该处理由用于检测字块写入指令的检测信号BW触发。该处理特别包括，通过将读取周期的最大持续时间Tprq除以要写入的字块中字的数量N来计算读取周期的持续时间，然后控制字块中每个字的写入。

该处理的第一步骤S1中，状态机探察以检测信号BW的状态改变。如果检测到上述状态改变，则状态机发送用于电路LDDR的信号LD以加载存储于寄存器PDEC中、要写入的字的数量值N(步骤S2)。在接下来的步骤S3中，状态机发送信号DIV来命令电路LDDR用数量N除读取周期Tprg的持续时间。在下一个步骤S4中，电路LDDR根据来自状态机的命令DECN减少数量N。在下一个步骤S5中，状态机发送用于触发字写入的信号WR，该信号被施加到选择开关SCT。在下一个步骤S6中，状态机检测减少的N值是否达到0。如果减少的N值不是0，则处理继续减少N的步骤S4

图5表示要写入的字块的字的最大数量等于4时斜坡发生器电路RGEN的例子。该电路包含三个NMOS晶体管TN1、TN2、TN3，上述晶体管中的每一个都是源极接地并且其栅极连接其漏极。每个晶体管TN2和TN3的漏极还连接NMOS晶体管TN4、TN5中的一个的源极。两个晶体管TN4和TN5的栅极由存储器MEM中的要写入的字块的字数N的位值N(0)、N(1)来控制。晶体管TN1、TN4、TN5的漏极连接到PMOS晶体管TP2的漏级，PMOS晶体管TP2的源极接收供电电压Vcc且栅极接收参考电流Irefp。

晶体管TN1、TN4、TN5的栅极也连接NMOS晶体管TN6的栅极，该NMOS晶体管TN6的源极接地并且其漏极连接到电容器C和NMOS晶体管TN8的栅极。晶体管TN8的源极连接到NMOS晶体管TN9漏极和栅极，NMOS晶体管TN9的源极接地。晶体管TN8的漏极连接到NMOS晶体管TN7和TN10的栅极以及连接到PMOS晶体管TP1的漏极。晶体管TP1的栅极由偏压Bhv控制，该晶体管的源极接收高电压Vhv。晶体管TN7的漏极接收高电压Vhv并且该晶体管的源极通过电容器C联结到晶体管TN6的漏极。晶体管TN10的漏极接收高电压Vhv并且该晶体管的源极提供电压Vpp。

根据N的值，晶体管TN4和TN5中任一个或两个打开。其结果是晶体管TN6中流动的电流Iref等于晶体管TN1中流动的电流I1，可能增加晶体管TN2、TN4中流动的电流I2和/或晶体管TN3、TN5中流动的电流I3。以下表1根据N的值总结了电流的Iref的值：

表1

N	N(0)	N(1)	Iref
				1	0	0	I1
2	1	0	I1+I2
				3	0	1	I1+I3
4	1	1	I1+I2+I3

由晶体管TN6、TN7、TN8和TN9形成的组件形成电流镜，其中电容器C通过恒流电流Iref来充电。因此，电容器C的充电斜率是恒定的并且电容器的充电时间与电流Iref的值是成反比的。

晶体管TN2和TN3被设计成经过晶体管TN2的电流I2低于经过晶体管TN3的电流I3。优选的是，晶体管TN2和TN3被设计成

I2＝I1，和

I3＝2·I1.

因此当N分别等于1、1/2、1/3和1/4时，电容器C充电的时间等于1、1/2、1/3、和1/4乘以预定时间。

电容器C开始充电时，在晶体管TP1的漏极上的信号RAMP的电压以从0开始的恒定斜率增加。结果是在晶体管T10的源极上的电压Vpp从0V增加，在电容器充电结束时到达高电压Vhv。

如果在字块中的字的最大数量超过4，这就足够提供额外的级，其平行于一方面包含晶体管TN2、TN4和另一方面包含TN3、TN5的级。

图6A到6F表示信号ON、WR、Vhv和Vpp的现像。信号ON和WR在图6A中表示，电压Vhv在图6B中表示。在第一次写入周期前的瞬时t0，信号ON和WR位于0且电压VHv为零。在瞬时t1，单元CPU使信号ON为1，同时电压Vhv开始升高。在瞬时t2，单元CPU使信号WR为1，但是因为用信号WR控制电路SCT的输入的应用被阻止，选择开关电路SCT保持关闭。在瞬时t3时，电压Vhv达到阈值Vc。电路RGEN被触发，并且电压Vpp的斜坡被施加到存储器MEM。在瞬时t4中，电压Vpp到达等于Vc的高原处并在高原附近保持稳定，直到标记字写入周期结束的瞬时t5。在该周期的最后，单元CPU使信号WR为0并使信号ON位于1。在字块写入周期的最后，单元CPU使信号ON为0。

当要写入的字的数量N分别等于1、2、3和4时，图6C到6F表示信号Vpp的现像。无论要写入的字块中字的数目N为多少，图6C到6F显示的字块写入时间Db＝t5-t3是恒定的。如果要写入的字块中字的数量N分别等于1、2、3和4，则字写入周期的持续时间Dc等于Db的持续时间(图6C)、被2除(图6D)的时间、被3除(图6E)的时间和被4除(图6F)的时间。图6C到6F也表示，当N不同时，斜坡Dr＝t4-t3的持续时间和字写入周期Dc的持续时间之间的比例是基本恒定的。

将字块写入周期的持续时间设为20ms时，下表2根据要写入的字块中字的数量集合字写入周期的持续时间Dc的值：

表2

N	1	2	3	4
					Dc(ms)	20	10	6.6	5

在这个例子中，在两个连续字块的字写入周期的时间间隔大约是50μs。

通常选择字写入周期的正常持续时间以保证足够写入可靠性。选择斜坡Dr的持续时间以避免破坏浮栅晶体管，特别是限制施加到浮动栅极的绝缘层的压力。

有利地，执行字写入指令时使用的字写入周期的持续时间被设定为低于字块写入周期持续时间的值。所以，字写入指令的执行时间为例如设置为字块写入周期持续时间的一半。可以使用字块写入指令代替字写入指令写入单个字。这种选择可改善所达到的写入的可靠性。

本领域的技术人员应理解的是，本发明的各种替代的实施例是可能存在的。所以，当所述存储器需要在写入操作中使用高电压来供电时，这种高电压无需遵从被逐渐施加到存储器的斜坡。这类斜坡的有效性实际上取决于存储器的特点。同样，该斜坡的持续时间无需与要写入的字块中的字的数量成反比。例如无论要写入的字块中的字的数量为多少，该斜坡的持续时间均可被选择为恒定的。

本发明的不同应用也是可能存在的，并且不仅为用于通过电子耦合操作的UHF非接触式电路。本发明可具体用于电感耦合集成电路，一般而言用于包含非易失性存储器且能耗必须尽可能少的的任意集成电路或发射机应答器。此外，本发明不仅用于包含EEPROM存储器的集成电路。更一般地，其可用于包含非易失性存储器的任意集成电路，对于非易失性存储器而言，需要在使字块写入操作更加稳定的同时减少能耗。

Claims

1.一种电子可编程非易失性存储器的字块写入方法，要写入存储器的字块包含至少一个字，该方法包含持续写入要写入存储器的字块的每个字的步骤，

其特征在于包含以下步骤：

-通过将固定的字块写入时间除以要写入的字块中字的数量确定字写入时间，和

-控制存储器在写入时间内在存储器中持续写入每个字。

2.根据权利要求1所述的方法，其特征在于存储器中每个字的写入包含向存储器施加存储器中写入字所需的高电压的步骤。

3.根据权利要求1所述的方法，其特征在于存储器中每个字的写入包含施加逐渐增加的写入电压直到其达到在存储器中写入字所需的高电压的步骤。

4.根据权利要求3所述的方法，其特征在于施加到存储器的写入电压逐渐增加直到到达高电压的持续时间与每个字的写入时间成比例。

5.根据权利要求1-4中任一项所述的方法，其特征在于在存储器中写入字的指令的执行时间比写入字块的指令的执行时间短。

6.根据权利要求1-4中任一项所述的方法，其特征在于存储器是非接触式无源集成电路的EEPROM存储器。

7.一种非接触式无源集成电路，其包含电可编程非易失性数据存储器和设计成执行字块写入指令的处理单元，要写入的字块包含至少一个二进制字，要写入字块中的每个字被连续写入存储器，

其特征在于，所述非接触式无源集成电路包含：

-通过将要写入的字块中字的数量除固定的字块写入时间，来确定要写入的字块中的每个字的写入时间的装置，和

-通过控制存储器，以便在写入时间内控制在要写入的字块中每个字的写入的装置。

8.根据权利要求7所述的集成电路，其特征在于包含升压电路，用以提供向存储器中写入每个字所需的高电压。

9.根据权利要求7所述的集成电路，其特征在于包含每次字写入存储器时都被激活的电路，以逐渐增加施加到存储器的写入电压，直到其达到在存储器中写入字所需的高电压。

10.根据权利要求9所述的集成电路，其特征在于施加到存储器的写入电压逐渐增大直到其达到高电压的持续时间与每个字的写入时间成比例。

11.根据权利要求7到10中任一项所述的集成电路，其特征在于在存储器中写入字的指令的执行时间比写入字块的指令的执行时间短。

12.根据权利要求7到10中任一项所述的集成电路，其特征在于所述的存储器是EEPROM存储器。