CN101271144B - 电路测试装置 - Google Patents

Abstract

本发明揭露一种电路测试装置，用来测试一待测试元件。该电路测试装置包含有一逻辑测试机以及一信号量测模块。逻辑测试机耦接于该待测试元件，用来提供一测试信号及一触发信号，并依据一数字量测结果来决定该待测试元件的测试结果。信号量测模块耦接于该待测试元件以及该逻辑测试机，于接收该触发信号后，量测该待测试元件依据该测试信号所产生的一直流信号，产生该数字量测结果。本发明所述的电路测试装置可以有效的节省测试所需的时间，更可以提升测试效率。

Description

电路测试装置

技术领域

本发明是相关于电路的测试，尤指一种使用逻辑测试机来测试集成电路的直流(DC)电压的电路测试装置。

背景技术

为了确保集成电路(integrated circuit，IC)出货时的质量，在完成制造过程之后，一般都会对每一颗IC执行测试，制造商会依据对IC执行测试的结果，来决定此颗IC是否合格，并据以判断是否可将此颗IC供应给下游的厂商。

请参阅图1，图1所示为已知技术用来执行IC量产测试的测试架构示意图。在此一测试架构中，是使用逻辑测试机(logictester)10来作为测试一待测试元件(Device Under Test，DUT)22的工具。其中，待测试元件22可为一待测的集成电路(IC)，而为了测试方便，待测试元件22通常是设置于一待测试元件电路板(DUT board)20上。

一般使用逻辑测试机10进行待测试元件22的直流电压量测时，首先必须提供待测试元件22的输入条件与逻辑电平，利用逻辑测试机10内部的功能产生模块12以时序输入单一测试码(Code)的方式传送至待测试元件22的输入管脚，待测试元件22通过输入管脚接收该单一测试码后，会于其输出管脚产生相对应的直流(DC)电压，若欲量测此输出管脚所输出的直流电压，逻辑测试机10必须先将内部逻辑的时序中断，并利用其精确量测模块(Precision Measurement Unit，PMU)14做内部设定后，再由精确量测模块14执行量测直流电压的动作，最后通过量测的结果来以判断待测试元件22是否通过测试。根据此种测试方法，因为每次只能传送单一测试码，且逻辑测试机10内部的时序必须中断，才能进行直流电压的量测，如此会造成时间的浪费，耗掉冗长的测试时间，而进一步影响到测试待测试元件22的效率。

发明内容

因此，本发明的目的之一，在于提供一种可增加测试效率的电路测试装置，以解决已知技术所面临的问题。

本发明的实施例是揭露一种电路测试装置，用来测试一待测试元件，电路测试装置包含有一逻辑测试机以及一信号量测模块。逻辑测试机耦接于待测试元件，用来提供一测试信号及一触发信号，并依据一数字量测结果来决定待测试元件的测试结果。信号量测模块耦接于待测试元件以及逻辑测试机，于接收触发信号后，量测待测试元件依据测试信号所产生的一直流信号，产生该数字量测结果。

本发明所述的电路测试装置，该逻辑测试机包含有一功能产生模块(function generator)，用以产生该测试信号及该触发信号。

本发明所述的电路测试装置，该功能产生模块用以依据该数字量测结果，决定该待测试元件的测试结果。

本发明所述的电路测试装置，该信号量测模块包含有：一模拟数字转换器，用以于接收该触发信号后，根据该直流信号产生该数字量测结果；以及一存储装置，耦接于该模拟数字转换器，用以储存该数字量测结果。

本发明所述的电路测试装置，该信号量测模块另包含有一调整器，耦接于该待测试元件及该模拟数字转换器，用以衰减该直流信号至模拟数字转换器所能接受的电压范围。

本发明所述的电路测试装置，该信号量测模块另包含有一自我测试模块，耦接于该模拟数字转换器，用以产生一自我测试信号，以进行信号量测模块的自我测试。

本发明所述的电路测试装置，该信号量测模块另包含有一计数器，耦接于该逻辑测试机及该存储装置，用以于接收该触发信号后开始计数，以配置该数字量测结果储存于该存储装置的位置。

本发明所述的电路测试装置，该信号量测模块另包含一噪声消除模块，耦接于该模拟数字转换器及该存储装置之间，于该存储装置传输该数字测量结果至该逻辑测试机时，用以消除噪声。

本发明所述的电路测试装置，该噪声消除模块为一开关。

本发明所述的电路测试装置，该信号量测模块另包含一缓冲器(Buffer)，耦接于该模拟数字转换器及该存储装置之间，用以增强该直流信号。

本发明所述的电路测试装置，该存储装置为一静态随机存取存储器(Static Random Access Memory，SRAM)。

本发明所述的电路测试装置，该信号量测模块另包含多个控制开关，一第一控制开关耦接于该待测试元件及该模拟数字转换器之间，一第二控制开关耦接于该待测试元件及该调整器之间，一第三控制开关耦接于该调整器及该模拟数字转换器之间，一第四控制开关耦接于该待测试元件及该自我测试模块之间，用以控制该待测试元件、该模拟数字转换器、该调整器以及该自我测试模块之间是否导通或断路。

本发明所述的电路测试装置，该信号量测模块是用以量测该直流信号的电压电平以产生该数字量测结果。

本发明所述的电路测试装置可以有效的节省测试所需的时间，更可以提升测试效率。

附图说明

图1为已知技术用来执行IC量产测试的测试架构示意图。

图2为本发明所提出电路测试的测试架构示意图。

图3为本发明所使用的信号转换模块的一实施例示意图。

具体实施方式

请参阅图2，图2所示为本发明所提出电路测试的测试架构示意图。本实施例的电路测试装置30是用来测试一待测试元件52，待测试元件52通常是设置于一待测试元件电路板50上。电路测试装置30包含有一逻辑测试机40以及一信号量测模块60。逻辑测试机40耦接于待测试元件52，用来提供一测试信号S_IN及一触发信号S_T，并依据一数字量测结果DMR来决定待测试元件52的测试结果。逻辑测试机40是为可执行数字运算的测试机台。信号量测模块60耦接于待测试元件52以及逻辑测试机40，于接收触发信号S_T后，量测待测试元件52依据测试信号S_IN所产生的一直流信号S_DC，产生数字量测结果DMR。

本实施例的逻辑测试机40包含有一功能产生模块(function generator)42，功能产生模块42用以产生测试信号S_IN以及触发信号S_T，此外功能产生模块42更进一步的于接收数字量测结果DMR时，依据数字量测结果DMR来决定待测试元件52的测试结果。

请参阅图3，图3为本发明的信号量测模块的一实施例示意图。其中，信号量测模块60包含一模拟数字转换器62以及一存储装置64。模拟数字转换器62用以于接收该触发信号S_T后，根据直流信号S_DC产生数字量测结果DMR。举例来说，数字量测结果DMR可为直流信号S_DC的电压电平，以数字形式表现。逻辑测试机40则可依据数字量测结果DMR，来决定对待测试元件52的测试结果为何。存储装置64耦接于模拟数字转换器62，用以储存数字量测结果DMR。于一实施例中，存储装置64是为一静态随机存取存储器(Static Random Access Memory，SRAM)。

此外，信号量测模块60另包含有一调整器66，耦接于待测试元件52及模拟数字转换器62，用以衰减直流信号S_DC至模拟数字转换器62所能接受的电压范围。于一实施例中，调整器66是为一衰减器。若自待测试元件52所输入的直流信号S_DC的电压值超过模拟数字转换器62的最大输入值时，信号量测模块60即可利用调整器66将直流信号S_DC进行信号衰减，直至符合模拟数字转换器62所能接受的电压范围后，再将衰减后的直流信号S_DC输入模拟数字转换器62，进行后续的量测动作，借此可以加大信号量测模块60可量测的范围。

而于另一实施例中，信号量测模块60另包含有一计数器68，耦接于逻辑测试机40及存储装置64，用以于接收触发信号S_T后开始计数，以配置数字量测结果DMR储存于存储装置64的位置，此外，存储装置64会将配置数字量测结果DMR储存的位置传输至逻辑测试机40，如此，逻辑测试机40则可根据存储装置64所配置的储存位置，进行存储装置64内数字量测结果DMR的读取。

信号量测模块60另包含一噪声消除模块70，耦接于存储装置64及模拟数字转换器62之间，于存储装置64传输数字测量结果DMR至逻辑测试机40时，用以消除噪声。于一实施例中，噪声消除模块70是为一开关，当逻辑测试机40对储存于存储装置64内的数字量测结果DMR进行读取时，是可控制此开关进行断路，借此可消除并防止干扰。此外，信号量测模块60更包含一缓冲器(Buffer)72，耦接于模拟数字转换器62及存储装置64之间，缓冲器72用以增强直流信号。

于另一实施例中，信号量测模块60更可包含一自我测试模块74，耦接于模拟数字转换器62，用以产生一自我测试信号，以进行信号量测模块60的自我测试。以下说明信号量测模块60进行自我测试的动作流程，当进行信号量测模块60的自我测试时，自我测试模块74会送出一个自我测试信号，自我测试信号是为一固定且已知的电压值，通过整个信号量测模块60的动作，最后一样由逻辑测试机40自存储模块64中读取测试结果，借此判断信号量测模块60是否存在误差，并进行误差修正，如此可用以提升IC量测的可靠度。

信号量测模块60另包含多个控制开关(SW1～SW4)，第一控制开关SW1耦接于待测试元件52及模拟数字转换器62之间，第二控制开关SW2耦接于待测试元件52及调整器66之间，第三控制开关SW3耦接于调整器66及模拟数字转换器62之间，第四控制开关SW4耦接于待测试元件52及自我测试模块74之间，用以控制待测试元件52、模拟数字转换器62、调整器66及自我测试模块74之间是否导通或断路，借此可以控制信号量测模块60执行不同的功能。信号量测模块60中不一定要包含有图3所示的所有电路元件。此外，信号量测模块60亦可以视测试需求(举例来说，依据逻辑测试机40的控制)，利用控制开关(SW1～SW4)选择性地旁通(Bypass)图3所示的一个或多个电路元件。

在本发明的各个实施例中，由于使用了信号量测模块来量测直流信号，可以传送一连串的测试信号，产生多个相对应的数字测试结果后，先将其储存于信号量测模块的存储装置，最后再由逻辑测试机读取该多个数字测试结果，由功能产生模块进行测试结果的判读。相较于已知技术的测试架构，本发明各实施例的测试架构可以有效的节省测试所需的时间，更可以提升测试效率，这些都是本发明优于已知技术的特点。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

附图中符号的简单说明如下：

10、40：逻辑测试机

12、42：功能产生模块

14：精确量测模块

20、50：待测试元件电路板

22、52：待测试元件

30：电路测试装置

60：信号量测模块

62：模拟数字转换器

64：存储装置

66：调整器

68：计数器

70：噪声消除模块

72：缓冲器

74：自我测试模块

S_IN：测试信号

S_DC：直流信号

S_T：触发信号

DMR：数字量测结果

SW1～SW4：控制开关

Claims (13)

1.一种电路测试装置，其特征在于，用来测试一待测试元件，该电路测试装置包含有：

一逻辑测试机，耦接于该待测试元件，用来提供一测试信号及一触发信号，并依据一数字量测结果来决定该待测试元件的测试结果；以及

一信号量测模块，耦接于该待测试元件以及该逻辑测试机，于接收该触发信号后，量测该待测试元件依据该测试信号所产生的一直流信号，产生该数字量测结果。

2.根据权利要求1所述的电路测试装置，其特征在于，该逻辑测试机包含有一功能产生模块，该功能产生模块产生该测试信号及该触发信号。

3.根据权利要求2所述的电路测试装置，其特征在于，该功能产生模块依据该数字量测结果，决定该待测试元件的测试结果。

4.根据权利要求1所述的电路测试装置，其特征在于，该信号量测模块包含有：

一模拟数字转换器，其于接收该触发信号后，根据该直流信号产生该数字量测结果；以及

一存储装置，耦接于该模拟数字转换器，该存储装置储存该数字量测结果。

5.根据权利要求4所述的电路测试装置，其特征在于，该信号量测模块另包含有一调整器，耦接于该待测试元件及该模拟数字转换器，该调整器衰减该直流信号至该模拟数字转换器所能接受的电压范围。

6.根据权利要求5所述的电路测试装置，其特征在于，该信号量测模块另包含有一自我测试模块，耦接于该模拟数字转换器，该自我测试模块产生一自我测试信号，以进行该信号量测模块的自我测试。

7.根据权利要求4所述的电路测试装置，其特征在于，该信号量测模块另包含有一计数器，耦接于该逻辑测试机及该存储装置，该计数器于接收该触发信号后开始计数，以配置该数字量测结果储存于该存储装置的位置。

8.根据权利要求4所述的电路测试装置，其特征在于，该信号量测模块另包含一噪声消除模块，耦接于该模拟数字转换器及该存储装置之间，于该存储装置传输该数字测量结果至该逻辑测试机时消除噪声。

9.根据权利要求8所述的电路测试装置，其特征在于，该噪声消除模块为一开关。

10.根据权利要求4所述的电路测试装置，其特征在于，该信号量测模块另包含一缓冲器，耦接于该模拟数字转换器及该存储装置之间，以增强该直流信号。

11.根据权利要求4所述的电路测试装置，其特征在于，该存储装置为一静态随机存取存储器。

12.根据权利要求6所述的电路测试装置，其特征在于，该信号量测模块另包含多个控制开关，一第一控制开关耦接于该待测试元件及该模拟数字转换器之间，一第二控制开关耦接于该待测试元件及该调整器之间，一第三控制开关耦接于该调整器及该模拟数字转换器之间，一第四控制开关耦接于该待测试元件及该自我测试模块之间，以控制该待测试元件、该模拟数字转换器、该调整器以及该自我测试模块之间是否导通或断路。

13.根据权利要求1所述的电路测试装置，其特征在于，该信号量测模块是量测该直流信号的电压电平以产生该数字量测结果。

Images