[go: up one dir, main page]

CN101252148A - 非易失性电子存储器件及其制作方法 - Google Patents

非易失性电子存储器件及其制作方法 Download PDF

Info

Publication number
CN101252148A
CN101252148A CNA2008100072521A CN200810007252A CN101252148A CN 101252148 A CN101252148 A CN 101252148A CN A2008100072521 A CNA2008100072521 A CN A2008100072521A CN 200810007252 A CN200810007252 A CN 200810007252A CN 101252148 A CN101252148 A CN 101252148A
Authority
CN
China
Prior art keywords
nanowire
layer
mentioned
nanoparticle
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100072521A
Other languages
English (en)
Other versions
CN101252148B (zh
Inventor
金相植
尹昌俊
郑东英
廉东赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Knowledge Discovery Ltd
Original Assignee
Industry Academy Collaboration Foundation of Korea University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070018259A external-priority patent/KR100885193B1/ko
Application filed by Industry Academy Collaboration Foundation of Korea University filed Critical Industry Academy Collaboration Foundation of Korea University
Publication of CN101252148A publication Critical patent/CN101252148A/zh
Application granted granted Critical
Publication of CN101252148B publication Critical patent/CN101252148B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及非易失性(nonvolatile memory)电子器件(electronic device)及其制作方法，使纳米粒子(nanoparticle)吸附到纳米线表面上的穿隧层上，在该纳米线(nanowire)表面沉积有穿隧层(Tunneling layer)。而且，通过构成使用为电荷迁移通道(charge transport channel)的半导体(semiconductor)纳米线和使用为电荷陷入层(charge trapping layer)半导体纳米粒子，使得经由纳米线转移的电荷通过栅压(gate)穿隧至纳米粒子上，再根据栅压变化从纳米粒子穿隧至纳米线上。本发明涉及根据如上所述的纳米线和纳米粒子的特点采用能够以低电压运行并且能够加快运行速度的纳米线和纳米粒子的非易失性电子存储器件及其制作方法。

Description

非易失性电子存储器件及其制作方法
技术领域
本发明是关于非易失性电子存储器件及其制作方法，具体是关于用纳米线和纳米粒子制作而成的非易失性电子存储器件及其制作方法。其中，纳米线表面涂有穿隧层，使纳米粒子吸附于上述纳米线表面的穿隧层上，从而构成具有电荷迁移通道作用的上述半导体纳米线，以及具有电荷陷入层作用的上述半导体纳米粒子。通过纳米线转移的电荷，根据栅压穿隧至纳米粒子上，再根据栅压变化从纳米粒子穿隧至纳米线上，从而在低电压状态下既可以运行也能够加速运行。
背景技术
在半导体领域，以主导经济、产业发展的DRAM为主的存储器市场，随着数码相机、手机等移动通信业务以及IT技术的发展，需要更多的存储器产品。
尤其是闪存(快闪存储器)市场，近年来随着其需求量的增加而逐年保持增长势头，不久之后将占据大部分存储器市场。为了保证近年来发展神速的IT设备性能，当务之急，应提高弥补闪存缺点的信息储存能力，同时要对运行速度良好的低价位、下一代非易失性存储器技术进行研究。
它将成为今后经济、产业发展的成长动力，如果我们放慢这类技术的开发速度，便难以满足国际需求。解决当前闪存结构问题的纳米线浮栅存储器件，直接采用现有工艺，短期内即可实现商用，因此应尽早开展相关研究。
当前的闪存产品需要高工作电压，当cell大小变小时引发诸多问题，在调整大小方面有其局限性。目前，闪存的program/erase电压在10V以上，高于CMOS驱动电压。
因为在program时由于应用Channel-Hot-Electron(CHE)而电子移向浮栅(floating gate)，erase时根据high-field-assisted tunneling(Fowler-Nordheim tunneling)而再次放电，电压要求高于直接穿隧时(3-4V)的电压。
于是，为了做到直接穿隧的同时要加快program/erase速度，就要形成超薄氧化膜，而此时作为穿隧层的SiO2薄膜的特点极为重要。
实际上，SiO2薄膜的缺陷形成了漏电路径，所以很难防止浮栅的漏电。要解决这些问题，最重要的是解决穿隧层的缺陷问题。
目前，闪存的集成度优于DRAM，作为大容量存储媒介，闪存产品备受瞩目，但是要保证发展神速的IT设备性能，当务之急，要开发出具有卓越的信息储存能力以及在低电压状态下也能快速运行的低价位、下一代非易失性存储器。
为了增加闪存容量，应缩小存储单元的大小，为此要使穿隧层的厚度最小化，因为厚度越小，program/erase电压越低。
然而，目前闪存的program/erase电压为9～12V左右，远远超过了CMOS以及DRAM驱动电压。在如此高的电压之下，经过几次program/erase，即可破坏本就很薄的穿隧层，使浮栅的电荷外漏至通道，从而丧失其应有的功能。
现有闪存器件的电荷陷入层由不间断薄膜构成。当部分穿隧层被破坏时，电荷陷入层中的电荷会通过受损的穿隧层流入通道，至此产生很多漏电流。
program/erase次数越多，穿隧层的受损越严重，致使器件的使用寿命缩短。
为了解决这些问题，通常会形成更厚的穿隧层和绝缘层，但是这样会降低器件的集成度，同时program/erase也需要高电压。
发明内容
本发明的目的是解决前述的现有存储器上存在的问题，同时提供纳米线-纳米粒子电子存储器件及其制作方法。在包覆纳米线的穿隧层表面形成包覆上述纳米线和穿隧层的纳米粒子，从而构成纳米线-纳米粒子存储器件。此时，利用纳米线缩小用于转移电荷的通道，提高集成度，同时采用电荷转移能力高的纳米线，加强通道特性。另外，将纳米粒子作为电荷陷入层使用，使器件在低栅压之下也能够转移，同时减少穿隧层及绝缘层厚度，提高器件的集成度。
本发明的目的是提供纳米线-纳米粒子电子存储器件及其制作方法。将非易失性存储器件的门电路结构，从现有的一维平面(plannar)结构改成top(顶介)、omega(底介)、圆柱形(cylindrical)等结构，根据门电路结构的变化，使器件的on/off特性、subthreshold swing(亚阈值摆幅)效应及移动性(mobility)最大化，使其具有更快速的运行特性及低电压，同时将器件的制作工艺改为bottom-up(自底向上)方式，这种制作工艺比现有的top-down(自上而下)方式更简单，制作费用也低。
【发明的构成】
为了达到前述目的，本发明的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征具体如下：
具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件包括：设置在基片上方的源极与漏极；使上述源极与漏极悬浮于上述基片上方或者吸附在上述基片上的半导体纳米线合成体；包覆上述纳米线合成体，并设置在上述源极与漏极之间的基片上方的栅电极。
其中，上述半导体纳米线合成体包括：半导体纳米线；在上述半导体纳米线表面形成的穿隧层；具有粘附在上述穿隧层表面的纳米粒子，同时涂覆在上述穿隧层表面的电荷陷入层；以及涂覆在上述电荷陷入层表面的绝缘层。
而且，用纳米碳管或有机管替代上述半导体纳米线。
同时，上述半导体纳米线是从Si、Ge、GaN、BN、InP、GaAs、GaP、Si3N4、SiO2、SiC、ZnO、Ga2O3中任选的一种成分或由其混合物构成的群集中选择。
上述纳米粒子是从HgTe、HgSe、HgS、CdTe、CdSe、CdS、ZnTe、ZnSe、ZnS、PbTe、PbSe、PbS、Ag、Au、Pt、Co、W、Ni、Fe中任选的一种成分。
上述纳米粒子还具有核壳结构。其中，核是从HgTe、HgSe、HgS、CdTe、CdSe、CdS、ZnTe、ZnSe、ZnS、ZnO、PbTe、PbSe、PbS、Ag、Au、Pt、Ti、Co、W、Ni、Fe中任选的一种成分；壳是在上述核表面，由SiO2氧化物或TiO2氧化物，或者能隙大于核的半导体纳米粒子组成。
上述穿隧层以及绝缘层是从Al2O3、HfO2、SiO2、MgO、ZrO2、BaO、SrTiO3、La2O3、HfSiO4、ZrSiO4、CaO、LaAlO3、SrO、CaO以及有机绝缘材料中任选的一种材料组成。
本发明的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是包括以下几个过程：形成半导体纳米线合成体；在上述半导体纳米线合成体上，采用光刻法或电子束光刻方式在纳米线中央形成栅电极；将上述纳米线合成体/栅电极结构的试剂涂在形成SiO2的硅、半导体、玻璃以及塑料基片中的一个基片上；在上述硅基片上，采用光刻法或电子束光刻方式，在上述纳米线两端形成源极和漏极。
其中，上述半导体纳米线合成体的形成包括以下几个过程：采用原子层沉积法、溅射、CVD中的一个方法，在半导体纳米线表面形成穿隧层；在上述穿隧层表面形成电荷陷入层的纳米粒子吸附过程；采用原子层沉积法、溅射、CVD中的一个方法，在上述纳米粒子表面形成绝缘层。
上述半导体纳米线合成体的形成还包括以下几个过程：将核壳结构的纳米粒子吸附到纳米线表面；采用原子层沉积法、溅射、CVD中的一个方法，在上述核壳结构的纳米粒子表面形成绝缘层。
本发明另一个实施例的非易失性电子存储器件制作方法，其特征是包括以下几个过程：在硅、半导体、玻璃以及塑料基片中的一个基片上涂一层HMDS(Hexamethyldisilazane)，并在上述HMDS层上设置半导体纳米线；在具有上述半导体纳米线的HMDS层上部的上述半导体纳米线两端形成源极和漏极；采用原子层沉积法、溅射、CVD中的一个方法形成包覆上述半导体纳米线的穿隧层；包覆上述穿隧层，并在上述穿隧层表面粘附与上述半导体纳米线不同成分的金属纳米粒子，从而形成电荷陷入层；采用原子层沉积法、溅射、CVD中的一个方法，在上述电荷陷入层表面形成绝缘层；在上述源极和漏极之间的上述绝缘层上设置栅电极。
其中，上述半导体纳米线是通过热蒸发方式在基片上生长而成。
而且，上述半导体纳米线是对半导体基片进行蚀刻而成的。
另外，上述电子电荷层的形成包括以下几个过程：通过热沉积方式，在上述穿隧层表面涂一层金属纳米薄膜；用快速热处理机(RTA)对上述金属纳米薄膜进行加热，从而形成金属纳米粒子。
上述金属纳米薄膜的涂层厚度为2～10nm之间。
上述金属纳米粒子是在250℃～450℃温度下对上述金属纳米薄膜进行加热而成的，加热时间为5-30秒之间。
本发明另一个实施例的非易失性电子存储器件制作方法，其特征是包括以下几个过程：采用原子层沉积法、溅射、CVD中的一个方法，在生长在半导体、玻璃以及塑料基片中的一个基片上的半导体纳米线表面形成穿隧层；将作为电荷陷入层的纳米粒子粘附在上述半导体纳米线表面的穿隧层上；采用原子层沉积法、溅射、CVD中的一个方法，在形成上述电荷陷入层的纳米粒子表面形成绝缘层；在半导体、玻璃以及塑料基片中的一个基片上涂一层HMDS(Hexamethyldisilazane)，并在上述HMDS层表面设置依次形成上述穿隧层、电荷陷入层以及绝缘层的上述半导体纳米线；在具有上述半导体纳米线的HMDS层上部的上述半导体纳米线两端形成源极和漏极；在上述源极和漏极之间的上述绝缘层上设置栅电极。
其中，上述半导体纳米线是在由Si或Al2O3物质构成的基片上生长而成的。
而且，上述纳米粒子的吸附包括以下几个过程：将具有上述纳米线的基片浸泡在分散水溶液中，利用超声波对上述纳米线进行分散；对上述纳米线分散水溶液与含纳米粒子的分散水溶液进行混合；利用超声波，将上述纳米粒子吸附到上述纳米线表面。
其中，上述分散水溶液是从蒸馏水、乙醇、甲醇以及丙酮中任选的一种。
另外，上述纳米粒子的吸附是将上述半导体纳米线浸泡在含有纳米粒子的溶液中，从而吸附纳米粒子。
沉积上述纳米粒子的过程是，采用LPCVD方法，在上述半导体纳米线表面沉积Si层后，用湿刻技术(wet etching)生成poly-Si纳米粒子。
上述源极与漏极的形成包括以下几个过程：涂布第一光刻胶，利用光刻法形成多个第一空隙；在上述第一空隙及第一光刻胶上沉积金属层，清除上述第一光刻胶与上述HMDS层，从而在上述半导体纳米线两端形成源极和漏极。
上述穿隧层与绝缘层是通过原子层沉积法，从Al2O3、HfO2、SiO2中任选一种物质来形成的。
其中，上述穿隧层与绝缘层用Al2O3形成，其初级粒子则采用TMA(Trimethylauminum)和H2O。
上述穿隧层厚度为5～30nm之间。
上述绝缘层厚度为10～60nm之间。
上述半导体纳米线是采用纳米碳管(CNT)或有机管替代上述半导体纳米线。
另外，上述栅电极的形成包括以下几个过程：将第二光刻胶涂在上述绝缘层和具有上述源极与漏极的基片上，利用光刻法在上述源极与漏极之间形成第二空隙；在上述第二空隙与第二光刻胶上沉积金属层，清除上述第二光刻胶，从而形成栅电极。
附图说明
图1是本发明纳米线-纳米粒子非易失性电子存储器件的概念图。
图2是本发明最佳实施例的纳米线-纳米粒子非易失性电子存储器件截面图。
图3是对上述图2中“A”部分进行放大的截面图。
图4是根据本发明的最佳实施例，涂于各种纳米线表面的圆柱形Al2O3氧化膜的透射电子显微镜(Transmission Electron Microscope：TEM)照片。
图5是根据本发明的实施例，HgTe纳米粒子吸附于ZnO纳米线表面绝缘层的透射电子显微镜(TEM)结构图。
图6是根据本发明的实施例，采用core-shell(核壳)结构的纳米粒子形成的半导体纳米线合成体截面图。
图7a～图7g是本发明第二实施例的纳米线-纳米粒子非易失性电子存储器件制作工艺图。
图8a是根据本发明的第二实施例，由具有绝缘层(即电荷通道层)的纳米线，以及吸附在上述纳米线上的纳米粒子(即电荷陷入层)组成的纳米线-绝缘材料-纳米粒子结构的透射电子显示镜(TEM)照片。
图8b是根据本发明的第二实施例制作而成的纳米线-纳米粒子非易失性电子存储器件平面照片。
图9是根据本发明的第二实施例制作而成的纳米线-纳米粒子非易失性电子存储器件的电气特性曲线图。
图10a～图10g是本发明第三实施例的纳米线-纳米粒子非易失性电子存储器件制作工艺图。
图11是根据本发明的第三实施例，通过超声波处理吸附Au纳米粒子的Si纳米线TEM照片。
图12是根据本发明的第三实施例，用混合液吸附CdTe纳米粒子的ZnO纳米线TEM照片。
图13是根据本发明的第三实施例，用化学蚀刻法对硅层进行蚀刻形成的poly-Si(多晶硅)层沉积在ZnO纳米线表面的扫描电子显微镜(scanning Electron Microscope：SEM)照片。
图14是本发明第三实施例的纳米线-纳米粒子非易失性电子存储器件的电气特性曲线图。
*附图主要部分的符号说明*
10：基片                           20：绝缘膜
31：源极                           33：漏极
35：栅电极                         40：半导体纳米线合成体
41：半导体纳米线                   42：穿隧层
43：电荷陷入层                     44：绝缘层
51，53：第一光刻胶(photoresist)    52，54：第二光刻胶
60：超声波水槽
具体实施方式
下面结合附图及实施例对本发明的内容及效果进行详细说明。
图1是本发明纳米线-纳米粒子非易失性电子存储器件的概念图，图2是本发明最佳实施例的纳米线-纳米粒子非易失性电子存储器件截面图，图3是对上述图2中“A”部分进行放大的截面图。
从图1～图3来看，本发明的纳米线-纳米粒子非易失性电子存储器件，其结构如下：源极与漏极31、33，设置在半导体、玻璃或塑料基片10上方；半导体纳米线合成体40，使上述源极与漏极31、33悬浮于上述半导体、玻璃或塑料基片10上方，或者吸附在上述基片上部；栅电极35，包覆上述纳米线合成体40，设置在上述源极与漏极31、33之间以及硅基片10上方。
其中，上述纳米线合成体40由半导体纳米线41；包覆上述半导体纳米线41的穿隧层42；吸附于上述穿隧层42表面的纳米粒子构成，也包括包覆上述穿隧层的电荷陷入层43，以及包覆上述电荷陷入层43的绝缘层44。
下面结合实施例对本发明的制作方法进行详细说明。
<实施例1>
本发明第一实施例的纳米线-纳米粒子非易失性电子存储器件的制作方法，实施以下几个过程：形成半导体纳米线合成体；利用光刻法(photolithography)或电子束光刻(e-beam lithography)方式，在上述半导体纳米线合成体的纳米线中央设置栅电极；将具有上述纳米线合成体/栅电极结构的试剂涂在具有SiO2的硅基片、半导体基片、玻璃及塑料基片上；在上述基片上方，利用光刻法或电子束光刻方式，在上述纳米线两端设置源极和漏极。
其中，半导体纳米线合成体的形成又包括以下几个过程：利用以原子层沉积法涂在半导体纳米线表面的绝缘材料(insulating material)、有机绝缘材料(organic insulatingmaterial)以及用sputter(溅射)、Chemical vapor deposition(CVD)涂覆的绝缘层形成穿隧层；将具有电荷陷入层的纳米粒子吸附到上述穿隧层表面；在上述纳米粒子上涂覆通过原子层沉积法(Atomic layer Deposition)形成的绝缘层、有机绝缘材料以及用sputter形成的绝缘层。
上述半导体纳米线是从ZnO、GaN、SiC、SnO2、GaP、BN、InP、Si3N4、GaAs、Si中任选的一种纳米线，或者从用其混合物构成的群集中选择的半导体纳米线。
上述穿隧层是Al2O3，上述Al和O的初级粒子为TMA(Trimethylaluminum)和H2O，厚度约1～10nm左右，均匀沉积，在上述半导体纳米线上具有厚度均匀的omega形态以及圆柱形态。
上述穿隧层为SiO2，厚度约1～10nm左右，均匀沉积，在上述半导体纳米线上具有厚度均匀的omega形态以及圆柱形态。
上述穿隧层为有机绝缘层，厚度约1～10nm左右，均匀沉积，在上述半导体纳米线上具有厚度均匀的omega形态以及圆柱形态。
另外，上述电荷陷入层可能是从HgTe、HgSe、HgS、CdTe、CdSe、CdS、ZnTe、ZnSe、ZnS、PbTe、PbSe、PbS、Au、Pt、Co、W、Ni、Fe中任选的一种纳米粒子，或者是从通过CVD或Sputter或Evaporator(蒸发器)形成的Si、Au、Pt、Co、W、Ni、Fe中任选的一种纳米粒子。
对于按照前述的制作方法制作而成的纳米线-纳米粒子非易失性电子存储器件，进一步说明如下。
用通过电炉(furnace)或CVD方法生长的纳米线、通过蚀刻法(etching)在半导体基片上蚀刻而成的纳米线等合成的ZnO、GaN、Si、GaAs等半导体纳米线上，沉积厚度均匀的、通过原子层沉积法形成的绝缘材料、采用有机物的有机绝缘材料以及通过sputter、CVD方法形成的绝缘层，并在上述半导体纳米线上形成各种形态的穿隧层，比如只沉积于纳米线上方的top形态，在大部分纳米线上均匀沉积的omega形态以及在整个纳米线上均匀沉积的圆柱形态等。图4是用这种方法形成的各种半导体纳米线上Al2O3氧化膜的透射电子显微镜照片。
将具有穿隧层的半导体纳米线浸泡在通过化学湿法制作而成的HgTe、CdTe等半导体或者Au、Co、Ni等金属纳米粒子所分散的溶媒中，几秒～几分钟后取出干燥，并在纳米线周围吸附纳米粒子从而形成电荷陷入层。图5是HgTe纳米粒子吸附在ZnO纳米线周围的透射电子显微镜照片。
接着，在具有穿隧层和电荷陷入层的半导体纳米线上涂覆通过原子层沉积法形成的绝缘层、有机绝缘材料以及通过sputter形成的绝缘层，从而形成15～30nm厚度的绝缘层。
然后，用光刻法或电子束光刻法在半导体纳米线合成体中央形成栅电极。
对于通过以上方式形成的半导体纳米线合成体/栅电极结构的试剂，用乙醇或甲醇等溶媒分散后，通过溶媒dropping(滴下)、旋涂(spincoating)、LB等方法，涂覆于具有SiO2的硅基片、具有绝缘层的半导体基片、玻璃基片或塑料基片(未图示)上。
接着，在上述硅基片上方，用光刻法或电子束光刻方式，在半导体纳米线两端形成源极和漏极，从而完成纳米线-纳米粒子非易失性电子存储器件的制作。
图6是利用core-shell结构的纳米粒子的纳米线-纳米粒子非易失性电子存储器件截面图。
如图6所示，本发明的非易失性电子存储器件具有核壳(core-shell)结构，其中，核(core)431是通过化学湿法制作而成的、从HgTe、HgSe、HgS、CdTe、CdSe、CdS、ZnTe、ZnSe、ZnS、PbTe、PbSe、PbS、Au、Pt、Co、W、Ni、Fe中任选一种成分的纳米粒子；壳(shell)432是SiO2氧化物或TiO2氧化物或能隙(energy gap)大于核(core)431的半导体纳米粒子。
上述核壳结构，在半导体纳米线周围不形成穿隧层，将HgTe/CdTe、Au/SiO2等core-shell结构的纳米粒子直接吸附到半导体纳米线上，并经过上述实施例1这样的后续工程来制作非易失性电子存储器件。
<实施例2>
下面参照图7a～图7g对本发明第二实施例的纳米线-纳米粒子非易失性电子存储器件制作工艺进行说明。
从图7a来看，为了提高第一光刻胶51的粘附性，在硅、半导体、玻璃或塑料基片10上形成HMDS(Hexamethyldisilazane：六甲基二硅氮烷)膜21，将半导体纳米线(nanowire)41撒在HMDS膜上面，然后涂第一光刻胶51，经过曝光以及显像过程，在纳米线周围形成厚度在几um～几十nm左右的电极用抗蚀图形(resist pattern)。换言之，通过光刻法形成后述的源极与漏极所在的第一空隙(未图示)。同时，在上述硅基片、半导体基片、玻璃或塑料基片10与上述HMDS膜21之间还能形成采用SiO2及绝缘材料的绝缘膜20。
其中，上述半导体纳米线41设置在上述HMDS(Hexamethyldisilazane)膜21上，看情况可以采用纳米碳管或有机管来替代上述半导体纳米线。上述半导体纳米线41最好是从Si、Ge、GaN、BN、InP、GaAs、GaP、Si3N4、SiO2、SiC、ZnO、Ga2O3中任选的一种成分。
上述半导体纳米线41是通过热蒸发方式在硅基片上生长而成。上述半导体纳米线41在水溶液中分散后，撒在上述HMDS(Hexamethyldisilazane)膜21上。
之后，在上述第一空隙及第一光刻胶51上沉积金属层后，清除上述第一光刻胶51以及上述HMDS(Hexamethyldisilazane)膜21。于是，在半导体纳米线41两端形成如图7b所示的源极31和漏极33。形成上述源极与漏极31、33的金属层，可以依次沉积钛(Ti)、金(Au)来完成。
接着形成如图7c～7e所示的半导体纳米线合成体40，具体如下：
如图7c所示，形成包覆上述半导体纳米线41的穿隧层42。上述穿隧层42是从Al2O3、HfO2、SiO2以及有机绝缘材料中任选的一种，通过原子层沉积法、CVD、sputter等方法形成。此时，表面沉积有上述穿隧层42的上述半导体纳米线41具有omega形态及圆柱形态。
如上所述，通过原子层沉积法形成上述穿隧层42时，如果采用氧化铝(Al2O3)形成上述穿隧层42的，则使用TMA(Trimethylaluminum)和H2O作为组成氧化铝的铝(Al)和氧(O)的初级粒子。
形成包覆上述半导体纳米线41的上述穿隧层42后，如图7d所示，形成包覆上述穿隧层42的电荷陷入层43。形成上述电荷陷入层43的过程，就是在上述穿隧层42表面吸附与上述半导体纳米线41不同成分的金属纳米粒子的过程。
使金属纳米粒子吸附到上述穿隧层42表面，从而形成上述电荷陷入层43的过程，首先通过热沉积法在上述穿隧层42表面涂一层金属纳米薄膜。之后，利用快速热处理机(RTA)对上述金属纳米薄膜进行加热，从而形成金属纳米粒子。再由上述金属纳米粒子形成储存电荷的电荷陷入层43。
通过热沉积法涂于上述穿隧层42表面的上述金属纳米薄膜的厚度，最好是2nm～10nm左右，在250℃～450℃的温度下对具有上述厚度的金属纳米薄膜进行加热，过5秒～30秒之后即可形成金属纳米粒子。此时，表面沉积有上述穿隧层42和电荷陷入层43的上述半导体纳米线41呈现圆柱形。如上所述，对于具有形成电荷陷入层43的金属纳米粒子的纳米线，用扫描电子显微镜拍下的照片如图8a所示。
为了包覆上述穿隧层42而具有上述金属纳米粒子的电荷陷入层43形成之后，如图7e所示，又形成包覆上述电荷陷入层43的绝缘层44。
上述绝缘层44是从Al2O3、HfO2、SiO2、有机绝缘材料中任选一种，并通过原子层沉积法、CVD、sputter等方法形成。此时，表面沉积有上述穿隧层42、电荷陷入层43以及绝缘层44的上述半导体纳米线41呈现圆柱形。
如上所述，通过原子层沉积法形成上述绝缘层44时，如果采用氧化铝(Al2O3)形成上述绝缘层44的，则使用TMA(Trimethylaluminum)和H2O作为构成氧化铝的铝(Al)和氧(O)的初级粒子。
沉积上述氧化铝形成上述绝缘层44的过程，是在250℃～300℃温度下完成200～400圈(cycle)的涂覆过程。根据原子层沉积法(ALD)的自控机制，氧化铝以10nm～60nm左右的厚度均匀沉积在电荷陷入层43表面。
如图7f所示，在上述半导体纳米线合成体40和上述源极与漏极31、33所在的硅基片10上涂第二光刻胶52，通过光刻法，在上述源极与漏极31、33之间形成具有后述的栅电极35的第二空隙(未图示)。
之后，在上述第二空隙及上述第二光刻胶52上沉积金属层，清除上述第二光刻胶52，即可在上述源极与漏极31、33之间形成栅电极35，具体见图7g。形成上述栅电极35的金属层，可以依次沉积钛(Ti)、金(Au)来完成。
图8b是按照以上过程制作而成的本发明纳米线-纳米粒子非易失性电子存储器件平面照片。如图8b所示，在源极与漏极31、33之间有纳米线41及栅电极35。在上述纳米线41表面依次沉积穿隧层42、电荷陷入层43以及绝缘层44，其中，上述电荷陷入层43采用与上述纳米线41不同成分的金属纳米粒子。
下面结合图9说明按照图7a～图7g的过程制作而成的纳米线-纳米粒子非易失性电子存储器件的电气特性。
如图9所示，对栅电极施加正电压时，流过纳米线的电荷进行穿隧，并储存于电荷陷入层中，反之，施加负电压时，储存在电荷陷入层中的电荷重新流到纳米线。
另外，栅压越高，流过纳米线通道和电荷陷入层的电荷量越多，进一步增加电流的变化幅度。
<实施例3>
下面结合图10a～图10g对本发明第三实施例的纳米线-纳米粒子非易失性电子存储器件制作方法进行说明。
纳米线制作方法有两种：一种是在基片上生长半导体纳米线。这种方法在现有方法中任选一种即可。但是，用来生长上述半导体纳米线的基片，最好采用Si或Al2O3等物质。另一种是采用光刻法或电子束光刻方式在半导体基片上形成图案后，通过蚀刻法对半导体基片进行蚀刻，从而制作出厚度与宽度均匀的纳米线。
如上所述，在基片上生长半导体纳米线之后，利用原子层沉积法、CVD、sputter等方法，在上述半导体纳米线表面形成穿隧层42，穿隧层42材料从Al2O3、HfO2、SiO2以及有机绝缘材料中任选一种。
如上所述，对半导体基片进行蚀刻制作纳米线之后，利用transfer将上述半导体纳米线转移至半导体基片、玻璃基片或塑料基片上进行排列。接着，利用原子层沉积法、CVD、sputter等方法，在纳米线表面形成穿隧层42，穿隧层42材料从Al2O3、HfO2、SiO2以及有机绝缘材料中任选一种。
上述穿隧层42选择氧化铝(Al2O3)、HfO2、SiO2中的一个，是通过原子层沉积法形成的。此时，表面沉积有上述穿隧层42的上述半导体纳米线41呈现圆柱形。
如上所述，通过原子层沉积法形成上述穿隧层42时，如果采用氧化铝(Al2O3)形成上述穿隧层42的，则使用TMA(Trimethylaluminum)和H2O作为构成氧化铝的铝(Al)和氧(O)的初级粒子。
沉积上述氧化铝形成上述穿隧层42的过程，是在250℃～300℃温度下经过100～200cycle的涂覆过程来完成的，根据原子层沉积法(ALD)的自控机制，氧化铝以5nm～30nm左右的均匀厚度沉积在半导体纳米线41表面。
经过以上过程，在半导体纳米线41表面形成穿隧层42后，实施下一步，即，将构成电荷陷入层43的纳米粒子吸附到上述半导体纳米线41表面的穿隧层42上。
将纳米粒子吸附到半导体纳米线表面的过程可以采用以下三种方法。
从图10a来看，第一种方法是将半导体纳米线41粘附于其表面的基片40a浸泡在分散水溶液中，利用超声波对上述半导体纳米线41进行分散。此时，上述穿隧层42就沉积在上述半导体纳米线41表面。
接着，在分散水溶液中浸泡即将吸附到上述穿隧层42表面的纳米粒子，再用超声波进行分散。上述纳米粒子是用来作为电荷陷入层43的。之后，在超声波水槽中对上述纳米线分散水溶液和上述纳米粒子分散水溶液进行混合，再用超声波使上述纳米粒子吸附到上述纳米线表面。用以分散上述纳米线以及纳米粒子的分散水溶液，最好是选择蒸馏水、乙醇、甲醇以及丙酮中的一个。
图11是Si纳米线和Au纳米粒子异型接合的纳米材料的透射电子显示镜照片(TEM)。
具体如下：将分散在甲醇中的Si纳米线和0.01M的HAuCl4溶液混合，用超声波予以稳定之后进行热处理，即可在Si纳米线表面形成如上所述的Au纳米粒子。如图1所示，Si纳米线表面粘附有Au纳米粒子，Au直径约8～15nm，整体大小均匀。
第二种方法比较简单，在含有纳米粒子的溶液中浸泡半导体纳米线，即可吸附纳米粒子。图12是将ZnO纳米线浸泡在含有CdTe纳米粒子的溶液中，经过异型接合而成的纳米材料透射电子显示镜照片。据图13显示，CdTe纳米粒子均匀粘附在ZnO纳米线表面。
第三种方法是通过热沉积、CVD、sputter等方法，在经过生长的纳米线表面涂上薄薄的poly-Si后进行蚀刻，使Si纳米粒子沉积到纳米线表面。图16是对通过低压化学气相沉积法(low pressure chemical vapor deposition)在ZnO纳米线表面生长而成的poly-Si层进行蚀刻的poly-Si纳米粒子。
按照以上过程，将纳米粒子吸附到上述纳米线表面的穿隧层42上，然后只对上述纳米线进行分离。这样，即可获得依次形成穿隧层42和由纳米粒子构成的电荷陷入层43的半导体纳米线41，具体见图10b。图10b中的半导体纳米线是被分离的无数纳米线中的一个。
接着，在上述电荷陷入层43表面形成绝缘层44，具体见图10c。
上述绝缘层44是从氧化铝(Al2O3)、HfO2、SiO2中任选的一种物质，是采用原子层沉积法形成的。此时，表面沉积有上述穿隧层42、电荷陷入层43以及绝缘层44的上述半导体纳米线41呈现圆柱形。
如上所述，通过原子层沉积法形成上述绝缘层44时，如果采用氧化铝(Al2O3)构成上述绝缘层44的，则使用TMA(Trimethylaluminum)和H2O作为构成氧化铝的铝(Al)和氧(O)的初级粒子。
沉积上述氧化铝形成上述绝缘层44的过程是，在250℃～300℃温度下进行200～400cycle的涂布过程来完成的，根据原子层沉积法(ALD)的自控机制，氧化铝以10nm～40nm左右的厚度均匀沉积在电荷陷入层43表面。
通过以上过程，在半导体纳米线41表面依次形成穿隧层42、电荷陷入层43以及绝缘层44之后，如图10d所示，为了提高第一光刻胶53的粘附性，在硅基片10上形成HMDS(Hexamethyldisilazane)膜21，并将半导体纳米线(nanowire)41撒在HMDS膜上，接着涂上第一光刻胶53，经过曝光以及显像之后，在纳米线周围形成电极用抗蚀图形，其宽度约几um～几十nm。换言之，利用光刻法形成具有后述的源极与漏极的第一空隙(未图示)。同时，上述硅基片10和上述HMDS膜21之间还能形成SiO2绝缘膜20。
其中，在上述HMDS(Hexamethyldisilazane)膜21上形成上述半导体纳米线41，看情况可以采用纳米碳管或有机管来替代上述半导体纳米线。上述半导体纳米线41最好是从Si、Ge、GaN、InP、GaAs、GaP、Si3N4、SiO2、SiC、ZnO、Ga2O3中任选的一种成分。另外，上述半导体纳米线41还可以通过热蒸发方式在硅基片上生长而成。
接着，在上述第一空隙及第一光刻胶53上沉积金属层后，清除上述第一光刻胶53以及上述HMDS(Hexamethyldisilazane)膜21。于是，即可在表面依次沉积有穿隧层42、电荷陷入层43以及绝缘层44的半导体纳米线41两端形成源极31与漏极33，具体见图10e。形成上述源极与漏极31、33的金属层是依次沉积钛(Ti)和金(Au)来完成。
如上所述，在上述半导体纳米线41两端形成源极31和漏极33后，如图10f所示，在上述半导体纳米线合成体40和具有上述源极与漏极31、33的硅基片10上涂第二光刻胶54，利用光刻法在上述源极与漏极31、33之间形成具有后述的栅电极35的第二空隙(未图示)。
接着，在上述第二空隙及上述第二光刻胶54上沉积金属层，清除上述第二光刻胶54，即可在上述源极与漏极31、33之间形成栅电极35，具体见图10g。具有上述栅电极35的金属层是依次沉积钛(Ti)和金(Au)来形成的。
下面结合图14，对根据图10a～图10g制作而成的纳米线-纳米粒子非易失性电子存储器件的电气特性进行说明。
图14的上图为在栅压的变化之下，随着漏极与源极之间的电压变化而发生变化的电流扫描图；下图为在栅压的变化之下，电流值根据所施加的电压方向发生变2的存储效应。
【发明的效果】
本发明提供具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件及其制作方法。根据本发明，半导体纳米线表面具有穿隧层，而纳米粒子则吸附到纳米线表面的穿隧层上，从而构成纳米线-纳米粒子存储器件，其中，上述半导体纳米线作为电荷迁移通道，与上述半导体纳米线不同成分的纳米粒子则作为电荷陷入层，以此缩小电荷迁移通道，提高集成度，同时采用电荷转移能力高的纳米线，加强通道特性。另外，用纳米粒子作为电荷陷入层，器件在低工作电压(栅压)之下也可以工作，同时减少穿隧层与绝缘层厚度，从而提高器件集成度。
本发明还提供纳米线-纳米粒子电子存储器件及其制作方法。非易失性存储器件的门电路结构从现有的一维平面(plannar)结构改为top、omega、cylindrical等结构，根据门电路结构变化，将器件的on/off特点、subthreshold swing效应以及mobility最大化，使其具有更快的运行特点以及低工作电压，电子器件的制作工艺则采用bottom-up方式，这种工艺要比现有的top-down方式更方便，所需费用也少。
另外，纳米线的制作方法有热生长方式以及蚀刻法等；将纳米粒子吸附到纳米线表面的方法有：纳米粒子快速热处理法、纳米线-纳米粒子溶液混合法、超声波处理法、添加纳米粒子-离子后热处理法、对纳米线施加电压以吸附纳米粒子、电喷设备的双喷嘴使用法、化学蚀刻法等等。

Claims (29)

1、一种具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，包括：
源极与漏极，设置在基片上方；
半导体纳米线合成体，使上述源极与漏极悬浮于上述基片上方或者吸附在上述基片上；
栅电极，包覆上述纳米线合成体，设置在上述源极与漏极之间的基片上方。
2、如权利要求1所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，上述半导体纳米线合成体包括：
半导体纳米线；
在上述半导体纳米线表面形成的穿隧层；
具有粘附在上述穿隧层表面的纳米粒子，同时在上述穿隧层表面形成的电荷陷入层；
在上述电荷陷入层表面形成的绝缘层。
3、如权利要求2所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，用纳米碳管或有机管来替代上述半导体纳米线。
4、如权利要求2所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，上述半导体纳米线是从Si、Ge、GaN、BN、InP、GaAs、GaP、Si3N4、SiO2、SiC、ZnO、Ga2O3中任选的一种成分或从其混合物构成的群集中选择。
5、如权利要求2所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，上述纳米粒子是从HgTe、HgSe、HgS、CdTe、CdSe、CdS、ZnTe、ZnSe、ZnS、ZnO、PbTe、PbSe、PbS、Ag、Au、Pt、Ti、Co、W、Ni、Fe中任选的一种成分。
6、如权利要求2所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，上述纳米粒子具有核壳结构：
核，从HgTe、HgSe、HgS、CdTe、CdSe、CdS、ZnTe、ZnSe、ZnS、ZnO、PbTe、PbSe、PbS、Ag、Au、Pt、Ti、Co、W、Ni、Fe中任选的一种成分；
壳，在上述核表面，由SiO2氧化物或TiO2氧化物，或者能隙大于核的半导体纳米粒子组成。
7、如权利要求2所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件，其特征是，上述穿隧层以及绝缘层是从Al2O3、HfO2、SiO2、MgO、ZrO2、BaO、SrTiO3、La2O3、HfSiO4、ZrSiO4、CaO、LaAlO3、SrO、Ca以及有机绝缘材料中任选的一种材料组成。
8、一种具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，包括以下几个过程：
形成半导体纳米线合成体；
在上述半导体纳米线合成体上，采用光刻法或电子束光刻方式在纳米线中央形成栅电极；
将上述纳米线合成体/栅电极结构的试剂涂在SiO2的硅/半导体/玻璃/料基片上；
在上述硅基片上，采用光刻法或电子束光刻方式，在上述纳米线两端形成源极和漏极。
9、如权利要求8所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述半导体纳米线合成体的形成包括以下几个过程：
采用溅射、CVD以及原子层沉积法中的一个方法，在半导体纳米线表面形成穿隧层；
在上述穿隧层表面形成电荷陷入层的纳米粒子吸附过程；
通过原子层沉积法在上述纳米粒子表面形成绝缘层。
10、如权利要求8所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述半导体纳米线合成体的形成包括以下几个过程：
将核壳结构的纳米粒子吸附到纳米线表面；
采用溅射、CVD以及原子层沉积法中的一个方法，在上述核壳结构的纳米粒子表面形成绝缘层。
11、一种具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，包括以下几个过程：
在半导体基片上涂一层HMDS(Hexamethyldisilazane)，并在上述HMDS上设置半导体纳米线；
在具有上述半导体纳米线的HMDS层上部的上述半导体纳米线两端形成源极和漏极；
采用溅射、CVD以及原子层沉积法中的一个方法形成包覆上述半导体纳米线的穿隧层；
包覆上述穿隧层，并在上述穿隧层表面粘附与上述半导体纳米线不同成分的金属纳米粒子，从而形成电荷陷入层；
采用溅射、CVD以及原子层沉积法中的一个方法，在上述电荷陷入层表面形成绝缘层；
在上述源极和漏极之间的上述绝缘层上设置栅电极。
12、如权利要求11所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述半导体纳米线是通过热蒸发方式在基片上生长而成。
13、如权利要求11所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述半导体纳米线是对半导体基片进行蚀刻而成的。
14、如权利要求11所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述电子电荷层的形成包括以下几个过程：
通过热沉积方式，在上述穿隧层表面涂一层金属纳米薄膜；
用快速热处理机(RTA)对上述金属纳米薄膜进行加热，从而形成金属纳米粒子。
15、如权利要求14所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述金属纳米薄膜的涂层厚度为2～10nm之间。
16、如权利要求14所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述金属纳米粒子是在250℃～450℃温度下对上述金属纳米薄膜进行加热而成的。
17、一种具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，包括以下几个过程：
采用溅射、CVD以及原子层沉积法中的一个方法，在生长在基片上的半导体纳米线表面形成穿隧层；
将作为电荷陷入层的纳米粒子粘附在上述半导体纳米线表面的穿隧层上；
采用溅射、CVD以及原子层沉积法中的一个方法，在形成上述电荷陷入层的纳米粒子表面形成绝缘层；
在半导体基片上涂上一层HMDS(Hexamethyldisilazane)，并在上述HMDS表面设置依次形成上述穿隧层、电荷陷入层以及绝缘层的上述半导体纳米线；
在上述半导体纳米线所在的HMDS层上部的上述半导体纳米线两端形成源极和漏极；
在上述源极和漏极之间的上述绝缘层上设置栅电极。
18、如权利要求17所述的具有纳米线通道和纳米粒子-浮栅节点的粒子非易失性电子存储器件制作方法，其特征是，上述半导体纳米线是在由Si或Al2O3物质构成的基片上生长而成的。
19、如权利要求17所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述纳米粒子的吸附包括以下几个过程：
将具有上述纳米线的基片浸泡在分散水溶液中，利用超声波对上述纳米线进行分散；
对上述纳米线分散水溶液与含纳米粒子的分散水溶液进行混合；
利用超声波，将上述纳米粒子吸附到上述纳米线表面；
20、如权利要求19所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述分散水溶液是从蒸馏水、乙醇、甲醇以及丙酮中任选的一种。
21、如权利要求17所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述纳米粒子的吸附是将上述半导体纳米线浸泡在含有纳米粒子的溶液中，从而吸附纳米粒子。
22、如权利要求17所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，沉积上述纳米粒子的过程是，采用LPCVD方法，在上述半导体纳米线表面沉积Si层后，用湿刻技术(wet etching)生成poly-Si纳米粒子。
23、如权利要求11或17所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述源极与漏极的形成包括以下几个过程：
涂布第一光刻胶，利用光刻法形成多个第一空隙；
在上述第一空隙及第一光刻胶上沉积金属层，清除上述第一光刻胶与上述HMDS层，同时在上述半导体纳米线两端形成源极和漏极。
24、如权利要求11或7所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述穿隧层与绝缘层是通过原子层沉积法，从Al2O3、HfO2、SiO2中任选一种来形成的。
25、如权利要求24所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述穿隧层与绝缘层采用Al2O3形成，初级粒子则采用TMA(Trimethylauminum)和H2O。
26、如权利要求24所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述穿隧层厚度为5～30nm之间。
27、如权利要求24所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述绝缘层厚度为10～60nm之间。
28、如权利要求11或17所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述半导体纳米线是采用纳米碳管(CNT)或有机管来替代上述半导体纳米线。
29、如权利要求11或17所述的具有纳米线通道和纳米粒子-浮栅节点的非易失性电子存储器件制作方法，其特征是，上述栅电极的形成包括以下几个过程：
将第二光刻胶涂在上述绝缘层和具有上述源极与漏极的基片上，利用光刻法在上述源极与漏极之间形成第二空隙；
在上述第二空隙与第二光刻胶上沉积金属层，清除上述第二光刻胶，从而形成栅电极。
CN2008100072521A 2007-02-23 2008-02-20 非易失性电子存储器件及其制作方法 Expired - Fee Related CN101252148B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2007-0018259 2007-02-23
KR1020070018259 2007-02-23
KR1020070018271A KR100850905B1 (ko) 2007-02-23 2007-02-23 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법
KR1020070018259A KR100885193B1 (ko) 2007-02-23 2007-02-23 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법
KR10-2007-0018271 2007-02-23
KR1020070018271 2007-02-23

Publications (2)

Publication Number Publication Date
CN101252148A true CN101252148A (zh) 2008-08-27
CN101252148B CN101252148B (zh) 2011-08-17

Family

ID=39881342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100072521A Expired - Fee Related CN101252148B (zh) 2007-02-23 2008-02-20 非易失性电子存储器件及其制作方法

Country Status (2)

Country Link
KR (1) KR100850905B1 (zh)
CN (1) CN101252148B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178090A (zh) * 2009-09-10 2013-06-26 索尼公司 3 端子电子器件和2 端子电子器件
CN103503147A (zh) * 2011-04-18 2014-01-08 国际商业机器公司 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
CN103646949A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 浮栅晶体管阵列及其制备方法
CN103681940A (zh) * 2013-11-19 2014-03-26 浙江大学 一种二硫化钼-氧化锌量子点混合场效应光晶体管及其制造方法
CN103681939A (zh) * 2013-11-19 2014-03-26 浙江大学 一种氮化硼-硒化镉量子点混合场效应光晶体管及其制造方法
CN103824937A (zh) * 2014-02-26 2014-05-28 合肥工业大学 一种高速纳米两端非易失性存储器及其制备方法
CN104011868A (zh) * 2011-12-19 2014-08-27 英特尔公司 Ⅲ族-n纳米线晶体管
CN105575971A (zh) * 2014-10-30 2016-05-11 香港城市大学 一种用于数据存储电子装置及其制备方法
CN106409834A (zh) * 2015-07-29 2017-02-15 纳米及先进材料研发院有限公司 以纳米颗粒作为电荷俘获层的杂化电介质非易失性存储器
CN107978677A (zh) * 2017-11-21 2018-05-01 深圳大学 基于浮栅核壳结构金属纳米颗粒的有机存储器及制备方法
CN108122999A (zh) * 2016-11-29 2018-06-05 中国科学院金属研究所 基于Pt纳米颗粒修饰GaN纳米线的紫外光电探测器及其制造方法
CN108305877A (zh) * 2017-01-13 2018-07-20 上海新昇半导体科技有限公司 一种后栅无结与非门闪存存储器及其制作方法
CN109074779A (zh) * 2016-03-31 2018-12-21 英特尔公司 微led显示器像素架构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063430B2 (en) 2007-10-18 2011-11-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing and operating same
KR101223212B1 (ko) 2011-02-16 2013-01-17 고려대학교 산학협력단 카드뮴셀레나이드/황화아연 양자점으로 코팅된 산화아연 나노로드 및 그의 제조방법
CN104143513B (zh) * 2013-05-09 2016-12-28 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
KR102389395B1 (ko) 2020-06-18 2022-04-20 국민대학교산학협력단 Cnt를 포함하는 비휘발성 메모리 소자, cnt를 포함하는 비휘발성 메모리 소자 제조 방법 및 웨어러블 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064731A1 (en) * 2001-07-20 2005-03-24 Hongkun Park Transition metal oxide nanowires
US6690059B1 (en) * 2002-08-22 2004-02-10 Atmel Corporation Nanocrystal electron device
KR100668334B1 (ko) * 2004-12-02 2007-01-12 삼성전자주식회사 상전이 나노입자들을 포함하는 상전이 물질층을 구비하는상전이 메모리 소자 및 그 제조방법

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178090A (zh) * 2009-09-10 2013-06-26 索尼公司 3 端子电子器件和2 端子电子器件
CN103503147A (zh) * 2011-04-18 2014-01-08 国际商业机器公司 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
US9431520B2 (en) 2011-04-18 2016-08-30 Globalfoundries Inc. Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US9397195B2 (en) 2011-04-18 2016-07-19 Globalfoundries Inc. Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
CN103503147B (zh) * 2011-04-18 2016-05-25 国际商业机器公司 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
CN104011868A (zh) * 2011-12-19 2014-08-27 英特尔公司 Ⅲ族-n纳米线晶体管
US9691857B2 (en) 2011-12-19 2017-06-27 Intel Corporation Group III-N nanowire transistors
US10541305B2 (en) 2011-12-19 2020-01-21 Intel Corporation Group III-N nanowire transistors
US10186581B2 (en) 2011-12-19 2019-01-22 Intel Corporation Group III-N nanowire transistors
CN104011868B (zh) * 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
US9397188B2 (en) 2011-12-19 2016-07-19 Intel Corporation Group III-N nanowire transistors
CN103681940A (zh) * 2013-11-19 2014-03-26 浙江大学 一种二硫化钼-氧化锌量子点混合场效应光晶体管及其制造方法
CN103681939A (zh) * 2013-11-19 2014-03-26 浙江大学 一种氮化硼-硒化镉量子点混合场效应光晶体管及其制造方法
CN103646949A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 浮栅晶体管阵列及其制备方法
CN103646949B (zh) * 2013-11-29 2016-06-01 上海华力微电子有限公司 浮栅晶体管阵列及其制备方法
CN103824937B (zh) * 2014-02-26 2016-10-26 合肥工业大学 一种高速纳米两端非易失性存储器及其制备方法
CN103824937A (zh) * 2014-02-26 2014-05-28 合肥工业大学 一种高速纳米两端非易失性存储器及其制备方法
CN105575971A (zh) * 2014-10-30 2016-05-11 香港城市大学 一种用于数据存储电子装置及其制备方法
CN106409834A (zh) * 2015-07-29 2017-02-15 纳米及先进材料研发院有限公司 以纳米颗粒作为电荷俘获层的杂化电介质非易失性存储器
CN109074779A (zh) * 2016-03-31 2018-12-21 英特尔公司 微led显示器像素架构
CN109074779B (zh) * 2016-03-31 2022-04-22 三星电子株式会社 微led显示器像素架构
CN108122999A (zh) * 2016-11-29 2018-06-05 中国科学院金属研究所 基于Pt纳米颗粒修饰GaN纳米线的紫外光电探测器及其制造方法
CN108122999B (zh) * 2016-11-29 2019-10-22 中国科学院金属研究所 基于Pt纳米颗粒修饰GaN纳米线的紫外光电探测器及其制造方法
CN108305877A (zh) * 2017-01-13 2018-07-20 上海新昇半导体科技有限公司 一种后栅无结与非门闪存存储器及其制作方法
CN108305877B (zh) * 2017-01-13 2020-09-25 上海新昇半导体科技有限公司 一种后栅无结与非门闪存存储器及其制作方法
CN107978677A (zh) * 2017-11-21 2018-05-01 深圳大学 基于浮栅核壳结构金属纳米颗粒的有机存储器及制备方法

Also Published As

Publication number Publication date
CN101252148B (zh) 2011-08-17
KR100850905B1 (ko) 2008-08-07

Similar Documents

Publication Publication Date Title
CN101252148B (zh) 非易失性电子存储器件及其制作方法
JP5553478B2 (ja) ナノワイヤーチャンネルとナノ粒子―フローティングゲートノードを具備した非揮発性メモリ電子素子及びその製造方法
JP5333777B2 (ja) 有機メモリデバイス及びその製造方法
KR101194839B1 (ko) 나노결정을 포함하는 메모리 소자 및 그 제조 방법
US20060131569A1 (en) Organic memory device and method of manufacturing the same
US20060234418A1 (en) Method for fabricating a nonvolatile memory element and a nonvolatile memory element
Gupta et al. Enhancing charge-storage capacity of non-volatile memory devices using template-directed assembly of gold nanoparticles
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
CN101692463B (zh) 一种混合纳米晶存储器的电容结构及其制备方法
CN101312213A (zh) 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法
CN105575971A (zh) 一种用于数据存储电子装置及其制备方法
KR100885193B1 (ko) 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법
JP2002231834A (ja) 半導体記憶装置
KR100620549B1 (ko) 나노선을 이용한 나노 부유 게이트 메모리 소자의 제조방법
CN101383379A (zh) 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN103579254A (zh) 金属纳米粒子单层
CN1969386B (zh) 采用嵌入聚合物中的纳米晶体的闪存装置
CN100477095C (zh) 适用于快闪存储器的高密度钌纳米晶的溅射沉积制备方法
CN101312212A (zh) 利用高k介质和纳米晶浮栅的非易失存储器及其制作方法
CN106409834A (zh) 以纳米颗粒作为电荷俘获层的杂化电介质非易失性存储器
KR100803167B1 (ko) 나노 입자를 이용한 나노 부유 게이트 메모리 소자 및 그제조 방법
JP2005210063A (ja) 電界効果トランジスタおよびその製造方法
CN111834393A (zh) 基于铝纳米晶浮栅的柔性碳纳米管光电记忆存储器
CN100583400C (zh) 非挥发存储器的制备方法
KR100837413B1 (ko) 나노결정을 포함하는 메모리 소자 제조 방법 및 이에 의해제조된 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KNOWLEDGE DISCOVERY CO., LTD.

Free format text: FORMER OWNER: FOUNDATION KOREA UNIVERSITY INDUSTRY AND ACADEMY COOPERATION

Effective date: 20131021

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131021

Address after: South Korea Seoul Jiangnan District 30% hole 144-17 Jinta bridge 10F

Patentee after: Knowledge discovery Ltd

Address before: Seoul, South Kerean

Patentee before: Korea University Industry And

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20170220