CN101252090B - 线路板的表面处理工艺 - Google Patents
线路板的表面处理工艺 Download PDFInfo
- Publication number
- CN101252090B CN101252090B CN2008100858958A CN200810085895A CN101252090B CN 101252090 B CN101252090 B CN 101252090B CN 2008100858958 A CN2008100858958 A CN 2008100858958A CN 200810085895 A CN200810085895 A CN 200810085895A CN 101252090 B CN101252090 B CN 101252090B
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- oxidation
- circuit board
- treatment process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004381 surface treatment Methods 0.000 title claims abstract description 17
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000007598 dipping method Methods 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 103
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- UKLNMMHNWFDKNT-UHFFFAOYSA-M sodium chlorite Chemical compound [Na+].[O-]Cl=O UKLNMMHNWFDKNT-UHFFFAOYSA-M 0.000 description 1
- 229960002218 sodium chlorite Drugs 0.000 description 1
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本发明提出一种线路板的表面处理工艺。线路板包括基板以及分别配置在基板的上、下表面且相互电性连接的第一线路层与第二线路层。线路板的表面处理工艺是通过浸渍的方式在部分的第一线路层上形成第一抗氧化层以及在部分的第二线路层上形成第二抗氧化层。并且，对未被第一抗氧化层覆盖的第一线路层进行黑化，以形成一黑氧化层。其中，第一抗氧化层的厚度小于或等于黑氧化层的厚度。
Description
技术领域
本发明涉及一种线路板的工艺，且特别是涉及一种线路板的表面处理工艺。
背景技术
近年来，随着电子技术的日新月异，以及高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势迈进。在此趋势之下，由于线路板具有布线细密、组装紧凑及性能良好等优点，因此线路板便成为承载多个电子组件以及使这些电子组件彼此电性连接的主要媒介之一。而这些电子组件可以是芯片。
其中，倒装芯片式封装是芯片与线路板封装的一种方式。线路板具有多个接垫，且线路板可通过配置于接垫上的焊料以回焊的方式与芯片电性与结构性连接。而近年来，由于电子组件(例如芯片)之间所需传递的信号日益增加，因此线路板所需具有的接垫数也日益增加。然而线路板上的空间有限，因此接垫之间的间距朝向微间距(finepitch)发展。
图1绘示公知线路板的剖面图。请参照图1，在公知技术中，通常是先以电镀的方式在线路板100的线路层110的接垫112上形成一抗氧化层120。之后，进行黑化以在未被焊罩层130及抗氧化层120覆盖的线路层110上形成一黑氧化层140，以达到防焊与绝缘的效果。其中，抗氧化层120的厚度介于5μm～7μm，而黑氧化层140的厚度介于1μm～3μm。因此，抗氧化层120将突出于黑氧化层140的表面142。然后，在接垫112上配置焊料(未绘示)，并以回焊的方式使线路板100与芯片(未绘示)通过配置于两者之间的焊料(或助焊剂)电性与结构性连接。然而，当在接垫112上配置焊料并与芯片以回焊的方式接合时，焊料易因受热而熔融并受到凸起的抗氧化层120与芯片的挤压而溢流到邻近的接垫112，进而使得接垫112之间短路。
发明内容
本发明的目的是公开一种线路板的表面处理工艺，可避免以回焊的方式接合线路板与电子组件时，受热熔融的焊料溢流至邻近的接垫而产生接垫之间短路的问题。
为达到上述目的，本发明的技术解决方案是：一种线路板的表面处理工艺。线路板包括一基板、一第一线路层以及一第二线路层。其中，基板具有一第一表面以及一与第一表面相对的第二表面。第一线路层配置于第一表面，第二线路层配置于第二表面，且第一线路层与第二线路层电性连接。线路板的表面处理工艺首先是分别形成一第一焊罩层与一第二焊罩层于基板的第一表面与第二表面上。其中，第一焊罩层具有至少一第一开口以暴露出部分的第一表面，而第二焊罩层具有多个第二开口以暴露出至少部分的第二线路层。接着，形成一覆盖层于第一开口中的第一表面上，覆盖层的材质包括一感光材料，覆盖层具有多个第三开口以暴露出部分第一线路层。然后，以浸渍(immersion)的方式将一第一抗氧化层镀在第三开口中的第一线路层上以及将一第二抗氧化层镀在第二开口中的第二线路层上，其中第一抗氧化层或第二抗氧化层的材质是选自锡、镍金以及银其中之一。之后，移除覆盖层。然后，对未被第一抗氧化层覆盖的第一线路层进行黑化，以形成一黑氧化层，其中第一抗氧化层的厚度小于或等于黑氧化层的厚度。
在本发明的一实施例中，黑氧化层的厚度介于1μm～3μm。
在本发明的一实施例中，第一抗氧化层的厚度介于1μm～2μm。
在本发明的一实施例中，感光材料包括一干膜光刻胶。
在本发明的一实施例中，第一抗氧化层与第二抗氧化层的材质相同。
综上所述，由于本发明的线路板的表面处理工艺是以浸渍的方式形成第一抗氧化层，因此第一抗氧化层的厚度可以小于或等于黑氧化层的厚度。
本发明的优点是：
本发明的线路板的表面处理工艺所形成的第一抗氧化层的厚度小于或等于黑氧化层的厚度。因此，当之后通过回焊的方式接合线路板与芯片时，可减少受热熔融的焊料受到芯片与第一抗氧化层的挤压。也因此，可避免受热熔融的焊料溢流至邻近的接垫而使得接垫之间短路。
附图说明
图1绘示公知线路板的剖面图。
图2A～图2F为本发明一实施例的线路板的表面处理工艺示意图。
主要组件符号说明
100、200：线路板
110：线路层
112：接垫
120：抗氧化层
130：焊罩层
140：黑氧化层
142：表面
210：基板
212：第一表面
214：第二表面
220：第一线路层
230：第二线路层
222、232：接垫
240：第一焊罩层
242：第一开口
250：第二焊罩层
252：第二开口
260：覆盖层
262：第三开口
270：第一抗氧化层
280：第二抗氧化层
290：黑氧化层
T1、T2、T3：厚度
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
图2A～图2F为本发明一实施例的线路板的表面处理工艺。首先，请参照图2A，线路板200包括一基板210、一第一线路层220以及一第二线路层230。其中，基板210具有一第一表面212以及一第二表面214，而且第一表面212相对于第二表面214。第一线路层220配置于第一表面212，而第二线路层230配置于第二表面214，且第一线路层220与第二线路层230电性连接。基板210可以是树脂基板等不具有线路层的基板，也可以是单层线路板或多层线路板。
接着，请参照图2B，分别在第一表面212与第二表面214上形成一第一焊罩层240与一第二焊罩层250。其中，第一焊罩层240具有至少一第一开口242，而且第一开口242暴露出部分的第一表面212。此外，第二焊罩层250具有多个第二开口252，而且这些第二开口252暴露出至少部分的第二线路层230。值得注意的是，第二开口252可以是暴露出第二线路层230的接垫232。
然后，请参照图2C，在第一开口242中的第一表面212上形成一覆盖层260。覆盖层260具有多个第三开口262，而且第三开口262暴露出部分的第一线路层220。值得注意的是，第三开口262可以暴露出第一线路层220的接垫222。覆盖层260的材质例如为感光材料。此外，前述感光材料可以是干膜光刻胶或液态光刻胶剂。由于覆盖层260在后续的浸渍工艺结束后将被移除，因此较佳的材质是受热或光照射而使其黏性降低的可掀离式胶膜(peelable film)。
之后，请参照图2D，以浸渍的方式将第一抗氧化层270镀在第三开口262中的第一线路层220上，以及将第二抗氧化层280镀在第二开口252中的第二线路层230上。其中，第一抗氧化层270或第二抗氧化层280的材质例如是锡、镍金、银或者是其它适合的抗氧化材料。此外，第一抗氧化层270与第二抗氧化层280的材质可以是相同的。
然后，请参照图2E，移除覆盖层260。之后，请参照图2F，对未被第一抗氧化层270覆盖的第一线路层220进行黑化(BlackOxidation)以形成一黑氧化层290，而且第一抗氧化层270的厚度T1小于或等于黑氧化层290的厚度T2。第一抗氧化层270的厚度T1例如是介于1μm～2μm之间。黑氧化层290的厚度T2例如是介于1μm～3μm之间。于本实施例中，黑化就是将第一线路层220的表面略微氧化，即铜线路浸渍于一碱性氧化液中，例如是碱性的亚氯酸钠水溶液，使铜线路氧化而形成针状氧化铜表面。此外，第二抗氧化层280的厚度T3例如是介于1μm～2μm之间。
本发明的线路板200制成之后可通过配置于接垫222上的焊料(未绘示)以回焊的方式与芯片(未绘示)接合。而且，第一抗氧化层270的厚度T1小于或等于黑氧化层290的厚度T2。因此，受热熔融的焊料较不易因受芯片与第一抗氧化层270的挤压而溢流至邻近的接垫222。
综上所述，由于本发明的线路板的表面处理工艺所形成的第一抗氧化层的厚度小于或等于黑氧化层的厚度。因此，当之后通过回焊的方式接合线路板与芯片时，可减少受热熔融的焊料受到芯片与第一抗氧化层的挤压。也因此，可避免受热熔融的焊料溢流至邻近的接垫而使得接垫之间短路。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求保护的范围所界定者为准。
Claims (5)
1.一种线路板的表面处理工艺，该线路板包括一基板、一第一线路层以及一第二线路层，其中该基板具有一第一表面以及一与该第一表面相对的第二表面，该第一线路层配置于该第一表面，该第二线路层配置于该第二表面，且该第一线路层与该第二线路层电性连接；其特征在于，该线路板的表面处理工艺包括：
分别形成一第一焊罩层与一第二焊罩层于该基板的该第一表面与该第二表面上，其中该第一焊罩层具有至少一第一开口以暴露出部分的该第一表面，而该第二焊罩层具有多个第二开口以暴露出至少部分的该第二线路层；
形成一覆盖层于该第一开口中的该第一表面上，该覆盖层的材质包括一感光材料，该覆盖层具有多个第三开口以暴露出部分该第一线路层；
以浸渍的方式将一第一抗氧化层镀在该第三开口中的该第一线路层上以及将一第二抗氧化层镀在该第二开口中的该第二线路层上，其中该第一抗氧化层或该第二抗氧化层的材质是选自锡、镍金以及银其中之一；
移除该覆盖层；以及
对未被该第一抗氧化层覆盖的该第一线路层进行黑化，以形成一黑氧化层，其中该第一抗氧化层的厚度小于或等于该黑氧化层的厚度。
2.如权利要求1所述的线路板的表面处理工艺，其特征在于，所述黑氧化层的厚度介于1μm～3μm之间。
3.如权利要求1所述的线路板的表面处理工艺，其特征在于，所述第一抗氧化层的厚度介于1μm～2μm之间。
4.如权利要求1所述的线路板的表面处理工艺，其特征在于，所述感光材料包括一干膜光刻胶。
5.如权利要求1所述的线路板的表面处理工艺，其特征在于，所述第一抗氧化层与该第二抗氧化层的材质相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100858958A CN101252090B (zh) | 2008-04-02 | 2008-04-02 | 线路板的表面处理工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100858958A CN101252090B (zh) | 2008-04-02 | 2008-04-02 | 线路板的表面处理工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101252090A CN101252090A (zh) | 2008-08-27 |
| CN101252090B true CN101252090B (zh) | 2010-06-02 |
Family
ID=39955406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100858958A Active CN101252090B (zh) | 2008-04-02 | 2008-04-02 | 线路板的表面处理工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101252090B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8372689B2 (en) * | 2010-01-21 | 2013-02-12 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof |
| CN105316736A (zh) * | 2014-08-05 | 2016-02-10 | 上海蓝沛信泰光电科技有限公司 | 一种低反射率透明导电线路的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566166B2 (en) * | 2000-04-14 | 2003-05-20 | Via Technologies Inc. | Method of manufacturing a cavity-down plastic ball grid array (CD-PBGA) substrate |
| US6960518B1 (en) * | 2002-07-19 | 2005-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buildup substrate pad pre-solder bump manufacturing |
| CN1810065A (zh) * | 2003-06-30 | 2006-07-26 | 揖斐电株式会社 | 印刷线路板 |
-
2008
- 2008-04-02 CN CN2008100858958A patent/CN101252090B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566166B2 (en) * | 2000-04-14 | 2003-05-20 | Via Technologies Inc. | Method of manufacturing a cavity-down plastic ball grid array (CD-PBGA) substrate |
| US6960518B1 (en) * | 2002-07-19 | 2005-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buildup substrate pad pre-solder bump manufacturing |
| CN1810065A (zh) * | 2003-06-30 | 2006-07-26 | 揖斐电株式会社 | 印刷线路板 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平5-37150A 1993.02.12 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252090A (zh) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178156B2 (en) | Surface treatment process for circuit board | |
| KR100850243B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP2008004924A (ja) | パッケージ基板製造方法 | |
| US9591769B2 (en) | Module and method for manufacturing the same | |
| KR20110064471A (ko) | 패키지 기판 및 그의 제조방법 | |
| CN113675158B (zh) | 循环冷却嵌埋封装基板及其制作方法 | |
| CN101252090B (zh) | 线路板的表面处理工艺 | |
| CN207099433U (zh) | 线路板结构 | |
| JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
| JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| KR101153675B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| KR100997803B1 (ko) | 인쇄회로기판 제조방법 | |
| CN107548230A (zh) | 印刷电路板及其制作方法 | |
| KR20110013902A (ko) | 패키지 및 그 제조방법 | |
| CN109041414B (zh) | 线路板结构及其制法 | |
| KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
| KR102425755B1 (ko) | 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |