CN101241904A - 四方扁平无接脚型的多芯片封装结构 - Google Patents
四方扁平无接脚型的多芯片封装结构 Download PDFInfo
- Publication number
- CN101241904A CN101241904A CN 200810082211 CN200810082211A CN101241904A CN 101241904 A CN101241904 A CN 101241904A CN 200810082211 CN200810082211 CN 200810082211 CN 200810082211 A CN200810082211 A CN 200810082211A CN 101241904 A CN101241904 A CN 101241904A
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- brilliant chip
- pins
- falls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 239000000853 adhesive Substances 0.000 claims 6
- 230000001070 adhesive effect Effects 0.000 claims 6
- 238000005452 bending Methods 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 3
- 239000008393 encapsulating agent Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种四方扁平无接脚型的多芯片封装结构，包括一导线架、一第一芯片、一第二芯片以及一封胶体。该导线架具有若干个错位排列的第一接脚以及第二接脚。每一第一接脚包括一第一外接部以及一第一指部。每一第二接脚包括一第二外接部、一弯折部以及一第二指部，其中该弯折部向上弯折而使该第二接脚的第二指部与该第一接脚的第一指部之间形成一高度差。该第一芯片位于这些第一接脚与这些第二接脚之间，该第二芯片位于该第一芯片之上。该封胶体包覆第一芯片、第二芯片、第一接脚及第二接脚，并显露出第一接脚与第二接脚的下表面。
Description
技术领域
本发明涉及一种多芯片封装结构，特别是关于一种四方扁平无接脚型(QFN，Quad-Flat Non-leaded)的多芯片封装结构。
背景技术
美国专利第6,075,284号揭示了一种现有的堆叠式半导体封装结构，其导线架的内接脚分别往上以及往下延伸一对突出部而形成可正反堆叠的封装结构，但这种特定形状的导线架无论以饰刻或冲压方法制造均相当困难。此外，导线架的内接脚位于该封装结构的两侧，属于一种低脚数的双排接脚封装(Dual-in-line Package，DIP)，不能如同四方扁平封装结构(Quad Flat Package，QFP)一样封装具有较多端点的芯片。
在四方扁平封装结构中，按外接接脚的形态可分为I接脚式(Quad Flat I-leaded，QFI)、J接脚式(Quad Flat J-leaded，QFJ)以及无接脚型(Quad Flat Non-leaded，QFN)的四方扁平封装结构，其中QFN(四方扁平无接脚型)封装结构由于接脚内藏以及当结合时能较紧贴于电路板而具有较小的结合厚度，因此较为符合如今对电子元件需轻薄短小的要求，特别是便携式电子装置，如手机或笔记本电脑等。
现有QFN封装结构的截面图如图1所示，包括一导线架7、一芯片8以及一封胶体9。该导线架7具有形成在同一平面的若干个接脚71，每一接脚71具有一上表面711以及一下表面712。该芯片8通过若干个导电元件10，例如凸块，接合至导线架7的这些接脚71的上表面711。该封胶体9则包覆该芯片8以及该导线架7的这些接脚71，并显露出该导线架7的这些接脚71的下表面712，用以与一电路板电性接合。但是这种QFN封装结构仅能单个接合到电路板上，并不能相互堆叠，使电路板的空间利用率较低，从而不适用于内部空间有限并且性能要求较高的便携式电子装置。
日本专利特开平第10-74859号揭示了一种现有的可堆叠式QFN封装结构，其利用一基板在表面以及侧面设置具有金线的电路分布以供电性连接一芯片，再结合运用美国专利第6,020,629号揭示的DIP封装结构，在基板的中间形成一凹陷的芯片容置区，而基板周边则设有上下连通的导通柱，这样可得到一堆叠式QFN封装结构。但是其缺点在于仍需使用一结构复杂的基板，不但制造困难、成本较高，并且该封装结构的整体厚度也较大。
发明内容
本发明的主要目的在于提供一种四方扁平无接脚型(QFN)的多芯片封装结构，其可大幅提高电路板的空间利用率而适用于内部空间有限并且性能要求较高的便携式电子装置。
本发明的另一目的在于提供一种四方扁平无接脚型(QFN)的多芯片封装结构，通过弯折导线架的接脚而实现堆叠至少两个芯片的功能，并同时具有封装厚度小以及结构简单的优点。
为实现上述目的，本发明提供一种根据本发明，一种四方扁平无接脚型的多芯片封装结构包括一导线架、一第一倒晶芯片、一第二倒晶芯片以及一封胶体。该导线架具有延伸在不同平面的若干个第一接脚以及若干个第二接脚，其中每一第一接脚具有一第一上表面以及一第一下表面，每一第二接脚具有一第二上表面以及一第二下表面。该第一倒晶芯片包括若干个第一凸块，用于接合至这些第一接脚的这些第一上表面，并使该第一倒晶芯片位于这些第一接脚与这些第二接脚之间。该第二倒晶芯片包括若干个第二凸块，用于接合至这些第二接脚的这些第二上表面，并使该第二倒晶芯片位于该第一倒晶芯片之上。该封胶体包覆该第一倒晶芯片、该第二倒晶芯片、这些第一接脚以及这些第二接脚，并且该封胶体显露这些第一接脚的这些第一下表面与这些第二接脚的这些第二下表面。
根据本发明，一种四方扁平无接脚型的多芯片封装结构包括一导线架、一第一倒晶芯片、一第二倒晶芯片以及一封胶体。该导线架具有若干个第一接脚以及若干个第二接脚，这些第一接脚与这些第二接脚错位排列。每一第一接脚包括一第一外接部以及一第一指部，每一第二接脚包括一第二外接部、一弯折部以及一第二指部，这些第一外接部以及第二外接部电性接合于一电路板。这些第一指部形成在一第一接合平面，这些第二指部形成在一第二接合平面，其中该第一接合平面与该第二接合平面具有一高度差。这些第一与第二接脚的这些第一与第二外接部也形成在该第一接合平面。该第一倒晶芯片包括若干个第一凸块，用于接合至这些第一接脚的这些第一指部，并使该第一倒晶芯片位于这些第一接脚与这些第二接脚之间。该第二倒晶芯片包括若干个第二凸块，用于接合至这些第二接脚的这些第二指部，并使该第二倒晶芯片位于该第一倒晶芯片之上。该封胶体包覆该第一倒晶芯片、该第二倒晶芯片、这些第一接脚以及这些第二接脚，并且该封胶体显露这些第一与第二接脚的这些第一与第二外接部的下表面。
根据本发明，一种多芯片封装结构包括一第一芯片、一第二芯片、一导线架、若干个第一导电元件、若干个第二导电元件以及一封胶体。该第一芯片具有若干个第一接垫，该第二芯片位于该第一芯片的上方并具有若干个第二接垫。该导线架具有若干个第一接脚以及若干个第二接脚，这些第一接脚与这些第二接脚错位排列。每一第一接脚包括一第一外接部以及一第一指部，每一第二接脚包括一第二外接部、一弯折部以及一第二指部，这些第一外接部以及第二外接部电性接合于一外部电路。这些第一指部形成在一第一接合平面，以供电性接合于该第一芯片的这些第一接垫，这些第二指部形成在一第二接合平面，以供电性接合于该第二芯片的这些第二接垫，其中该第一接合平面与该第二接合平面具有一高度差。这些第一与第二接脚的这些第一与第二外接部也形成在该第一接合平面。所述若干个第一导电元件连接该第一芯片的这些第一接垫与这些第一接脚的这些第一指部，所述若干个第二导电元件则连接该第二芯片的这些第二接垫与这些第二接脚的这些第二指部。该封胶体包覆该第一芯片、该第二芯片、这些第一接脚、这些第二接脚、这些第一导电元件以及这些第二导电元件，并显露这些第一与第二接脚的这些第一与第二外接部的下表面。
根据本发明的上述四方扁平无接脚型的多芯片封装结构，其中该第一芯片与该第二芯片之间具有一间隔，该间隔被该封胶体填充。
根据本发明的上述四方扁平无接脚型的多芯片封装结构，其中该封胶体的侧面与这些第一接脚的第一外接部的端部以及这些第二接脚的第二外接部的端部平齐。
根据本发明的上述四方扁平无接脚型的多芯片封装结构，其中该第一芯片的尺寸小于或大于该第二芯片的尺寸。
本发明的四方扁平无接脚型的多芯片封装结构可实现堆叠至少两个芯片的功能，可大幅提高电路板的空间利用率而适用于内部空间有限并且性能要求较高的便携式电子装置。与现有技术相比，本发明的四方扁平无接脚型的多芯片封装结构同时具有封装厚度小以及结构简单的优点。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1为现有的一种四方扁平无接脚型的单芯片封装结构的截面示意图。
图2为根据本发明一具体实施例的一种四方扁平无接脚型的多芯片封装结构的截面示意图。
图3为本发明四方扁平无接脚型的多芯片封装结构的另一截面示意图。
图4为本发明多芯片封装结构的芯片与导线架堆叠结构的俯视图。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下：
本发明揭示一种四方扁平无接脚型(QFN)的多芯片封装结构。请参考图2、图3以及图4，其中图2为根据本发明一具体实施例的一种四方扁平无接脚型的多芯片封装结构的截面示意图，图3为本发明四方扁平无接脚型的多芯片封装结构的另一截面示意图，图4则为本发明多芯片封装结构的芯片与导线架堆叠结构的俯视图。如图2及图3所示，本发明四方扁平无接脚型的多芯片封装结构1主要包括一导线架2、一第一芯片3、一第二芯片4以及一封胶体5。
该导线架2具有延伸在不同平面的若干个第一接脚21以及若干个第二接脚22，其中每一第一接脚21具有一第一上表面211以及一第一下表面212，每一第二接脚22具有一第二上表面221以及一第二下表面222。每一第一接脚21包括一第一外接部213以及一第一指部215，其中第一指部215的上表面即为第一接脚21的所述第一上表面211，而第一外接部213的下表面即为第一接脚21的所述第一下表面212。每一第二接脚22包括一第二外接部223、一弯折部224以及一第二指部225，其中该弯折部224向上弯折连接该第二外接部223与该第二指部225，而使该第二接脚22在截面上呈现如图3所示的”Z”字形构型。该第二指部225的上表面即为第二接脚22的所述第二上表面221，而第二外接部223的下表面即为第二接脚22的所述第二下表面222。
这些第一外接部213以及第二外接部223用以电性接合于一外部电路，如一电路板(未图示)。这些第一指部215电性接合于第一芯片3，这些第二指部225则电性接合于第二芯片4。如图2所示，这些第一指部215形成在一第一接合平面P1，而这些第二指部225则形成在一第二接合平面P2。该第一接合平面P1与该第二接合平面P2由于第二接脚22所设置的向上弯折的弯折部224而具有一高度差。这些第一与第二接脚21、22的这些第一与第二外接部213、223位于同一平面，并形成在上述该第一接合平面P1，如图2所示。此外，这些第一与第二外接部213、223互相平行并间隔交错设置，如图4所示。
在本发明的实施例中，该导线架2以蚀刻成形，其材料选自如铜、铜合金或类似金属之一。
如图2所示，该第一芯片3的底面具有若干个第一接垫31。若干个第一导电元件32与这些第一接垫31相结合而使该第一芯片3接合至这些第一接脚21的这些第一指部215的上表面，即这些第一接脚21的第一上表面211，并使该第一芯片3位于这些第一接脚21与这些第二接脚22之间。
如图2以及图3所示，该第二芯片4的底面也具有若干个第二接垫41。若干个第二导电元件42与这些第一接垫41相结合而使该第一芯片4接合至这些第二接脚22的这些第二指部225的上表面，即这些第二接脚22的第二上表面221，并使该第二芯片4位于该第一芯片3之上。
在本发明的实施例中，这些第一导电元件32与第二导电元件42为导电凸块，这些导电凸块为锡铅凸块或金凸块。也即，该第一芯片3以及第二芯片4以倒晶接合(Flip Chip)的方式电性连接于导线架2。容易理解，本发明第一芯片3及第二芯片4也可以焊线接合(Wire Bond)的方式电性连接于导线架2，该焊线通常为金线。
如图2及图3所示，该封胶体5包覆该第一芯片3、该第二芯片4、这些第一接脚21以及这些第二接脚22，并且该封胶体5显露这些第一接脚21的第一下表面212与这些第二接脚22的第二下表面222。该封胶体5的侧面与这些第一接脚21的第一外接部213的端部以及这些第二接脚22的第二外接部223的端部平齐。该第一芯片3与该第二芯片4相互堆叠后，之间具有一间隔6，该间隔6被该封胶体5所填充。较佳地，该封胶体5为压模形成。
本发明图2至图4所示的实施例中，采用的是两个芯片堆叠的形式，其中位于下方的第一芯片3的尺寸小于位于上方的第二芯片4的尺寸。但是需说明的是，本发明并非如此限定。本发明的创作精神也适用于堆叠多个芯片，并且位于下方的第一芯片3的尺寸也可大于位于上方的第二芯片4的尺寸。这些变化均属于熟悉本技术领域的技术人员依本发明的精神所作的等效变更或变化。
如上所述，本发明通过提供一导线架2，该导线架2由若干个第一接脚21与若干个第二接脚22所构成，其中第二接脚22在其外接部223与指部225之间设有一向上弯折的弯折部224，这样即可获得一四方扁平无接脚型的多芯片封装结构。本发明的四方扁平无接脚型的多芯片封装结构可实现堆叠至少两个芯片的功能，可大幅提高电路板的空间利用率而适用于内部空间有限并且性能要求较高的便携式电子装置。与现有技术相比，本发明的四方扁平无接脚型的多芯片封装结构同时具有封装厚度小以及结构简单的优点。
Claims (10)
1.一种四方扁平无接脚型的多芯片封装结构，包括具有若干个第一接脚及若干个第二接脚的一导线架、通过若干个第一凸块接合至所述第一接脚的一第一倒晶芯片、通过若干个第二凸块接合至所述第二接脚的一第二倒晶芯片，以及包覆所述第一倒晶芯片、所述第二倒晶芯片、所述第一接脚以及所述第二接脚的一封胶体，其特征在于：
所述导线架的所述第一接脚及所述第二接脚延伸在不同平面，每一第一接脚具有一第一上表面以及一第一下表面，每一第二接脚具有一第二上表面以及一第二下表面；所述第一倒晶芯片接合至所述第一接脚的所述第一上表面，并位于所述第一接脚与所述第二接脚之间；所述第二倒晶芯片接合至所述第二接脚的所述第二上表面，并位于所述第一倒晶芯片之上；所述封胶体显露所述第一接脚的所述第一下表面与所述第二接脚的所述第二下表面。
2.如权利要求1所述的四方扁平无接脚型的多芯片封装结构，其特征在于每一第一接脚包括一第一外接部以及一第一指部，每一第二接脚包括一第二外接部、一弯折部以及一第二指部，所述第一外接部及第二外接部电性接合于一外部电路，所述第一指部电性接合于所述第一倒晶芯片，所述第二指部电性接合于所述第二倒晶芯片。
3.如权利要求2所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第一接脚的所述第一指部与所述第二接脚的所述第二指部具有一高度差。
4.如权利要求2所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第一接脚的所述第一外接部与所述第二接脚的所述第二外接部位于同一平面，并且互相平行并间隔交错设置。
5.如权利要求1所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第一倒晶芯片与所述第二倒晶芯片之间具有一间隔，所述间隔被所述封胶体填充。
6.如权利要求5所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第一倒晶芯片的尺寸小于或大于所述第二倒晶芯片的尺寸。
7.一种四方扁平无接脚型的多芯片封装结构，包括：
一导线架，具有若干个第一接脚以及若干个第二接脚，每一第一接脚包括一第一外接部以及一第一指部，每一第二接脚包括一第二外接部以及一第二指部，所述第一外接部以及第二外接部电性接合于一电路板；
一第一倒晶芯片，包括若干个第一凸块，用于接合至所述第一接脚的所述第一指部；
一第二倒晶芯片，包括若干个第二凸块，用于接合至所述第二接脚的所述第二指部；以及
一封胶体，包覆所述第一倒晶芯片、所述第二倒晶芯片、所述第一接脚以及所述第二接脚；
其特征在于：所述线架的这第一接脚与所述第二接脚错位排列；每一第二接脚进一步包括一弯折部；所述第一接脚的所述第一指部形成在一第一接合平面，所述第二接脚的所述第二指部形成在一第二接合平面，其中所述第一接合平面与所述第二接合平面具有一高度差，所述第一与第二接脚的所述第一与第二外接部也形成在所述第一接合平面；所述第一倒晶芯片位于所述第一接脚与所述第二接脚之间，所述第二倒晶芯片位于所述第一倒晶芯片之上；所述封胶体显露所述第一与第二接脚的所述第一与第二外接部的下表面。
8.如权利要求7所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第二接合平面介于所述第一倒晶芯片与所述第二倒晶芯片之间。
9.如权利要求8所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第一倒晶芯片与所述第二倒晶芯片之间具有一间隔，所述间隔被所述封胶体填充。
10.如权利要求8所述的四方扁平无接脚型的多芯片封装结构，其特征在于所述第一倒晶芯片的尺寸小于或大于所述第二倒晶芯片的尺寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810082211 CN101241904A (zh) | 2008-02-20 | 2008-02-20 | 四方扁平无接脚型的多芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810082211 CN101241904A (zh) | 2008-02-20 | 2008-02-20 | 四方扁平无接脚型的多芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101241904A true CN101241904A (zh) | 2008-08-13 |
Family
ID=39933269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810082211 Pending CN101241904A (zh) | 2008-02-20 | 2008-02-20 | 四方扁平无接脚型的多芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101241904A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000608A (zh) * | 2012-12-11 | 2013-03-27 | 矽力杰半导体技术(杭州)有限公司 | 一种多组件的芯片封装结构 |
| CN103700639A (zh) * | 2013-12-31 | 2014-04-02 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
| CN104681551A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 一种适合高速芯片应用的qfn封装设计 |
| CN104681544A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 多芯片qfn封装结构 |
| CN104810345A (zh) * | 2014-01-29 | 2015-07-29 | 三星电机株式会社 | 无引线封装式功率半导体模块 |
| US9508677B2 (en) | 2015-03-23 | 2016-11-29 | Silergy Semiconductor Technology (Hangzhou) Ltd | Chip package assembly and manufacturing method thereof |
| US9780081B2 (en) | 2015-03-27 | 2017-10-03 | Silergy Semiconductor Technology (Hangzhou) Ltd | Chip package structure and manufacturing method therefor |
| US10043738B2 (en) | 2014-01-24 | 2018-08-07 | Silergy Semiconductor Technology (Hangzhou) Ltd | Integrated package assembly for switching regulator |
| US10083895B2 (en) | 2015-01-23 | 2018-09-25 | Silergy Semiconductor Technology (Hangzhou) Ltd | Package structure for power converter and manufacture method thereof |
| US10319608B2 (en) | 2015-06-16 | 2019-06-11 | Silergy Semiconductor Technology (Hangzhou) Ltd | Package structure and method therof |
| US10763241B2 (en) | 2015-10-15 | 2020-09-01 | Silergy Semiconductor Technology (Hangzhou) Ltd | Stacked package structure and stacked packaging method for chip |
-
2008
- 2008-02-20 CN CN 200810082211 patent/CN101241904A/zh active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000608B (zh) * | 2012-12-11 | 2014-11-05 | 矽力杰半导体技术(杭州)有限公司 | 一种多组件的芯片封装结构 |
| US9136207B2 (en) | 2012-12-11 | 2015-09-15 | Silergy Semiconductor Technology (Hangzhou) Ltd | Chip packaging structure of a plurality of assemblies |
| CN103000608A (zh) * | 2012-12-11 | 2013-03-27 | 矽力杰半导体技术(杭州)有限公司 | 一种多组件的芯片封装结构 |
| CN104681551A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 一种适合高速芯片应用的qfn封装设计 |
| CN104681544A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 多芯片qfn封装结构 |
| CN103700639A (zh) * | 2013-12-31 | 2014-04-02 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
| US9324633B2 (en) | 2013-12-31 | 2016-04-26 | Silergy Semiconductor Technology (Hangzhou) Ltd. | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same |
| US10741481B2 (en) | 2014-01-24 | 2020-08-11 | Silergy Semiconductor Technology (Hangzhou) Ltd | Integrated package assembly for switching regulator |
| US10043738B2 (en) | 2014-01-24 | 2018-08-07 | Silergy Semiconductor Technology (Hangzhou) Ltd | Integrated package assembly for switching regulator |
| CN104810345A (zh) * | 2014-01-29 | 2015-07-29 | 三星电机株式会社 | 无引线封装式功率半导体模块 |
| US11056421B2 (en) | 2015-01-23 | 2021-07-06 | Silergy Semiconductor Technology (Hangzhou) Ltd | Package structure for power converter and manufacture method thereof |
| US10083895B2 (en) | 2015-01-23 | 2018-09-25 | Silergy Semiconductor Technology (Hangzhou) Ltd | Package structure for power converter and manufacture method thereof |
| US9508677B2 (en) | 2015-03-23 | 2016-11-29 | Silergy Semiconductor Technology (Hangzhou) Ltd | Chip package assembly and manufacturing method thereof |
| US9780081B2 (en) | 2015-03-27 | 2017-10-03 | Silergy Semiconductor Technology (Hangzhou) Ltd | Chip package structure and manufacturing method therefor |
| US10319608B2 (en) | 2015-06-16 | 2019-06-11 | Silergy Semiconductor Technology (Hangzhou) Ltd | Package structure and method therof |
| US10763241B2 (en) | 2015-10-15 | 2020-09-01 | Silergy Semiconductor Technology (Hangzhou) Ltd | Stacked package structure and stacked packaging method for chip |
| US11462510B2 (en) | 2015-10-15 | 2022-10-04 | Silergy Semiconductor Technology (Hangzhou) Ltd | Stacked package structure and stacked packaging method for chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101241904A (zh) | 四方扁平无接脚型的多芯片封装结构 | |
| US6337510B1 (en) | Stackable QFN semiconductor package | |
| JP5320611B2 (ja) | スタックダイパッケージ | |
| US7816769B2 (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| US8125063B2 (en) | COL package having small chip hidden between leads | |
| US7633143B1 (en) | Semiconductor package having plural chips side by side arranged on a leadframe | |
| US11088053B2 (en) | Encapsulation structure with high density, multiple sided and exposed leads and method for manufacturing the same | |
| CN101232004A (zh) | 芯片堆叠封装结构 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| US20130009294A1 (en) | Multi-chip package having leaderframe-type contact fingers | |
| CN101145549A (zh) | 球栅阵列封装结构及其封装方法 | |
| CN201311930Y (zh) | 改进的晶体管构装结构 | |
| CN101246877A (zh) | 多晶片面对面堆叠封装构造 | |
| US20070290301A1 (en) | Multi-chip stacked package with reduced thickness | |
| US20080203553A1 (en) | Stackable bare-die package | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| CN202111082U (zh) | 多圈排列ic芯片封装件 | |
| KR20080067891A (ko) | 멀티 칩 패키지 | |
| CN202178252U (zh) | 多圈排列无载体双ic芯片封装件 | |
| CN209199908U (zh) | 一种倒装芯片封装结构 | |
| US20090079045A1 (en) | Package structure and manufacturing method thereof | |
| CN216250716U (zh) | 一种引线框架结构 | |
| CN203085511U (zh) | 一种再布线多芯片aaqfn封装器件 | |
| KR20110107117A (ko) | 반도체 패키지 | |
| KR100376884B1 (ko) | 스택 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080813 |