[go: up one dir, main page]

CN101226951A - 电阻式随机存取存储器 - Google Patents

电阻式随机存取存储器 Download PDF

Info

Publication number
CN101226951A
CN101226951A CNA2007101543787A CN200710154378A CN101226951A CN 101226951 A CN101226951 A CN 101226951A CN A2007101543787 A CNA2007101543787 A CN A2007101543787A CN 200710154378 A CN200710154378 A CN 200710154378A CN 101226951 A CN101226951 A CN 101226951A
Authority
CN
China
Prior art keywords
liner
pads
oxide
layer
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101543787A
Other languages
English (en)
Other versions
CN101226951B (zh
Inventor
赖二琨
何家骅
谢光宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101226951A publication Critical patent/CN101226951A/zh
Application granted granted Critical
Publication of CN101226951B publication Critical patent/CN101226951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器，其包括第一方向上的多条字符线；第二方向上的多条位线，每条位线耦接到至少一条字符线；以及多个存储组件，每个存储组件耦接到一条字符线及一条位线。每个存储组件包括顶电极，连接到对应的字符线；底电极，连接到对应的位线；电阻层，在底电极上；以及至少两个独立的衬垫，每个衬垫的两端具有电阻材料，且每个衬垫耦接于顶电极与电阻层之间。

Description

电阻式随机存取存储器
技术领域
本发明是有关于一种半导体装置及其制造方法，且特别是有关于一种电阻式随机存取存储器(resistance random access memory，RRAM)装置及其制造方法。
背景技术
RRAM是使用电阻特性根据外界影响而变化的材料的存储装置。由于电源断开后电阻不变，所以RRAM是非挥发性(non-volatile)存储装置。
跟其它存储装置一样的是，RRAM包括多个储存单元(memory cell)，每个储存单元耦接至一条字符线(word line)与一条位线(bit line)。RRAM单元可包括一底电极(bottom electrode)，用于位线连接；一顶电极(top electrode)，用于字符线连接；以及一电阻膜(resistive film)，作为底电极与顶电极之间的可变电阻器(variable resistor)。此电阻膜可经程序化以使得双重状态储存电路中具有高电阻或低电阻，以使得每个胞储存一位资料，或者在多重状态储存电路中具有多个电阻预定状态(resistance-determined state)以在单个储存单元中储存多位资料。为了具有多重电阻预定状态，电阻膜需要提供高电阻值以使得此存储器可具有更多操作窗口(operation window)来执行多位储存操作。
发明内容
本发明的目的在于，提供一种存储器，该存储器可具有更多操作窗口来执行多位储存操作。
本发明的一范例提供一种存储器，这种存储器包括第一方向上的多条字符线；第二方向上的多条位线，每条位线耦接到至少一条字符线；以及多个存储组件，每个存储组件耦接到一条字符线及一条位线。每个存储组件包括一顶电极，连接到对应的字符线；一底电极，连接到对应的位线；一电阻层，在底电极上；以及至少两个独立的衬垫(liner)，每个衬垫的两端具有电阻材料，且每个衬垫耦接于顶电极与电阻层之间。
在另一范例中，一种制造存储器的方法包括提供第一方向上的多条字符线；提供第二方向上的多条位线；形成顶电极以连接到对应的字符线；形成底电极以连接对应的位线；在底电极上形成电阻层；以及形成至少两个独立的衬垫，每个衬垫的两端具有电阻材料，且每个衬垫耦接于顶电极与电阻层之间。
本发明的另一范例提供一种制造存储器的方法，这种方法包括提供第一方向上的多条字符线；提供第二方向上的多条位线；形成底电极；在此底电极上沉积氧化层；在此氧化层上形成绝缘层；图案化(pattern)此绝缘层、氧化层以及底电极，从而使底电极的一部分不被覆盖，且氧化层的侧面被曝露；在未覆盖的底电极上以及沿着氧化层的曝露侧面形成两个独立的衬垫；在每个衬垫的两端形成电阻材料；以及在未覆盖的底电极上形成电阻层。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下，其中：
图1是根据本发明所提出的示范性储存单元的截面图。
图2至图7是一种非挥发性储存单元的截面图，绘示为制造图1所示的储存单元的示范性方法。
具体实施方式
请参照图1，储存单元100可形成于集成电路基底(integrated circuit substrate)102上。此储存单元100可包括一底电极104与一顶电极106。电阻层136形成于底电极104的部分上。在底电极104与顶电极106之间，有一氧化层108与一电阻结构。此电阻结构可包括两个L形衬垫120，这两个L形衬垫120被氧化层114以及一金属或金属氧化材料的层112隔开。每个L形衬垫120可包括第一氧化衬垫122、金属衬垫124以及第二氧化衬垫126。每个L形衬垫120的金属衬垫124具有两个电阻端132及134，每个电阻端132或134既可以由相同的电阻材料制成也可以由不同的电阻材料制成。
电阻材料可包括硫属化物合金(chalcogenidealloy)材料、磁阻(magnetroresistive)材料以及聚合物(polymer)材料。利用加热，硫属化物合金材料可在晶态(crystallinestate)与非晶态(amorphousstate)之间变化。在高温下，例如超过600℃，此硫属化物变为液体。一旦冷却下来，则凝固成非晶玻璃态(amorphous glass-likestate)，且其电阻很高。另一方面，由将此硫属化物加热至其结晶点(crystallization point)与其熔点(melting point)之间的温度，此硫属化物可转变为具有相当低电阻的晶态。由于硫属化物合金材料的晶态与非晶态可根据其不同的电阻值来进行区别，所以就形成了资料被储存的基础。举例来说，非晶态、高阻态可用来表示二进制1，且晶态、低阻态表示二进制0。硫属化物合金材料可由锗(germanium)、锑(antimony)以及碲(tellurium)混合而成，又称为GST。硫属化物合金材料可在1mTorr到100mTorr的压力下利用活性气体(例如Ar、N2或He)由物理气相沉积(physicalvapor deposition，PVD)溅镀(sputtering)或磁控溅镀(magnetron-sputtering)法经沉积而形成。此沉积过程可在室温下执行。高宽比(aspect ratio)为1到5的准直仪(collimator)  可用来改善填入(fill-in)性能。此外，要改善填入性能，也可使用数十伏特至数百伏特的直流偏压(DC bias)。利用真空或N2环境进行后期沉积退火(annealing)处理可改善硫属化物合金材料的晶化状态。退火处理的温度可介于100℃至400℃范围内，时间短于30分钟。
应用磁场，磁阻材料可具有可变的磁化方向。由于磁穿隧效应(magnetic tunnel effect)，磁阻材料的电阻根据磁化方向而变化。因此，使用这种材料的储存单元可由磁化状态来储存资料，且储存于其中的资料可由测量此胞的电阻来感测。磁阻材料可包括巨磁阻式(colossal magnetoresistive，CMR)薄膜以及具有钙钛矿结构(Perovskite structure)的氧化薄膜。CMR薄膜可在1mTorr到100mTorr的压力下利用活性气体(例如Ar、N2、O2或He)由PVD溅镀或磁控溅镀法而形成。根据后期沉积处理条件，沉积温度可介于室温到600℃范围内。高宽比为1到5的准直仪可改善填入性能。此外，数十伏特到数百伏特的直流偏压也可用来改善填入性能。再者，可施加数十高斯(gauss)到特斯拉(Tesla)的磁场来改善磁晶化状态。利用真空或N2环境或O2/N2混合环境执行后期沉积退火处理可改善CMR材料的晶化状态。此外，在CMR材料沉积的前，可沉积厚度为30nm到200nm的YBaCuO3缓冲层(buffer layer)，以改善CMR材料的晶化。同样地，具有钙钛矿结构的氧化薄膜可由上述的相同方法沉积而成，或者由以下所述的氧化过程而形成。
应用电场，聚合物材料可具有可变的极化状态(polarization state)。由于聚合物的电阻是根据此聚合物的极化导向而变化，所以使用聚合物材料的储存单元中储存的资料可由测量此胞的电阻来感测。聚合物材料可包括四氰基对醌二甲烷(tetracyanoquinodimethane，TCNQ)或[6，6]-苯基C61丁酸甲酯([6，6]-phenyl C61-butyricacid methyl ester，PCBM)。聚合物材料可由热蒸发(thermal evaporation)、电子束蒸发(e-beamevaporation)或分子束磊晶(molecular beam epitaxy，MBE)蒸发而形成。固态TCNQ与球状掺杂物被放入一个反应室一起蒸发，并且混合沉积在晶圆(wafer)上。此过程可能没有化学反应或气体，沉积过程可在10-4Torr到10-10Torr的压力下执行，晶圆温度可介于室温到200℃范围内。利用真空或N2环境进行后期沉积退火处理可改善聚合物材料的成分。退火处理的温度可介于室温到300℃范围内，时间短于1小时。此外，聚合物材料可由以小于100 rpm的转速来旋涂(spin coating)掺有杂质的TCNQ溶液而形成。
图2至图7是一种非挥发性储存单元的截面图，绘示为制造图1所示的储存单元的示范性方法。请参照图2，导电材料沉积在基底102上，且经图案化以形成底电极104，以用于位线连接。在一范例中，此导电材料是可被氧化的金属，例如Al、W、Ti、Ni或  Cu。然后执行金属间电介质沉积，以由化学机械平坦化(chemical mechanical planarization)来用一层氧化层108覆盖底电极104。随后一绝缘材料层202形成于氧化层108上，例如在一范例中此绝缘材料为氮化硅。图2所示的结构是藉由蒸发来图案化以形成图3所示的结构，在图3所示的结构中底电极104的部分没被覆盖，且氧化层108的侧面被曝露。
请参照图4，由氧化衬垫沉积，于未覆盖的底电极104上且沿着氧化层108的曝露侧面形成氧化衬垫122。接着，执行金属衬垫沉积，以在氧化衬垫122上形成金属衬垫124。在一范例中，此金属衬垫是由可被氧化的金属(例如Al、W、Ti、Ni或Cu)制成。然后由另一氧化衬垫沉积，在此金属衬垫124上形成第二氧化衬垫126。随后，执行全面蚀刻(blank etetching)蒸发，以形成L形衬垫120的结构。
请参照图5，在每个金属衬垫124的两端以及底电极104的未覆盖部分上形成电阻材料。在金属衬垫124及底电极104是由被氧化的金属所制成的范例中，金属的表面可被氧化以在电阻端132及134两端形成金属氧化物，且在未覆盖的底电极104上形成金属氧化层(电阻层136)。氧化过程可在几mTorr的压力到1个大气压下利用纯O2或N2/O2混合气体，由例如温度介于200℃到700℃范围内的热氧化来完成。氧化过程的另一范例是等离子体氧化(plasma oxidation)。在等离子体氧化中，在1mTorr到100mTorr的压力下，利用纯O2或Ar/O2混合气体或Ar/N2/O2混合气体，射频(Radio Freqency，RF)或直流电源等离子体可用来氧化金属表面。根据等离子体氧化的程度，氧化温度可介于室温到300℃范围内。
请参照图6，一金属层或金属氧化物的层112沉积在金属氧化层(电阻层136)上。然后由化学机械平坦化，一氧化层114形成于层112上。接着，可由已知的氧化CMP(平坦化氧化层114、氧化层，然后是被清除的金属衬垫124)来清除绝缘层(氧化衬垫122)及金属衬垫124的电阻端132。
请参照图7，可再次执行氧化过程，以在每个金属衬垫124的电阻端132形成金属氧化物。由于氧化过程是在不同的环境中进行，所以电阻端132的金属氧化物的特性可不同于电阻端134的金属氧化物的特性。然后，导电材料(例如金属材料)可沉积在图7所示的结构上来连接字符线以形成图1所示的结构。
利用图1所示的结构，每个电阻端132与134形成一电阻器R132、R134，此电阻器由于面积小，所以可提供高电阻。此电阻器R132及R134相互串联，合起来与另一对电阻器R132及R134并联。此外，电阻层136也形成一电阻器R136，与电阻器R132及R134的组合串联。如果层112是由电阻材料制成，那幺此层112也可提供一电阻器R112，此电阻器R112串联于电阻器R136与电阻器R132及R134组合之间。由于电阻端132及134的面积非常小，所以它们可提供高电阻，这样则导致更多的操作窗口来执行多位存储器读与写操作。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。

Claims (14)

1.一种存储器，其特征在于，包括：
第一方向上的多条字符线；
第二方向上的多条位线，每条所述位线耦接到至少一条所述字符线；以及
多个存储组件，每个所述存储组件耦接到一条所述字符线以及一条所述位线，所述存储组件包括：
顶电极，连接到对应的字符线；
底电极，连接到对应的位线；
电阻层，在所述底电极上；以及
至少两个独立的衬垫，每个所述衬垫的两端具有电阻材料，且每个所述衬垫耦接于所述顶电极与所述电阻层之间。
2.如权利要求1所述的存储器，其特征在于，其中每个所述衬垫包括：
第一氧化膜；
金属膜，所述金属膜的两端具有所述电阻材料；以及
第二氧化膜。
3.如权利要求1所述的存储器，其特征在于，其中所述衬垫被第二电阻材料隔开。
4.如权利要求1所述的存储器，其特征在于，其中所述衬垫被金属材料隔开。
5.如权利要求1所述的存储器，其特征在于，其中每个所述衬垫的两端上的所述电阻材料是相同的材料。
6.如权利要求5所述的存储器，其特征在于，其中每个所述衬垫的两端的所述电阻材料是不同的材料。
7.一种制造存储器的方法，其特征在于，包括：
提供第一方向上的多条字符线；
提供第二方向上的多条位线；
形成顶电极以连接到对应的字符线；
形成底电极以连接对应的位线；
在所述底电极上形成电阻层；以及
形成至少两个独立的衬垫，每个所述衬垫的两端具有电阻材料，且每个所述衬垫耦接于所述顶电极与所述氧化电阻层之间。
8.如权利要求7所述的制造存储器的方法，其特征在于，其中形成所述衬垫的步骤包括：
在所述底电极的未覆盖部分上执行第一次氧化衬垫沉积来形成第一氧化衬垫；
在所述第一氧化衬垫上执行金属衬垫沉积来形成金属衬垫；
在所述金属衬垫上执行第二次氧化衬垫沉积来形成第二氧化衬垫；以及
在所述第一氧化衬垫、所述金属衬垫以及所述第二氧化衬垫上执行全面蚀刻来形成L形的所述衬垫。
9.一种制造存储器的方法，其特征在于，包括：
提供第一方向上的多条字符线；
提供第二方向上的多条位线；
形成底电极；
在所述底电极上沉积氧化层；
在所述氧化层上形成绝缘层；
图案化所述绝缘层、所述氧化层以及所述底电极，从而使所述底电极的一部分不被覆盖以及所述氧化层的侧面被曝露；
在未覆盖的所述底电极上且沿着所述氧化层的曝露侧面形成两个独立的L形衬垫；
在每个所述L形衬垫的两端形成电阻材料；以及
在未覆盖的所述底电极上形成电阻层。
10.如权利要求9所述的制造存储器的方法，其特征在于，其中形成所述L形衬垫的步骤包括：
在所述底电极的未覆盖部分上执行第一次氧化衬垫沉积来形成第一氧化衬垫；
在所述第一氧化衬垫上执行金属衬垫沉积来形成金属衬垫；
在所述金属衬垫上执行第二次氧化衬垫沉积来形成第二氧化衬垫；以及
在所述第一氧化衬垫、所述金属衬垫以及所述第二氧化衬垫上执行全面蚀刻来形成所述L形衬垫。
11.如权利要求9所述的制造存储器的方法，其特征在于，其中还包括在所述电阻层上形成金属层的步骤。
12.如权利要求9所述的制造存储器的方法，其特征在于，其中还包括在所述电阻层上形成第二电阻层的步骤。
13.如权利要求9所述的制造存储器的方法，其特征在于，其中在每个所述L形衬垫的两端形成所述电阻材料的步骤包括：
执行第一次氧化，以在每个所述L形衬垫的两端形成所述电阻材料；
执行化学机械平坦化，以清除所述绝缘层以及每个所述L形衬垫的第一端的所述电阻材料；以及
执行第二次氧化，以在每个所述L形衬垫的所述第一端形成所述电阻材料。
14.如权利要求9所述的制造存储器的方法，其特征在于，其中还包括在所述L形衬垫上形成顶电极的步骤。
CN2007101543787A 2007-01-18 2007-09-26 电阻式随机存取存储器 Active CN101226951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/656,246 US7989790B2 (en) 2007-01-18 2007-01-18 Resistance random access memory
US11/656,246 2007-01-18

Publications (2)

Publication Number Publication Date
CN101226951A true CN101226951A (zh) 2008-07-23
CN101226951B CN101226951B (zh) 2010-06-02

Family

ID=39640431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101543787A Active CN101226951B (zh) 2007-01-18 2007-09-26 电阻式随机存取存储器

Country Status (2)

Country Link
US (2) US7989790B2 (zh)
CN (1) CN101226951B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986048A (zh) * 2010-06-18 2013-03-20 桑迪士克3D有限责任公司 具有电阻开关层以及侧向布置的存储单元
US9257641B2 (en) 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
CN105990518A (zh) * 2015-01-29 2016-10-05 旺宏电子股份有限公司 电阻式存储器元件及其制造方法
CN109786549A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 电阻式随机存取存储器器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US8962384B2 (en) 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US8853713B2 (en) * 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
TWI619282B (zh) * 2016-01-20 2018-03-21 旺宏電子股份有限公司 記憶裝置與電阻式記憶胞的操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986048A (zh) * 2010-06-18 2013-03-20 桑迪士克3D有限责任公司 具有电阻开关层以及侧向布置的存储单元
CN102986048B (zh) * 2010-06-18 2015-04-01 桑迪士克3D有限责任公司 具有电阻开关层以及侧向布置的存储单元
US9257641B2 (en) 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
CN105990518A (zh) * 2015-01-29 2016-10-05 旺宏电子股份有限公司 电阻式存储器元件及其制造方法
CN105990518B (zh) * 2015-01-29 2018-12-07 旺宏电子股份有限公司 电阻式存储器元件及其制造方法
CN109786549A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 电阻式随机存取存储器器件
CN109786549B (zh) * 2017-11-13 2022-11-01 台湾积体电路制造股份有限公司 电阻式随机存取存储器器件

Also Published As

Publication number Publication date
CN101226951B (zh) 2010-06-02
US20110250729A1 (en) 2011-10-13
US20080173982A1 (en) 2008-07-24
US7989790B2 (en) 2011-08-02
US8153485B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
TWI330880B (en) Programmable resistive ram and manufacturing method
CN101097989B (zh) 具有存储材料绝缘的存储单元及其制造方法
CN101000892B (zh) 可编程电阻存储器及其制造方法
CN100555653C (zh) 可编程电阻随机存取存储器及其制造方法
CN101290968B (zh) 具有侧壁接触侧电极的存储单元
CN101159312B (zh) 具有向周围延伸的存储元件的存储单元器件
CN100524610C (zh) 用于在集成电路上制造窄结构的方法
US7514367B2 (en) Method for manufacturing a narrow structure on an integrated circuit
CN101197422B (zh) 在制造存储单元时产生微孔开口的方法
US7397060B2 (en) Pipe shaped phase change memory
US7638359B2 (en) Method for making a self-converged void and bottom electrode for memory cell
US7476587B2 (en) Method for making a self-converged memory material element for memory cell
CN101226951B (zh) 电阻式随机存取存储器
CN101226771B (zh) 使用多存储器层的多层单元存储器结构及其制造方法
US7919766B2 (en) Method for making self aligning pillar memory cell device
US7510929B2 (en) Method for making memory cell device
US20090101883A1 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
CN100543966C (zh) 用以制造存储元件的方法
CN101226952A (zh) 有金属氧化物的多阶电阻随机存取存储结构及其制造方法
CN108807453B (zh) 介电掺杂且富含锑的gst相变存储器
CN101359677A (zh) 相变化存储桥
CN101728483B (zh) 介电层夹置的柱状存储装置
TWI342066B (en) Resistance random access memory
TW200832679A (en) Multilevel-cell memory structures employing multi-memory layers with tungsten oxides and manufacturing method
Pakala et al. Materials and Processes for Emerging Memories

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant