[go: up one dir, main page]

CN101206677A - 核对差动线对的方法与电脑可读取存储媒介 - Google Patents

核对差动线对的方法与电脑可读取存储媒介 Download PDF

Info

Publication number
CN101206677A
CN101206677A CNA2006101675531A CN200610167553A CN101206677A CN 101206677 A CN101206677 A CN 101206677A CN A2006101675531 A CNA2006101675531 A CN A2006101675531A CN 200610167553 A CN200610167553 A CN 200610167553A CN 101206677 A CN101206677 A CN 101206677A
Authority
CN
China
Prior art keywords
lead
differential
layout
checking
line segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101675531A
Other languages
English (en)
Inventor
巫美静
庄灵
郭惠琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNA2006101675531A priority Critical patent/CN101206677A/zh
Publication of CN101206677A publication Critical patent/CN101206677A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种核对差动线对的方法与电脑可读取存储媒介。此方法包括提供一布局图,并比对此布局图中每一导线所对应的属性数据,以从这些导线中判别出所欲检测的多个差动线对。之后,找出每一差动线对所形成的转折点,以将每一差动线对区分成多个差动线段组。藉此,计算每一差动线段组中两线段的距离,并将计算出的距离与一预定值相比,以判定所检测的差动线段组的布局方式是否正确。

Description

核对差动线对的方法与电脑可读取存储媒介
技术领域
本发明是有关于一种电路布局,且特别是有关于一种核对差动线对的方法与电脑可读取存储媒介。
背景技术
随着科技日新月异,高频高密度的印刷电路板(printed circuit board)设计,已成为现代电子产品发展的关键。主要的原因在于,印刷电路板的布局设计上,一个布局图往往会同时呈现数百个、甚至更多的电子元件与导线。基于电子产品所讲求的可携性与稳定性,该些电子元件与导线的布局方式,往往必需在有限的布局面积下,寻求到最佳的对应关系来避免耦合路径的产生。藉此,存在于电子元件或是导线之间的杂讯,才可有效地被降低。
基于上述理由,印刷电路板在进行电路布局的过程中,导线与导线之间的布局方式,设计人员通常会利用两条导线构成一组差动线对的方式,来降低实体上耦合路径的产生。举例来说,通用串行总线(universal serial bus)、低电压差动信号(low voltage differential signal)、以及序列ATA(Serial ATA)的布局方式,都必须采用差动线对的布局方式,来增强印刷电路板制作上的良率。
然而,现今印刷电路板的布局环境中,设计人员往往只能通过人为的操作,来对布局图中的差动线对进行核对。此时,设计人员必须耗费庞大的注意力与耐心度,逐一地核对每一差动线对,以检测出构成此差动线对的两条导线,两者之间的距离是否符合设计需求。可想而知的是,此种单靠人为的核对方式,不仅耗费人力。且实际操作上,倘若设计人员稍有疏失,印刷电路板的操作性能将大打折扣。更甚者,设计人员的疏失将导致印刷电路板无法正常工作。
发明内容
本发明提供一种核对差动线对的方法,能自动核对布局图中每一差动线对的布局方式,以解决先前技术操作的人为疏失,进而提升电子产品的稳定性。
本发明提出一种核对差动线对的方法。此方法包括下述步骤。首先提供一布局图,此布局图包括多条导线。接着,比对每一导线所对应的属性数据,以从这些导线中判别出所欲检测的多个差动线对。之后,找出每一差动线对所形成的转折点,以将每一差动线对区分成多个差动线段组。藉此,计算每一差动线段组中两线段的距离,并将计算出的距离与一预定值相比,以判定所检测的差动线段组的布局方式是否正确。
本发明再提出一种核对差动线对的方法。此方法包括下述步骤。首先提供一布局图,其中包括第一导线与第二导线。比对第一导线的第一属性数据与第二导线的第二属性数据,以判别第一导线与第二导线是否为差动线对。若第一导线与第二导线为差动线对,则检查第一导线与第二导线的线距。
在本发明的较佳实施例中,上述核对差动线对的方法还包括下述步骤。将上述布局图转译成一布局清单,其中此布局清单记录着每一导线对应的属性数据。此外,在判定所检测的差动线段组的布局方式是否正确后,显示布局图中布局方式不正确的差动线段组。
在本发明的较佳实施例中,当每一导线所对应的属性数据为一导线名称时,上述“判别出所欲检测的多个差动线对”的步骤包括:逐一检测每一导线的导线名称,以找出上述导线名称中两两相互对应的导线名称。之后,依据两两相互对应的导线名称,找出上述的差动线对。
在本发明的较佳实施例中,当每一导线所对应的属性数据为一导线形态时,上述“判别出所欲检测的多个差动线对”的步骤包括:逐一检测每一导线的导线形态,且将拥有相同导线形态的两导线,视为一差动线对。
值得注意的是,在本发明的较佳实施例中,上述布局图为印刷电路板的布局图。此外,差动线段组所欲比对的预定值,随着每一差动线段组所对应的属性数据而变动。
本发明另提出一种电脑可读取存储媒介,用以存储一电脑程序。电脑程序用以载入至一电脑系统中并且使得电脑系统执行上述核对差动线对的方法的任一步骤。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图作详细说明如下。
附图说明
图1为依照本发明较佳实施例的核对差动线对的方法流程图。
图2为用以说明本发明的较佳实施例的布局清单图。
图3为用以说明“判别出所欲检测的多个差动线对”的步骤流程图。
图4为用以说明“判别出所欲检测的多个差动线对”的另一步骤流程图。
图5为用以说明本发明的较佳实施例的布局图。
图6为用以说明“计算每一差动线段组中两条线段的距离”的步骤流程图。
具体实施方式
以下将依照本发明,提供一种核对差动线对的方法的实施例。此领域具有通常知识者可以电脑程序的形式实现下述诸实施例,并利用电脑可读取存储媒介存储此一电脑程序,以利电脑执行之,以电子自动化的方式完成核对差动线对的方法。其中,差动线对例如为印刷电路板布局图的信号线。
图1为依照本发明较佳实施例的核对差动线对的方法流程图。以下就本实施例的核对差动线对的方法所进行的步骤作介绍。请参照图1,首先,于步骤S110中,提供一布局图,其中此布局图包括多条导线,且这些导线用以表示电子元件之间的连接状态。之后,于步骤S120中,将上述之布局图转译成一布局清单(或是自布局图汇出布局清单),而此布局清单则记录着布局图中每一导线对应的属性数据。
举例而言,以图2所绘示的布局清单210为例。参照图2,布局清单210记录着于布局图中每一条导线的导线名称,譬如1394_L_TPBON’、1394_TPAON’、1394_L_TPBOP’、CN507-4 U4-16、CN507-4 U4-17、以及CLK_RCPUCLK’分别为布局图中某一条导线的导线名称。再者,布局清单210还针对部份导线做进一步地记录,譬如LAN-C_4-6-20代表导线CN507-4 U4-16与CN507-4 U4-17的导线形态,且CLK-HCLK-A 4-6-30代表导线CLK_RCPUCLK’的导线形态。于本实施例中,导线的形态名称含有属性数据。例如图2“LAN-C_4-6-20”中的字串4-6-20,其代表差动线对的线宽为4mil,差动线对的线距为6mil,以及本差动线对与其他线的距离为20mil。相似地,CLK-HCLK-A_4-6-30中的字串4-6-30,也分别代表导线的线宽、线距、以及线与线之间的距离。
继续参照图1,在获取每一导线所对应的属性数据之后,于步骤S130中,比对每一导线所对应的属性数据,以从这些导线中判别出所欲检测的多个差动线对。为了让熟习此技术者能更了解本实施例的方法流程,以下列举2个“判别出所欲检测的多个差动线对”的步骤流程,来进一步说明步骤S130。
参照图3所绘示的步骤流程图与图2所绘示的布局清单。在判别出所欲检测的多个差动线对的步骤上,当每一导线所对应的属性数据为导线名称时,首先,于步骤S310中,逐一检测每一导线的导线名称。譬如,于布局清单中210中,检测到的导线名称有1394_L_TPBON’、1394_TPAON’、1394_L_TPBOP’、CN507-4 U4-16、CN507-4 U4-17、以及CLK_RCPUCLK’。之后,于步骤S320中,找出这些导线名称中两两相互对应的导线名称。举例而言,导线名称1394_L_TPBON’所对应的导线名称为1394_L_TPBOP’,且导线名称CN507-4 U4-16所对应的导线名称为CN507-4U4-17。如此一来,于步骤S330中,就可在布局图中依据两两相互对应的导线名称,找出所欲核对的差动线对。
另一方面,参照图4所绘示的步骤流程图与图2所绘示的布局清单图。当每一导线所对应的属性数据为导线形态时,首先,于步骤S410中,逐一检测每一导线的导线形态。譬如,于布局清单中210中,检测到的导线形态有LAN-C_4-60-20与CLK-HCLK-A_4-6-30。之后,于步骤S420中,将拥有相同导线形态的两导线,视为一差动线对。举例而言,于布局清单中210中,导线CN507-4 U4-16与CN507-4U4-17的导线形态都为LAN-C_4-60-20,因此将导线CN507-4 U4-16与CN507-4U4-17视为一差动线对。
继续参照图1,当取得所欲核对的差动线对后,于步骤S140中,找出每一差动线对所形成的转折点,以将每一差动线对区分成多个差动线段组。举例而言,以图5所绘示的布局图为例。在图5的布局图中,布满线条的图形为导线510,布满实点的图形为导线520,且导线510与520构成一差动线对50。此外,图5的布局图更绘示出导通孔(via)530~540、以及垫片(pad)550~560。
继续参照图5,差动线对50的转折点包括ND1~ND8。因此,差动线对50可根据转折点ND1与ND2可将导线510区分为线段511~513。相似地,差动线对50可根据转折点ND3~ND8可将导线520区分为线段521~527。值得注意的是,本实施例不核对涵盖在导线连接元件周边一预设范围内的线段。举例而言,图5所绘示的导线连接元件包括导通孔530~540以及垫片550~560,其中531用以表示导通孔530周边的一预设范围,551用以表示垫片550周边的一预设范围,以此类推541与561所表示的范围。
由于本实施例不核对涵盖在导线连接元件周边一预设范围内的线段,因此,在导通孔530与540的周边预设范围内的线段523与524,以及在垫片550与560的周边预设范围内的线段526与527,在此略过不与于核对。因此,在略过线段523、524、526、527的情况下,将线段511与521视为一差动线段组,线段512与522视为另一差动线段组,且线段513与525又为另一差动线段组。
继续参照图1,当取得差动线段组之后,于步骤S150中,计算出每一差动线段组中两线段的距离,并将计算出的距离与一预定值相比,以判定所检测的差动线段组的布局方式是否正确。之后,并于步骤S160中,显示布局图中布局方式不正确的差动线段组,以让设计人员可针对不正确的差动线段组进行修改。
为了让熟习此技术者能更了解本实施例的步骤S150,以下列举“计算每一差动线段组中两条线段的距离”的步骤流程。
参照图6所绘示的步骤流程图,并以图2的布局图中由线段512与522所构成的差动线段组为例。在计算两条线段的距离的过程中,首先于步骤S610中,利用线段512的起点与终点(也就是转折点ND1与ND2),来计算出对应于线段512的第一向量。相似地,于步骤S620中,利用线段522的起点与终点(也就是转折点ND3与ND4),来计算出对应于线段522的第二向量。之后,于步骤S630中,计算上述第一向量与第二向量之间的距离,以作为线段512与522之间的距离。
值得一提的是,在步骤S150中,所述预定值可依设计需求将其设定成一固定值。但由于布局图的布局方式千变万化,因此上述预定值也可为一变动值,且其随着每一差动线段组所对应的属性数据而变动。举例而言,假若图5中的导线510与520分别对应图2布局清单中的导线CN507-4 U4-16与CN507-4 U4-17。换而言之,图5中由线段512与522所构成的差动线段组,其所对应的属性数据(导线形态)为LAN-C_4-60-20。因此,由线段512与522所构成的差动线段组,可利用LAN-C_4-60-20中所隐含的线距60mils,作为此差动线段组所欲比对的预定值。
相似地,假若每一导线对应的导线名称也隐藏如导线形态所述的字串,则差动线段组也可随着为导线名称的属性数据,变动所欲比对的预定值。
综上所述,本发明利用自动核对布局图中每一差动线对的布局方式的作法,来提升设计人员在操作上的便利性,进而提升印刷电路板的工作性能。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。

Claims (12)

1.一种核对差动线对的方法,包括下列步骤:
提供一布局图,其中该布局图包括一第一导线与一第二导线;以及
比对该第一导线的一第一属性数据与该第二导线的一第二属性数据,以判别该第一导线与该第二导线是否为一差动线对;
若该第一导线与该第二导线为一差动线对,则检查该第一导线与该第二导线的线距。
2.如权利要求1所述的核对差动线对的方法,其特征在于,检查该第一导线与该第二导线线距的步骤包括:
将该差动线对区分成至少一差动线段组;
计算该差动线段组中两线段的距离;以及
检查该差动线段组中两线段的距离是否在一可容忍范围内。
3.如权利要求1所述的核对差动线对的方法,其特征在于,还包括:
自该布局图汇出一布局清单,其中该布局清单记录着该第一导线与该第二导线所对应的属性数据。
4.如权利要求1所述的核对差动线对的方法,其特征在于,还包括:
显示该布局图中布局方式不正确的差动线段组。
5.如权利要求1所述的核对差动线对的方法,其特征在于,还包括:
自该第一导线的导线名称撷取该第一属性数据;以及
自该第二导线的导线名称撷取该第二属性数据。
6.如权利要求1所述的核对差动线对的方法,其特征在于,还包括:
自该第一导线的形态名称撷取该第一属性数据;以及
自该第二导线的形态名称撷取该第二属性数据。
7.如权利要求6所述的核对差动线对的方法,其特征在于,“判别该第一导线与该第二导线是否为一差动线对”的步骤包括:
判别该第一导线与该第二导线的形态名称是否相同,若两者形态名称相同,则该第一导线与该第二导线为一差动线对。
8.如权利要求1所述的核对差动线对的方法,其特征在于,该布局图包括多个导线连接元件,则“将该差动线对区分成多个差动线段组”的步骤包括:
不核对涵盖在该些导线连接元件周边一预设范围内的线段。
9.如权利要求1所述的核对差动线对的方法,其特征在于,“计算每一差动线段组中两线段的距离”的步骤包括:
利用该线段DS1i的起点与终点,计算出对应该线段DS1i的第i个第一向量;
利用该线段DS2i的起点与终点,计算出对应该线段DS2i的第i个第二向量,其中DS1i与DS2i分别代表第i个差动线段组中的两线段,i为大于0的整数;以及
计算第i个第一向量与第i个第二向量之间的距离,以作为第i个差动线段组中两线段的距离。
10.如权利要求1所述的核对差动线对的方法,其特征在于,该预定值随着每一差动线段组所对应的属性数据而变动。
11.如权利要求1所述的核对差动线对的方法,其特征在于,该布局图为印刷电路板的布局图。
12.一种电脑可读取存储媒介,用以存储一电脑程序,该电脑程序用以载入至一电脑系统中并且使得该电脑系统执行如权利要求第1至11项中任一项所述的方法。
CNA2006101675531A 2006-12-18 2006-12-18 核对差动线对的方法与电脑可读取存储媒介 Pending CN101206677A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101675531A CN101206677A (zh) 2006-12-18 2006-12-18 核对差动线对的方法与电脑可读取存储媒介

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101675531A CN101206677A (zh) 2006-12-18 2006-12-18 核对差动线对的方法与电脑可读取存储媒介

Publications (1)

Publication Number Publication Date
CN101206677A true CN101206677A (zh) 2008-06-25

Family

ID=39566878

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101675531A Pending CN101206677A (zh) 2006-12-18 2006-12-18 核对差动线对的方法与电脑可读取存储媒介

Country Status (1)

Country Link
CN (1) CN101206677A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751483B (zh) * 2008-12-16 2011-12-07 英业达股份有限公司 可自动执行差动信号走线对的布局规则检验的布局方法
CN109657254A (zh) * 2017-10-10 2019-04-19 英业达科技有限公司 校正电路板上信号线布局的系统及方法
CN112035922A (zh) * 2020-08-25 2020-12-04 中船文化科技(北京)有限公司 智能方舱布局规划系统、方法、电子设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751483B (zh) * 2008-12-16 2011-12-07 英业达股份有限公司 可自动执行差动信号走线对的布局规则检验的布局方法
CN109657254A (zh) * 2017-10-10 2019-04-19 英业达科技有限公司 校正电路板上信号线布局的系统及方法
CN112035922A (zh) * 2020-08-25 2020-12-04 中船文化科技(北京)有限公司 智能方舱布局规划系统、方法、电子设备及存储介质

Similar Documents

Publication Publication Date Title
TW201301072A (zh) 自動化佈線檢查系統及方法
TW201324218A (zh) 訊號線檢查系統及方法
CN111368499B (zh) 零件引脚走线方向检查方法、装置、设备及存储介质
CN101206677A (zh) 核对差动线对的方法与电脑可读取存储媒介
CN115081389B (zh) 一种印刷电路板走线检查方法、装置、设备、存储介质
US8336020B2 (en) Computing device and method for inspecting layout of printed circuit board
CN113673199B (zh) 可控深度钻孔的设计自检方法、系统、装置及存储介质
JP4651284B2 (ja) プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置
US20100269080A1 (en) Computer-aided design system and method for simulating pcb specifications
US20160335388A1 (en) Design support apparatus, design support method, program, and memory medium
CN102479274B (zh) 印刷电路板的走线线宽设定方法
CN102331527A (zh) 一种在印刷电路板中用于自动检测阻抗特性的方法
CN101201866A (zh) 电路布设文件的管理系统及方法
CN101303703B (zh) 穿引通孔的开设系统及方法
CN112946365A (zh) 自动制作阻抗测试文件的方法、电子设备及存储介质
CN105792532B (zh) 一种泪滴选择方法及pcb
TW200539763A (en) Method and system for net-width checking in a layout
CN108549756A (zh) 一种布局布线中检查高速线跨岛的方法和系统
CN101751484A (zh) 电路布线的检查装置与方法
TWI503684B (zh) 印刷電路檢查方法與裝置
CN101192249A (zh) 冗余信号线删除系统及方法
CN101727511A (zh) 电路布局图中零件摆放的方法
US9188630B2 (en) Method for inspecting short-circuit of circuit layout and device using the same
CN101751483B (zh) 可自动执行差动信号走线对的布局规则检验的布局方法
CN105956251A (zh) 一种i2c总线的设计方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication