CN101174581A - 最佳化一集成电路临界尺寸的方法与光罩 - Google Patents
最佳化一集成电路临界尺寸的方法与光罩 Download PDFInfo
- Publication number
- CN101174581A CN101174581A CNA2007101114391A CN200710111439A CN101174581A CN 101174581 A CN101174581 A CN 101174581A CN A2007101114391 A CNA2007101114391 A CN A2007101114391A CN 200710111439 A CN200710111439 A CN 200710111439A CN 101174581 A CN101174581 A CN 101174581A
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- patterns
- mask
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000001459 lithography Methods 0.000 claims abstract description 9
- 230000001788 irregular Effects 0.000 claims description 21
- 238000005457 optimization Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000003362 replicative effect Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 35
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 230000009977 dual effect Effects 0.000 description 24
- 238000005259 measurement Methods 0.000 description 20
- 239000000523 sample Substances 0.000 description 14
- 238000005070 sampling Methods 0.000 description 11
- 238000007689 inspection Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 238000002050 diffraction method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种最佳化一集成电路的临界尺寸的方法与光罩。该方法包括：提供一使用于该集成电路中的第一光罩，其中该集成电路至少包括一元件区域；提供一第二光罩，该光罩由该第一光罩复制而成，该光罩至少包括该第一光罩的图案；以及使用该第一光罩及该第二光罩对该集成电路执行至少一次微影制程，其中使用该第二光罩最佳化该集成电路的临界尺寸。本发明不被光栅尺寸或元件范围的位置所限制，用于最佳化曝光区域内临界尺寸均匀度。
Description
技术领域
本发明涉及一种使临界尺寸最佳化的方法，特别是涉及一种使用牺牲双光罩使曝光区域内临界尺寸最佳化的方法。本发明还涉及使临界尺寸最佳化的光罩。
背景技术
在集成电路制程技术里，通常半导体晶片表面上会涂附阻层，随后阻层会藉由遮罩(光罩或罩幕)进行曝光。接下来是曝光后烘烤的程续，此程续是为改变阻层的物理性质以利后续制程进行，来为要确定阻层临界尺寸及侧面图是否合乎标准，晶片将通过使用扫描电子显微镜(scanningelectron microscope，SEM)的显影后检验程续(after-developmentinspection，ADI)。如果阻层在标准以内，图案将以蚀刻或转移的方式呈现，并且将阻层剥除。接下来在晶片上进行蚀刻后检验程续(after-etchinginspection，AEI)。
然而，传统式SEM检验程续，却成为提供精准并可复制临界尺寸及侧面图分析的瓶颈，因为电子电荷作用不仅会使临界尺寸测量的精准度及可复制度受限，更会使被测量地区受损。对策是，以一种光学临界尺寸(optical critical dimension，OCD)的方法来取代SEM检验程续。光学临界尺寸可检测临界尺寸的资料包括临界尺寸侧面图以及晶片膜的厚度。光学临界尺寸的杂讯更比SEM少许多，而且光学临界尺寸的抽样比例比SEM的抽样比例更为精准。故此，光学临界尺寸可提供比SEM更一致及更充份的临界尺寸资料。
SEM以及光学临界尺寸均可用于显影后检验程续以及蚀刻后检验程续上，以最佳化临界尺寸的均匀度。目前现有的SEM及光学临界尺寸工具可以使曝光区域间临界尺寸的均匀度最佳化。曝光区域间临界尺寸的均匀度最佳化是检查晶片上多个晶粒之间的晶粒对晶粒临界尺寸。举例而言，曝光区域间临界尺寸的均匀度最佳化可以实施于80个晶粒而改善晶片上挑选出来测点的品质。
除了曝光区域间最佳化以外，曝光区域内临界尺寸均匀度最佳化亦可使用现有的SEM及光学临界尺寸工具来完成。曝光区域内临界尺寸均匀度最佳化以检查晶片上单个晶粒或一区域间的晶粒临界尺寸差异。但是，由于光学临界尺寸图案具有较大的光栅尺寸，例如60×60微米，光学临界尺寸图案可能不会平均分布于晶片上，导致样本数受到限制。另外，光学临界尺寸图案无法用于一些元件上，例如静态随机存取记忆体(SRAM)单元。故此，曝光区域内临界尺寸均匀度最佳化因光学临界尺寸图案的位置以及扫描器可达到的光学临界尺寸取样量而被局限。
因此，对于一种不被光栅尺寸或元件范围的位置所限制，且用于最佳化曝光区域内临界尺寸均匀度的方法与光罩存有须求。
发明内容
本发明的主要目的在于，克服现有的集成电路制造技术存在的缺陷，而提供一种新的最佳化一集成电路临界尺寸的方法与光罩，所要解决的技术问题是使其不被光栅尺寸或元件范围的位置所限制，用于最佳化曝光区域内临界尺寸均匀度，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种最佳化一集成电路的临界尺寸的方法，其特征在于其包括：提供一使用于该集成电路中的第一光罩，其中该集成电路至少包括一元件区域；提供一第二光罩，该光罩由该第一光罩复制而成，该光罩至少包括该第一光罩的图案；以及使用该第一光罩及该第二光罩对该集成电路执行至少一次微影制程，其中使用该第二光罩最佳化该集成电路的临界尺寸。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的第二光罩包括多个牺牲图案或多个平面图案。
前述的方法，其中所述的牺牲图案是多个光栅图案。
前述的方法，其中所述的平面图案为不规则图案，提供平面区域，其不规则图案位于该至少一个元件区域。
前述的方法，其中在该些牺牲图案中的一牺牲图案尺寸为3微米到70微米，并平均分布于该第二光罩之上。
前述的方法，其中该些牺牲图案包括多个平面图案以及多个光栅图案。
前述的方法，其中使用该第二光罩最佳化该集成电路临界尺寸包括：
使用该些光栅图案决定一第一层的临界尺寸；
使用该些平面图案决定该第一层之下的一第二层的临界尺寸，其中该些平面图案用以为该第二层的不规则图案提供一平面区域；以及
藉由该第一层的临界尺寸以及该第二层的临界尺寸以达到该集成电路临界尺寸最佳化。
前述的方法，其中所述的第一层是一氧化物范围层，且该第二层是一多晶层。
前述的方法，其中一间距存在于该些牺牲图案之间。
前述的方法，其中所述的间距的尺寸比该些牺牲图案中的一牺牲图案尺寸大。
前述的方法，其中该些牺牲图案中的每一个牺牲图案皆具有9微米平方到490微米平方的面积。
前述的方法，其中使用该第二光罩最佳化集成电路临界尺寸包括：
由该些牺牲图案中选择出多个局部牺牲图案；
决定该些局部牺牲图案的临界尺寸；以及
利用该些局部牺牲图案的临界尺寸以达到该集成电路临界尺寸最佳化。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一用以最佳化一集成电路临界尺寸的光罩，其特征在于其包括：多个光栅图案；以及多个平面图案，其中该光罩是一集成电路生产光罩的复本，其中该生产光罩包括至少一个元件区域。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的光罩，其中该些平面图案为该集成电路第二层的不规则图案提供平面区域。
前述的光罩，其中该些平面图案重叠于该至少一个元件区域。
借由上述技术方案，本发明最佳化一集成电路临界尺寸的方法与光罩至少具有下列优点：
本发明公开了用于最佳化曝光区域内临界尺寸均匀度的牺牲双光罩。牺牲图案可包括似光栅图案或暂置图案。本发明并且允许局部图案的选择，其选择可使临界尺寸均匀度集中最佳化。另外，牺牲图案提供以系统化的方式量测临界尺寸，以及以临界尺寸SEM的方式量测平均线宽(AverageCD)。进一步言之，第二层临界尺寸均匀度，可使用暂置图案使其最佳化，其暂置图案为第一层不规则图案提供平面区域。第二层暂置光栅图案临界尺寸均匀度可用暂置光栅图案将其最佳化。一特定层的临界尺寸均匀度，例如第二层，皆可以暂置光栅图案而将其最佳化。借由牺牲图案的使用可使得小暂置光栅能用于平均临界尺寸SEM所量测的临界尺寸。当采用牺牲双光罩时，曝光区域内临界尺寸均匀度即可在不受限于样本数及光学临界尺寸图案位置之下被最佳化。
综上所述，本发明新颖的最佳化一集成电路临界尺寸的方法与光罩，不被光栅尺寸或元件范围的位置所限制，用于最佳化曝光区域内临界尺寸均匀度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1以图表绘示本发明所使用的微影制程流程组的范例。
图2以图表绘示部份光阻光栅的范例。
图3A及图3B以图表绘示不同SEM扫描的方法。
图4以图表绘示样本数对临界尺寸的相互关的影响的曲线图，其相互关是介于使用80K×35K x-y放大倍数及光学临界尺寸测量出来的平均线宽与临界尺寸的间。
图5以图表绘示光学临界尺寸光栅的范例。
图6以图表绘示暂置光栅图案的范例。
图7以图表绘示牺牲双光罩的范例。
图8A-图8C以图表绘示局部选择临界尺寸均匀度最佳话的范例。
图9以图表绘示使用光学临界尺寸型散射测量法测量的制程晶片。
图10以图表绘示包括不规则或不重复图案的客户提供光罩。
图11以图表绘示使用牺牲双光罩而使第一层的临界尺寸均匀度最佳化的实施例。
图12以图表绘示使用牺牲双光罩而使第二层的临界尺寸均匀度最佳化的另一实施例。
图13以图表绘示牺牲双光罩于第一层及第二层的组合。
图14绘示使用牺牲双光罩而使第二层曝光区域间与曝光区域内临界尺寸均匀度最佳化的条形图。
图15绘示使用牺牲双光罩而使第二层曝光区域内临界尺寸均匀度最佳化的条形图。
1：微影制程流程组 2：晶片供应架
3：阻层旋涂台 4：软烤台
5：曝光台 6：曝光后烘烤台
7：显影台 8：冲洗/烘干台
9：控制器 10：光学量测台
11：光阻光栅 12：光阻线
14：光阻线 16：区域
18：区域 22：曲线图
24：光罩 26：光学临界尺寸光栅图案
28：静态随机存取记忆体单元 32：暂置光栅图案
34：静态随机存取记忆体单元 38：客户光罩
40：牺牲双光罩 42：元件区域
44：元件区域 46：牺牲图案
47：间距 48：被选的牺牲图案
50：被选的牺牲图案 52：被选的牺牲图案
60：晶片 62：第一层
64：第二层 65：多晶层
66：光阻层 67：反反射层
68：入射光 70：部份入射光
72：部份光阻 74：散射光
80：客户提供光罩 81：第一层暂置平面图案
82：不规则图案 83：第二层暂置光栅
84：暂置平面图案 85：第一层暂置平面图案
86：暂置光栅图案 87：第二层暂置光栅
88：暂置光栅 90：条形图
92：条形图
具体实施方式
为达到促进理解本发明原理的目的，在此将提及实施例或例子，其绘示图画以及具体用词将形容同一事物。然而需了解的是在此并无意图限制本发明范围。任何实施例的变型与修改以及本发明原理的未来应用在此都将被考量，如被一熟悉本发明领域的人所考量一样。再者，至少一元件彼此之间距离接近并不排除其他元件介入的可能性。还有，参考编号可于实施例中重复出现，并不表示一实施例的特征需与另一实施例的特征相同，虽然两者具有相同的参考编号。
本发明提供使用牺牲双光罩以达到曝光区域内临界尺寸均匀度最佳化的方法与系统。以一实施例来说，一牺牲双光罩的形成以复制客户所提供的原始光罩。牺牲双光罩是一包括多个牺牲图案的光罩。在一实施例中，牺牲图案是多个规则或重复光栅型图案，例如光学临界尺寸光栅图案。在另一实施例中，牺牲图案是多个平面暂置图案。平面牺牲图案可位于集成电路元件区域之上。藉由提供具有牺牲图案的牺牲双光罩，可在不受从光学临界尺寸而产生的光栅尺寸有限样本数的限制之下，最佳化曝光区域内临界尺寸的均匀度。
请参照图1，一微影制程流程组1范例，其包括晶片供应架2，阻层旋涂台3，软烤台4，曝光台5，曝光后烘烤台6，显影台7，以及冲洗/烘干台8。控制器9自动控制微影制程流程组1，其控制方法与晶片供应架2，软烤台4，曝光后烘烤台6，以及光学量测台10进行通讯。
待制成晶片首先由晶片供应架2供应于阻层旋涂台3以在晶片表面涂上阻层。晶片再于软烤台4进行软烤，然后晶片被转送到曝光台5接受曝光。之后，晶片在曝光后烘烤台6完成曝光后烘烤程续，然后晶片被转送到显影台7。显影之后，晶片可立刻被转送到光学量测台10或可再转送到光学量测台10之前经过冲洗/烘干台8。光学量测台10包括一分光计用于搜集从阻层而产生的数位化散射光光谱。控制器9处理搜集而来的散射光光谱并做绕射分析。本发明可实施于控制器9或光学量测台10或微影制程流程组1的其他部份而不脱离本发明的精神和范围。
请参照图2，当一测试制程晶片经过微影制程流程组1而形成光阻图案时，此图案亦形成光阻光栅11。举例而言，形成的光阻线12及14具有预定的线宽及线高。区域16是一探点大小的范例，其探点从使用光学临界尺寸散射量测法所搜集散射光谱产生的入射光而来。光学临界尺寸散射量测法搜集至少一从光阻光栅11而来的散射光谱，并做绕设分析以提供均匀量度及额外的资料。额外的资料包括侧壁角度，光阻厚度，反反射光涂层厚度，以及底层膜厚度。在本范例中，区域16面积约为50微米×50微米。区域18是一探点大小的范例，其探点由测定临界尺寸差异的SEM而产生。在本范例中，区域18具有150K的放大视野(FOV)以及其面积为1微米×1微米。由此可见，光学临界尺寸散射量测法的量测空间大小是50微米×50微米，而SEM的量测空间大小是1微米×1微米。光学临界尺寸的样本数比SEM的样本数大2500倍。
请参照第3A图，其绘示一放大150K倍后的光阻光栅11标准扫描单线量度。在本范例中，样本数是一。如此小的样本数无法完全表示出临界尺寸的均匀度。参照第3B图，其绘示一放大35K倍后的光阻光栅11平均线宽(Average CD)量度。测量平均线宽可放大视野(FOV)且可容许多条线的测量。测量多条线可在无须牺牲流量之下增加样本数以及降低临界尺寸误差。在本范例中，样本数是七条线。更大的样本数等于更多的取样点。既然有更多的取样点，临界尺寸值以及临界尺寸均匀度值将会会聚于一统计真值。在本范例中，SEM临界尺寸设定以平均六个临界尺寸取样点为标准，这是因为对于每一量测位置于进行一标准扫描时，每次须量测多于30个取样点的标准是不切实际的。
请参照图4，绘示样本数对临界尺寸的相互关系的影响的曲线图，其相互关系是指使用80K×35K x-y放大倍数及光学临界尺寸测量出来的平均线宽与临界尺寸的关系。临界尺寸的相互关系是样本数与取样法的函数。曲线图22的Y轴是使用80K×35K x-y放大倍数所测量出来平均线宽的临界尺寸量度。曲线图22的X轴代表光学临界尺寸的临界尺寸量度。在本范例中，临界尺寸校正度(R2)大约是0.9496。故此，使用80K×35K x-y放大倍数所测量出来平均线宽的临界尺寸量度与光学临界尺寸的临界尺寸量度相当接近，意思是平均六取样点的SEM临界尺寸标准与光学临界尺寸几乎具有相同的敏感度。使用150K×150K x-y放大倍数所测量出来的标准临界尺寸SEM量度与使用，例如80K×50K x-y的低放大倍数所测量出来的临界尺寸SEM量度相较之下，80K×50K x-y的临界尺寸SEM量度可减低线边缘粗糙对于临界尺寸平均值的影响。
如上述的讨论，好的临界尺寸资料或测量方法以及大样本数可提供较好的临界尺寸均匀度。但是，光学临界尺寸图案的大光栅尺寸反而在样本数目上以及样本位置上成为阻碍。
请参照图5，绘示一光学临界尺寸光栅的范例。本范例提供具有光学临界尺寸光栅图案26的光罩24。由于60微米×60微米的大光栅尺寸，光学临界尺寸光栅图案26无法平均分配于光罩24而导致取样的样本数受限。举例而言，只可执行十次光学临界尺寸取样的动作。另外，光学临界尺寸光栅图案26无法插入于例如静态随机存取记忆体单元28的元件之上。
既然使用80K×35K x-y放大倍数所测量出来的平均线宽可提供与光学临界尺寸接近的临界尺寸均匀度，因此亦可使用SEM量测平均线宽所用的暂置光栅图案，以使临界尺寸的均匀度最佳化。
请参照图6，绘示一暂置光栅图案。本范例提供具有使用SEM量测平均线宽所用的暂置光栅图案32的光罩24。暂置光栅图案32的尺寸大约是5微米×5微米。因此，更多样本可被取得。举例而言，可执行80-100次的取样动作。但是，与光学临界尺寸光栅图案26一样，暂置光栅图案32亦不可被插入于例如静态随机存取记忆体单元34的元件之上。
针对上述图案的缺点，一牺牲双光罩可同时具有下述的优点：提供大样本数的优点以及具有光学临界尺寸光栅或平均线宽暂置图案的优点。参照图7，绘示一牺牲双光罩的范例。客户光罩38包括多个元件区域的布局。牺牲双光罩40是客户光罩38的复制品。牺牲双光罩40的品质在实质上是与客户光罩38相同的。在本范例中，客户光罩38包括元件区域42及44的布局。元件区域42及44可以是底材上进行元件图案化的区域，例如，一静态随机存取记忆体单元。
牺牲双光罩40包括多个牺牲图案46。在一绘示的实施例中，牺牲图案46可为多个似光栅或重复图案，例如光学临界尺寸光栅图案26。另一选择是，牺牲图案46可为多个暂置光栅图案，例如暂置光栅图案32。如图7所绘示，牺牲图案46在实质上互相对称并平均分布于牺牲双光罩40之上。举例来说，每一个牺牲图案46的尺寸为3微米×3微米，面积为大约9微米平方。在另一实施例中，每一个牺牲图案46的尺寸为70微米×70微米，面积约为490微米平方。
再来，牺牲图案46彼此之间存在一间距47。间距47不受光学临界尺寸的光栅尺寸所支配。在本范例中，牺牲光罩40的间距47为1000微米。为了减低牺牲图案46彼此之间因为光或蚀刻所造成电荷效应的干扰，间距47的尺寸大于牺牲图案46的尺寸。因为牺牲图案46相似于光学临界尺寸光栅或暂置光栅，所以牺牲图案46具有两者图案的优点。举例而言，因暂置图案的小光栅尺寸可扩大样本数，因此使用似暂置图案的牺牲图案46可将整体临界尺寸的均匀度最佳化。再者，使用似光学临界尺寸光栅的牺牲图案46可取得更一致以及更好的临界尺寸量度资料。进一步言之，因为现在在牺牲双光罩40上的牺牲图案46可部份重叠于元件区域42与44之上，所以光学临界尺寸图案位置的限制可被消除。
牺牲图案46不只可使整体临界尺寸的均匀度最佳化，其亦可最佳化局部选择的临界尺寸的均匀度。参照图8A-图8C，其绘示最佳化局部选择的临界尺寸均匀度。在第8A图中，在牺牲双光罩40中选出多个牺牲图案48于取样之用。在此范例中，被选的牺牲图案48位于牺牲双光罩40的四个角落，以及牺牲双光罩40中央，且被选的牺牲图案48部份重叠于元件区域42之上，以及被选的牺牲图案48部份重叠于元件区域44之上。
在第8B图中，在牺牲双光罩40中选出多个牺牲图案50于取样之用。在此范例中，被选的牺牲图案50位于牺牲双光罩40的四个角落，以及牺牲双光罩40中央，且被选的牺牲图案50部份重叠于元件区域44之上。在第8C图中，在牺牲双光罩40中选出多个牺牲图案52于取样之用。在此范例中，被选的牺牲图案52位于牺牲双光罩40的四个角落，且多个牺牲图案位于于元件区域42与44之外。藉由选择局部牺牲图案48，50，与52，从局部选择图案中取得临界尺寸的量测以及最佳化临界尺寸均匀度，均可仅于局部选择图案上执行。如果采用本方法，可改善曝光区域内临界尺寸均匀度最佳化的成果。
据上所述，光学临界尺寸散射测量法被用于搜集至少一从光阻光栅11而来的散射光谱，以及做绕射分析藉以获得均匀量度以及额外的资料。参照图9，绘示一使用光学临界尺寸散射测量法测量的制程晶片。晶片60包括第一层62以及第二层64。第一层62可包括一硅或多晶硅所制的底材。第一层亦可称的为有效面积(active area)层。第二层64可包括一多晶层65，一反反射层67，以及一图案化光阻层66。多晶层65可包括二氧化硅。图案化光阻层66可包括例如氮化硅(Si3N4)的材料。分光计上的探测光所产生的入射光68可被指向光阻层69上的探测区，并与光阻表面形成一30到90度的入射角。入射光68的一部份70散射于光阻层66的表面，并经过部份光阻72之后产生可侦测的散射光74。一传统侦测器，例如二极体阵列侦测器，可搜集不同光波长的散射光74。接着于散射光74上做绕射分析而取得光阻层66的三维资料以及其他额外的资料。
为了使光学临界尺寸散射测量法从光阻层66搜集散射光，光学临界尺寸型散射测量法于第一层62上采用规则或重复图案。任何在第一层62上出现的不规则图案将干扰光学临界尺寸反射讯号以及光学临界尺寸的塑模。故此，重叠于第一层不规则图案上的第二层重复图案光栅不可被侦测器所测量。可是，在某些客户提供的光罩里，第一层64仍具不规则图案。
请参照图10，绘示一包括不规则或不重复图案的客户所提供的光罩。客户提供光罩80包括第二层中的光阻光栅11以及在第一层62中的多个不规则图案82。第一层62中的不规则图案须避免第二层的重复图案光栅被测量，否则将导致第二层曝光区域内临界尺寸均匀度的测量以及资料需求均无法到达标准。
本发明的牺牲双光罩可被用于校正材料层中的不规则图案所引起的问题。参照图11，绘示一使用牺牲双光罩而使第一层的临界尺寸均匀度最佳化的实施例。在牺牲双光罩40里，第一层62具有多个第一牺牲图案及多个第二牺牲图案。第一牺牲图案为一暂置的平面图案84。第二牺牲图案为一暂置的光栅图案86。
暂置平面图案84提供平面区域以清空第二层重复图案光栅正下方的第一层62不规则图案82，如此第二层重复图案光栅即可被测量，并且可满足第二层曝光区域内临界尺寸均匀度的测量要求。虽然暂置平面图案84最好附于第一层之上，暂置平面图案84亦可附于其他任何层面，包括第二层，或其他层，而为不规则图案提供平面区域，如此的设计并不脱离本发明的精神和范围。暂置光栅图案86，在另一方面，是规则或重复图案，其可使第一层光阻光栅临界尺寸资料被测量以及第一层曝光区域内临界尺寸均匀度被最佳化。
请参照图12，绘示一使用牺牲双光罩而使第二层的临界尺寸均匀度最佳化的实施例。在牺牲双光罩40里，第二层64具有多个牺牲图案。牺牲图案称的为暂置光栅88。暂置光栅88提供似光栅或重复图案。暂置光栅88可用于测量第二层光阻光栅以及使第二层曝光区域内临界尺寸均匀度最佳化。
请参照图13，绘示一牺牲双光罩于第一层及第二层的组合。在第一层62中，暂置平面图案84提供平面区域以清空第二层64暂置光栅88正下方第一层62中的不规则图案82。在本范例中，第一层暂置平面图案81提供平面区域以清空第二层64暂置光栅83正下方的不规则图案82。同样的，第一层暂置平面图案85提供平面区域以清空第二层64暂置光栅87正下方的不规则图案82。
请参照图14，绘示一使用牺牲双光罩而使第二层曝光区域间与曝光区域内临界尺寸均匀度最佳化的条形图。条形图90的Y轴代表以纳米为单位的第二层临界尺寸均匀度(3x标准差)。条形图90的X轴代表晶片的槽号。在本范例中，第16槽的临界尺寸均匀度，在使用牺牲双光罩而使临界尺寸均匀度最佳化之前，其临界尺寸均匀度是4.22纳米。而当采用本发明的牺牲双光罩时，第24槽，其临界尺寸均匀度是1.94纳米。如此可知，使用牺牲双光罩可使第二层曝光区域间与曝光区域内临界尺寸均匀度一同最佳化。
请参照图15，绘示一使用牺牲双光罩而使第二层曝光区域内临界尺寸均匀度最佳化的条形图。条形图92的Y轴代表以纳米为单位的第二层曝光区域内临界尺寸均匀度。条形图90的X轴代表晶片内的晶粒号。在本范例中，第16槽的临界尺寸均匀度，在使用牺牲双光罩使临界尺寸均匀度最佳化之前，晶粒38的曝光区域内临界尺寸均匀度是1.84纳米。而当采用本发明的牺牲双光罩时，第24槽的临界尺寸均匀度是0.79纳米。如此可知，使用牺牲双光罩可使第二层曝光区域内临界尺寸均匀度最佳化。
总之，本发明提供用于最佳化曝光区域内临界尺寸均匀度的牺牲双光罩。牺牲图案可包括似光栅图案或暂置图案。本发明并且允许局部图案的选择，其选择可使临界尺寸均匀度集中最佳化。另外，牺牲图案提供以系统化的方式量测临界尺寸，以及以临界尺寸SEM的方式量测平均线宽(Average CD)。进一步言之，第二层临界尺寸均匀度，可使用暂置图案使其最佳化，其暂置图案为第一层不规则图案提供平面区域。第二层暂置光栅图案临界尺寸均匀度可用暂置光栅图案将其最佳化。一特定层的临界尺寸均匀度，例如第二层，皆可以暂置光栅图案而将其最佳化。借由牺牲图案的使用可使得小暂置光栅能用于平均临界尺寸SEM所量测的临界尺寸。当采用牺牲双光罩时，曝光区域内临界尺寸均匀度即可在不受限于样本数及光学临界尺寸图案位置的下被最佳化。
据了解本发明具有不同的实施例，或例子，可以执行此发明的不同的功能。以下描述的使用元件及排列法的具体的例子为清楚说明本发明而使其简化。这些，当然，只是例子且并无意图造成限制。另外，本发明的各样例子中可能会重复参照代号和/或字母。此重复目的在于使其简化及清楚化并无代表论述中的实施例和/或结构的关联。
Claims (15)
1.一种最佳化一集成电路的临界尺寸的方法，其特征在于其包括：
提供一使用于该集成电路中的第一光罩，其中该集成电路至少包括一元件区域；
提供一第二光罩，该光罩由该第一光罩复制而成，该光罩至少包括该第一光罩的图案；以及
使用该第一光罩及该第二光罩对该集成电路执行至少一次微影制程，其中使用该第二光罩最佳化该集成电路的临界尺寸。
2.根据权利要求1所述的方法，其特征在于其中所述的第二光罩包括多个牺牲图案或多个平面图案。
3.根据权利要求2所述的方法，其特征在于其中所述的牺牲图案是多个光栅图案。
4.根据权利要求2所述的方法，其特征在于其中所述的平面图案为不规则图案，提供平面区域，其不规则图案位于该至少一个元件区域。
5.根据权利要求2所述的方法，其特征在于其中在该些牺牲图案中的一牺牲图案尺寸为3微米到70微米，并平均分布于该第二光罩之上。
6.根据权利要求3所述的方法，其特征在于其中该些牺牲图案包括多个平面图案以及多个光栅图案。
7.根据权利要求6所述的方法，其特征在于其中使用该第二光罩最佳化该集成电路临界尺寸包括：
使用该些光栅图案决定一第一层的临界尺寸；
使用该些平面图案决定该第一层之下的一第二层的临界尺寸，其中该些平面图案用以为该第二层的不规则图案提供一平面区域；以及
藉由该第一层的临界尺寸以及该第二层的临界尺寸以达到该集成电路临界尺寸最佳化。
8.根据权利要求7所述的方法，其特征在于其中所述的第一层是一氧化物范围层，且该第二层是一多晶层。
9.根据权利要求8所述的方法，其特征在于其中一间距存在于该些牺牲图案之间。
10.根据权利要求9所述的方法，其特征在于其中所述的间距的尺寸比该些牺牲图案中的一牺牲图案尺寸大。
11.根据权利要求2所述的方法，其特征在于其中该些牺牲图案中的每一个牺牲图案皆具有9微米平方到490微米平方的面积。
12.根据权利要求2所述的方法，其特征在于其中使用该第二光罩最佳化集成电路临界尺寸包括：
由该些牺牲图案中选择出多个局部牺牲图案；
决定该些局部牺牲图案的临界尺寸；以及
利用该些局部牺牲图案的临界尺寸以达到该集成电路临界尺寸最佳化。
13.一用以最佳化一集成电路临界尺寸的光罩，其特征在于其包括：
多个光栅图案；以及
多个平面图案，其中该光罩是一集成电路生产光罩的复本，其中该生产光罩包括至少一个元件区域。
14.根据权利要求13所述的光罩，其特征在于其中该些平面图案为该集成电路第二层的不规则图案提供平面区域。
15.根据权利要求14所述的光罩，其特征在于其中该些平面图案重叠于该至少一个元件区域。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/455,982 US20070292771A1 (en) | 2006-06-20 | 2006-06-20 | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask |
| US11/455,982 | 2006-06-20 | ||
| US11/763,269 | 2007-06-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101174581A true CN101174581A (zh) | 2008-05-07 |
Family
ID=38861972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101114391A Pending CN101174581A (zh) | 2006-06-20 | 2007-06-20 | 最佳化一集成电路临界尺寸的方法与光罩 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20070292771A1 (zh) |
| CN (1) | CN101174581A (zh) |
| TW (1) | TWI339863B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021072743A1 (en) * | 2019-10-18 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology |
| CN115616867A (zh) * | 2021-12-03 | 2023-01-17 | 和舰芯片制造(苏州)股份有限公司 | 一种光罩上对最小线宽制程监控的方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070292771A1 (en) * | 2006-06-20 | 2007-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask |
| US7858271B2 (en) * | 2008-08-14 | 2010-12-28 | Tdk Corporation | Method of measuring dimension of pattern and method of forming pattern |
| JP2010156875A (ja) * | 2008-12-27 | 2010-07-15 | Toshiba Corp | パターン補正支援方法およびパターン補正支援プログラム |
| US8674355B2 (en) | 2010-12-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit test units with integrated physical and electrical test regions |
| US8492054B2 (en) | 2011-03-25 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for patterning fine features |
| TWI577523B (zh) * | 2011-06-17 | 2017-04-11 | 三菱麗陽股份有限公司 | 表面具有凹凸結構的模具、光學物品、其製造方法、面發光體用透明基材及面發光體 |
| US8647977B2 (en) | 2011-08-17 | 2014-02-11 | Micron Technology, Inc. | Methods of forming interconnects |
| US8578304B1 (en) | 2012-07-26 | 2013-11-05 | International Business Machines Corporation | Implementing mulitple mask lithography timing variation mitigation |
| TWI581055B (zh) * | 2012-10-02 | 2017-05-01 | 聯華電子股份有限公司 | 形成光罩的方法 |
| KR102606308B1 (ko) | 2016-06-28 | 2023-11-24 | 삼성전자주식회사 | 포토 마스크의 제조 방법, 패턴 형성 방법 및 반도체 장치의 제조 방법 |
| US11119416B2 (en) | 2018-08-14 | 2021-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor structure and overlay error estimation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835507B2 (en) * | 2001-08-08 | 2004-12-28 | Samsung Electronics Co., Ltd. | Mask for use in measuring flare, method of manufacturing the mask, method of identifying flare-affected region on wafer, and method of designing new mask to correct for flare |
| US6998198B2 (en) * | 2001-11-30 | 2006-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
| TW574597B (en) * | 2002-03-08 | 2004-02-01 | Asml Netherlands Bv | Mask for use in lithography, method of making a mask, lithographic apparatus, and device manufacturing method |
| US7252909B2 (en) * | 2002-04-18 | 2007-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to reduce CD non-uniformity in IC manufacturing |
| US7234128B2 (en) | 2003-10-03 | 2007-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving the critical dimension uniformity of patterned features on wafers |
| KR100564597B1 (ko) * | 2003-12-20 | 2006-03-28 | 삼성전자주식회사 | 포토마스크 및 그 제조 방법 |
| US7560197B2 (en) * | 2004-02-23 | 2009-07-14 | Kabushiki Kaisha Toshiba | Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method |
| US7566181B2 (en) * | 2004-09-01 | 2009-07-28 | Tokyo Electron Limited | Controlling critical dimensions of structures formed on a wafer in semiconductor processing |
| JP4479486B2 (ja) | 2004-11-30 | 2010-06-09 | ソニー株式会社 | マスクパターンの補正方法 |
| US7356380B2 (en) * | 2004-12-30 | 2008-04-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process control method |
| US20060222975A1 (en) * | 2005-04-02 | 2006-10-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated optical metrology and lithographic process track for dynamic critical dimension control |
| US20070292771A1 (en) * | 2006-06-20 | 2007-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask |
-
2006
- 2006-06-20 US US11/455,982 patent/US20070292771A1/en not_active Abandoned
- 2006-11-16 TW TW095142456A patent/TWI339863B/zh not_active IP Right Cessation
-
2007
- 2007-06-14 US US11/763,269 patent/US7897297B2/en not_active Expired - Fee Related
- 2007-06-20 CN CNA2007101114391A patent/CN101174581A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021072743A1 (en) * | 2019-10-18 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology |
| US11162907B2 (en) | 2019-10-18 | 2021-11-02 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology |
| US11378525B2 (en) | 2019-10-18 | 2022-07-05 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology |
| CN115616867A (zh) * | 2021-12-03 | 2023-01-17 | 和舰芯片制造(苏州)股份有限公司 | 一种光罩上对最小线宽制程监控的方法 |
| CN115616867B (zh) * | 2021-12-03 | 2024-01-12 | 和舰芯片制造(苏州)股份有限公司 | 一种光罩上对最小线宽制程监控的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200802600A (en) | 2008-01-01 |
| US20070292771A1 (en) | 2007-12-20 |
| US20070292774A1 (en) | 2007-12-20 |
| US7897297B2 (en) | 2011-03-01 |
| TWI339863B (en) | 2011-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897297B2 (en) | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask | |
| US6819426B2 (en) | Overlay alignment metrology using diffraction gratings | |
| US9875534B2 (en) | Techniques and systems for model-based critical dimension measurements | |
| US7087352B2 (en) | Automated overlay metrology system | |
| US20050122516A1 (en) | Overlay metrology method and apparatus using more than one grating per measurement direction | |
| US20020158197A1 (en) | AFM-based lithography metrology tool | |
| US7777884B2 (en) | Method and system for optimizing sub-nanometer critical dimension using pitch offset | |
| US7099010B2 (en) | Two-dimensional structure for determining an overlay accuracy by means of scatterometry | |
| US7756656B2 (en) | Measurement coordinate setting system and method | |
| US9151712B1 (en) | Rule checking for metrology and inspection | |
| US6562639B1 (en) | Utilizing electrical performance data to predict CD variations across stepper field | |
| US6741334B2 (en) | Exposure method, exposure system and recording medium | |
| US6972576B1 (en) | Electrical critical dimension measurement and defect detection for reticle fabrication | |
| US7982155B2 (en) | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices | |
| CN100347842C (zh) | 集成电路和测量方法以及测量结构的制备 | |
| JP4503924B2 (ja) | ウエハ上に半導体デバイスを形成するリソグラフィー法および機器 | |
| US6339955B1 (en) | Thickness measurement using AFM for next generation lithography | |
| US7587700B2 (en) | Process monitoring system and method for processing a large number of sub-micron measurement targets | |
| Dasari et al. | Scatterometry metrology challenges of EUV | |
| JP2006100619A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20070120908A (ko) | 희생 트윈 마스크를 사용하여 필드내 임계치수 균일성을최적화하는 방법 및 시스템 | |
| US6750554B2 (en) | Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration | |
| US20060077403A1 (en) | Optical system and method for measuring small dimensions | |
| Herisson et al. | Spectroscopic ellipsometry for lithography front-end level CD control: a complete analysis for production integration | |
| Warrick et al. | Application of intentional defect arrays for assessing wafer inspection tool capabilities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080507 |