[go: up one dir, main page]

CN101154655A - 电路板装置以及电路板装置的制造方法 - Google Patents

电路板装置以及电路板装置的制造方法 Download PDF

Info

Publication number
CN101154655A
CN101154655A CNA2007101517513A CN200710151751A CN101154655A CN 101154655 A CN101154655 A CN 101154655A CN A2007101517513 A CNA2007101517513 A CN A2007101517513A CN 200710151751 A CN200710151751 A CN 200710151751A CN 101154655 A CN101154655 A CN 101154655A
Authority
CN
China
Prior art keywords
die element
circuit board
board arrangement
arrangement according
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101517513A
Other languages
English (en)
Inventor
S·多布里茨
哈里·黑德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101154655A publication Critical patent/CN101154655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电路板装置，其具有电路板以及多个晶粒元件，其中晶粒元件通过接触件电传导地耦合至电路板。其中晶粒元件被设置成在电路板上彼此横向地部分地重叠，并且各个晶粒元件的接触件彼此相邻地设置。

Description

电路板装置以及电路板装置的制造方法
技术领域
本发明涉及一种电路板装置，该电路板装置包括具有多个晶粒(die)元件的电路板，以及一种电路板装置的制造方法。
背景技术
为了满足对功能日益强大的电子装置的不断增加的需求，微电子领域中的显著的主要趋势是提供更小且更轻的电子组件。目前，一方面是通过降低晶粒元件的尺寸来尝试实现，另一方面是通过提高封装内的晶粒元件的封装密度来实现。提高晶粒或芯片的密度的典型的方法基本上是设置一些对称地堆叠在彼此的上方的晶粒，在大多数情况下，在单个的平面之间使用相同的连接技术。
对于存储模块来说，例如晶粒密度的提高通常通过以下方式来实现：在封装内彼此相邻地堆叠晶粒(MCP)、在彼此的上方堆叠晶粒(堆叠CSP)、以及对封装进行堆叠(POP)，其中晶粒需要组装在模块或者组装在用于每个所述晶粒封装的支撑衬底上。这一方面导致晶粒封装变得更宽更高，另一方面导致与晶粒的连接变得更长，这能够导致寄生电容的增加，最终导致信号传送错误。此外，所述技术增加了复杂性以及晶粒装置的成本。
由于上述以及其他原因，存在着对本发明的需求，并且将在下文中通过实施例对本发明进行解释。
发明内容
根据本发明的一个实施例，提供一种电路板装置，其具有电路板和多个晶粒元件的。晶粒元件通过接触件电传导地耦合至电路板，晶粒元件在电路板上彼此横向地部分重叠，并且对应的晶粒元件的接触件彼此相邻地设置。
根据另一实施例，提供一种电路板装置的制造方法，该制造方法包括：在电路板上设置多个彼此横向地部分地重叠的晶粒元件；以及使晶粒元件通过接触件电传导地耦合至电路板，其中各个晶粒元件的接触件彼此相邻地设置。
通过参照附图，本发明的这些和其它特征将从以下描述中变得更加明显。
附图说明
为了更全面地了解本发明及其优点，现在参照附图对本发明进一步说明，图中示出：
图1示出在其上设置有多个晶粒元件的传统电路板装置；
图2示出根据图1的传统电路板装置的放大部分；
图3示出根据本发明的实施例的成品电路板装置的图示；
图4A至图4C分别示出根据本发明的实施例的电路板装置的一部分；
图5A和图5B在横截面视图和俯视图中示出根据本发明的实施例的电路板装置的一部分；
图6A和图6B在横截面视图和俯视图中示出根据本发明另一实施例的电路板装置的一部分；以及
图7示出根据本发明的实施例的成品电路板装置的图示。
具体实施方式
图1示出了传统的电路板装置300，其具有带有接触片6的电路板301，多个晶粒元件310设置在电路板301上，并且多个无源电子元件8通常设置在电路板301上，这些无源电子元件例如可以是欧姆电阻、电容器、感应器等。
设置在电路板301的两侧上的晶粒元件310分别沿电路板301的两个元件侧彼此相邻地设置。接触件303形成在晶粒元件310的面对电路板301的一侧上。接触件303可以是电传导地耦合到电路板301的焊球或焊块。根据图1的传统电路板装置300图示出典型的存储器模块的构造。
示出根据图1的传统电路板装置300的放大部分的图2以示例的方式示出三个晶粒元件310以较小的间距彼此相邻地设置在一个平面内。示出的晶粒元件310例如可以朝下定向并且以晶圆级封装(WLP)制造的晶粒元件，并且通过它们的接触件303电耦合到电路板301。
图3示出根据本发明的实施例的成品电路板装置100的图示。
从图3可以看出，电路板装置100示出基本上是传统的电路板1，根据一个实施例，至少部分地横向重叠的多个晶粒元件10和20设置在电路板1上，其中晶粒元件10和20的接触件3彼此相邻设置，晶粒元件10和20分别通过这些接触件3电传导地耦合到电路板1。
根据该实施例的晶粒元件10和20例如是以晶圆级制造的裸晶圆级封装(WLP)，即裸晶粒元件。这些WLP例如是晶粒元件10和20，晶粒元件侧朝下定向，并且晶粒元件的接合焊盘与相应的再分布层(RDL)在晶圆夹层中被处理，并接着在新形成的接合焊盘处配备有焊球或焊块。以这种方式，例如接触件(即焊球或焊块)能够设置在晶粒元件的预先确定的区域上。客观地，这意味着，接触件可以例如通过保持圆周边缘空闲来设置在晶粒元件的相应表面的中央，或者接触件可以例如通过使略宽的边缘区域空闲来均匀地设置在晶粒元件10和20的剩余的表面上。照这样制造并设置在电路板1上的晶粒元件10和20具有例如小于或等于大约100μm。
从图3示出的截面图可以看出，多个晶粒元件10和20例如分别设置在电路板1的两个元件侧上。
根据该实施例，第一晶粒元件10分别以预定的间距(间距B1)设置在第一平面内，并且通过接触件3(根据具体情况，这里有时也可以被认为是焊块3或焊球)电传导地耦合至电路板1。在第一平面内的第一晶粒元件10的上方，第二晶粒元件20在第二平面内分别彼此相邻地设置。从图3可以看出，第二晶粒元件20能够分别以这样的方式设置，即第二晶粒元件20桥接两个第一晶粒元件10之间的间距B1，并且分别与以相应的间距B1为界的两个晶粒元件10中的一个重叠一个横截面A1(比较图5A)。只有在第二平面内分别终止于在图中右侧的晶粒元件行中，第二晶粒元件20中的一个才能够作为结尾设置成仅与第一晶粒元件10中的一个重叠一个横截面A1。参照其它附图，将更加详细地说明分别与第一晶粒元件10的接触件3相邻设置的、设置在第二平面内的晶粒元件20的接触件3。
从图3还可以看出，根据本发明实施例的电路板装置100能够例如被在电路板1的整个区域上方(至少在晶粒元件10和20的区域上)模制在电路板1上的模制层(mold layer)7覆盖。该模制层7(也可以在电路板1上被设置成铸造外壳)为晶粒元件10和20以及对应的接触件3提供机械保护，并且还防止例如来自电路板装置100的随后的环境的灰尘或污染物损害设置在电路板1上的裸晶粒元件10和20以及其它电子元件8。
在本发明的实施例中，提供一种电路板装置100，在该装置的每个元件侧上配备有在两个平面内彼此相邻设置的晶粒元件10和20，其中通过使用支撑衬底，在两个晶粒平面内设置在彼此上方的晶粒元件10和20没有分别设置在共同的封装内，而是作为分开的裸晶粒元件10和20分别单独地耦合至电路板1，这些裸晶粒元件沿电路板的纵向方向彼此相对错置，具有例如小于或等于大约100μm的厚度，其中第一平面的第一晶粒元件10与第二平面的第二晶粒元件20的接触件3分别彼此相邻设置。
以这种方式，能够提供一种具有两行分开的裸晶粒元件的电路板装置，该电路板装置与使用了双晶粒封装的传统电路板装置的区别在于复杂程度低并且价格便宜。此外，虽然晶粒元件10和20在每个元件侧布置在两个平面内，但是由于使用了例如薄的裸晶粒元件10和20，电路板装置100具有的厚度满足愈来愈小的模块的需求。根据通过图3解释的说明性实施例的电路板装置100可以例如是存储器模块1。
图4A至图4C分别示出了根据本发明的实施例的电路板装置100的一部分。
在根据图4A的实施例中，同样，在电路板1的元件侧上(仅示出一个元件侧)，第一晶粒元件10设置在第一平面内，并且第二晶粒元件20设置在第二平面内。
第一晶粒元件10和第二晶粒元件20均具有接触件(例如在所有晶粒元件10和20中能够以基本上相同尺寸以及相同的网格图形形成的焊球3)，使得例如相同结构的晶粒元件能够全部用于电路板装置。第一晶粒平面中的第一晶粒元件10的接触件3能够通过相应的接线(未示出)直接电连接于电路板1。
为了能够使晶粒元件20的接触件3与电路板1电传导地接触，互连PCB部4被插入到第二晶粒平面的第二晶粒元件20与根据一个实施例的电路板1的表面之间，通过该方法，能够桥接晶粒元件20与电路板1之间的间距，其中该间距由晶粒元件10(晶粒元件20被支撑于其上)的厚度决定。互连PCB部4在与接触件3相对应的位置处具有适合的穿接装置41，使得能够在晶粒元件20与电路板1之间实现电传导连接。适合的穿接装置41能够例如通过容纳在通孔内的导电膏或者容纳在通孔内的导线部而形成。
作为互连PCB部4的可替换的布置，电路板1在位置和尺寸与互连PCB部对应的表面上可以具有例如浮雕样式的凸出部(未示出)。以浮雕样式凸起的部分在其顶部具有相应的接线，通过该方法，第二晶粒元件20的接触件3能够被电传导连接。同样在该实施例中，第二晶粒元件20具有的接触件3与晶粒元件10的接触件3相似。
图4B示出具有电路板1和设置在两个平面内的晶粒元件10和20的本发明的又一实施例，其中晶粒元件10和20至少部分地横向重叠。从图4B可以看出，第二晶粒元件20具有例如焊球形式的接触件32，焊球32的尺寸与第一晶粒元件10的焊球31的尺寸不同。通过使用相应尺寸的接触件32(焊球)，第二晶粒元件20与电路板1的表面之间的间距(在该情况下是水平的)通过本实施例而克服。如果例如将超薄的晶粒元件10和20用于电路板装置100，这种布置具有优势。如上所述，这可以例如是厚度小于或等于大约100μm的WLP。
根据图4C，示出了根据另一实施例的电路板装置100的一部分，其中第一晶粒元件10在其与第二晶粒元件20相重叠的边缘区域分别具有分别在整个长度或宽度方向上延伸的凹口5。以这种方式，能够分别插入第二晶粒元件20中的一个，通过第二晶粒元件20的边缘插入对应的两个第一晶粒元件10的凹口5，桥接两个第一晶粒元件10之间的间距，从而当与第二晶粒元件20被支撑在第一晶粒元件10的顶部上的情况相比较时(如图4A所示)，能够大幅地减小朝下对齐的第二晶粒元件20的活动侧与电路板1的顶部之间的间距。
在本实施例中，晶粒元件20与电路板1的顶部之间的间距由于凹口5而小于根据图4A中的实施例的间距，并且大约相当于根据图4B中的实施例的第二晶粒元件20与电路板1的顶部之间的间距。根据图4B中的实施例，晶粒元件被构造成相当薄，例如电路板1上的凸出部的形成或者互连PCB部4(图4)的布置在该电路板装置中可以省略，使得例如略大于第一晶粒元件10的焊球的焊球32能够用作接触件。由于为了安全原因相应的边缘区域没有电路(未示出)，因此该凹口5能够没有问题地形成在晶粒元件10上，此外在各种情况下电路仅构造在不被凹口5影响的面向电路板1的较薄衬底层中。
晶粒元件10上的凹口5可以例如在切割过程中通过在切割槽的两侧锯入到晶粒中而产生，使得在晶粒元件的生产中可以避免用于形成凹口5的分离过程。
例如，如果不同于WLP的元件被用作晶粒元件20，例如与晶粒元件10中的凹口互补的凹口5也能够设置在除晶粒元件10以外的第二平面内的其它晶粒元件20上，使得例如第二平面的晶粒元件能够被布置成它们的侧部通过晶粒元件10的侧部51区域中的凹口(通过凹口5形成)形成为朝向顶部错置。
图5A和图5B在横截面视图和俯视图中示出了根据本发明的实施例的电路板装置的一部分。
在图5A中，再一次示出电路板装置100的实施例，该实施例基本上相应于参照图4A说明的电路板装置100的实施例。
可以看出，设置在第一平面内的第一晶粒元件10(仅示出一个晶粒元件)分别在两侧上与设置在第二平面内的第二晶粒元件20重叠了部分A1，其中在该部分A1的区域内没有设置接触件。在该电路板装置100中，第一晶粒元件10例如仅在区域A1之外具有接触件3。但是，还有可能不同于晶粒元件10的其它晶粒元件能够用于电路板装置，其中，其它晶粒元件例如在重叠部分A1下面也具有接触件3。
从根据图5B的电路板装置100的一部分的俯视图可以看出，第一晶粒元件10和第二晶粒元件20具有例如焊球3形式的对称设置的接触件。
此外，根据图5B的电路板装置100与根据图1的传统电路板装置300的比较示出，对于例如根据本发明的一个实施例的WLP形式的三个晶粒元件的布置来说，仅用完电路板1的大约84％的面积，而该整个面积是传统电路板装置300中WLP形式的三个晶粒元件的传统布置所需要的。
图6A和图6B在横截面视图和俯视图中示出了根据本发明另一实施例的电路板装置的一部分，以及图7示出根据本发明的实施例的成品电路板装置的图示。
特别是从图6A以及图7中的下部图示可以看出，在其之间分别具有间距B2的第一晶粒元件10在根据一个实施例的电路板装置200中的电路板1上的第一平面内彼此相邻设置。第二晶粒元件20在第一晶粒元件10的上方设置在第二平面内，在各种情况下分别仅在它们之间以很小的间距C1和C2彼此非常接近。示出的第一和第二晶粒元件10和20可以是例如WLP，其中晶粒元件的接触件3(例如是焊球)在分别对称地设置。客观地，这意味着接触件3分别例如仅设置在晶粒元件10和20的大约一半面积上。这种布置例如在RDL处理期间能够作为标准形成。
根据示出的该实施例，两个第二晶粒元件20和一个第一晶粒元件10分别形成一组晶粒元件。一些这样的晶粒元件组沿着电路板1彼此相邻地设置在两个元件侧上(虽然在图7中仅示出一个元件侧)。
从图6A、图6B以及图7可以看出，每个晶粒元件组中的第一晶粒元件10在分别在两侧与一个第二晶粒元件20重叠了第一部分A2，其中第一部分A2不具有任何接触件3，晶粒元件组的其它部分(远离设置在电路板1的边缘区域中的晶粒元件组)部分地伸过两个第一晶粒元件10之间的中间间距B2，使得设置在第二晶粒元件20的第二部分上的接触件3能够电连接于位于下面的部分电路板。在图6A中，虽然在各种情况下一个互连PCB部4分别设置在两个第二晶粒元件20与用于桥接其间的间距的电路板1之间，但是当晶粒元件10和20被构造得相对较薄时，较大的焊球(例如图4B所示)也能够用作第二晶粒元件20的接触件，并且例如相对较小的焊球被设置用于连接晶粒元件10。
在具有晶粒元件20的电路板200的实施例中，接触件3对称的设置，晶粒元件20在上面(即第二晶粒平面)可以基本上紧密地彼此相邻设置，此外第一晶粒元件10可以设置在第一平面内，其结果是与具有WLP的传统电路板装置300相比(比较图1)，能够实现具有相当高的封装密度的WLP。由于使用的WLP例如是裸晶粒元件，因此可以实现功效更大的电路板装置200，而不会过度地增加电路板装置200的厚度(与成品相比)。从图7(底部)还可以看出，根据本发明的一个实施例，电路板装置200也可以被例如模制层7覆盖，其中例如至少部分裸晶粒元件10和20、接触件3以及其它电子元件8被模制覆盖，从而通过模制层为晶粒元件10和20提供良好的机械保护。
在根据图6B的电路板装置200与根据图1的传统电路板装置300的比较中，可以看出对于布置例如根据本发明一个实施例的WLP形式的三个晶粒元件来说(其中晶粒元件10和20设置有对称设置的接触件3)，仅用完电路板1上的大约68％的面积，该整个面积是传统电路板装置300中WLP形式的三个晶粒元件的传统布置所需要的。电路板装置100和200可以被构造为例如存储模块。
因此，在电路板装置的每个所述实施例中，单独的晶粒元件没有以其侧边彼此齐平的方式设置在彼此上，而是在分别以这样的方式设置在例如两行或两个平面内，即上晶粒平面内的晶粒元件分别与下晶粒平面内的相应的晶粒元件横向错置，两种可行的堆叠方法已通过根据图5和图6的实施例以实例示出。
根据本发明的一个实施例，提供一种电路板装置，该电路板装置具有电路板以及通过接触件电传导地耦合至该电路板的多个晶粒元件，其中晶粒元件被设置成在电路板上彼此横向地部分重叠，并且各个晶粒元件的接触件彼此相邻地设置。
设置于晶粒元件处的接触件可以具有焊块或焊球。
，第一晶粒元件可以沿着电路板分别以它们之间具有间距的方式彼此相邻地设置在第一平面内，并且在第一晶粒元件上方，第二晶粒元件可以彼此相邻地设置在第二平面内，其中每个第二晶粒元件均部分地与至少一个第一晶粒元件重叠至少一部分，并且至少部分地伸过邻接第一晶粒元件与另一部分的相应的间距。
根据电路板装置的一个实施例，第二晶粒元件中的一个分别被设置成桥接分别在两个第一晶粒元件之间的间距。
在每个第一晶粒元件的上方，两个第二晶粒元件能够以这样的方式彼此相邻地设置，即两个第二晶粒元件中的每一个分别部分地与第一晶粒元件重叠一个第一部分，并且分别部分地伸过邻近第一晶粒元件形成的各自的空间第二部分。
两个横向部分重叠的晶粒元件的至少一个晶粒元件在其重叠部分可具有凹口，该凹口通过重叠部分与两个晶粒元件的另一个接合。
根据一个实施例，晶粒元件可分别在其各自的横向重叠部分具有凹口，该凹口形成为彼此互补，使得一个晶粒元件的通过凹口形成的横截面与各自的其它晶粒元件的凹口接合。
第二晶粒元件的接触件分别设置于第二晶粒元件的一部分处，该部分不重叠。
接触件可包括焊块、焊球、铜柱块或类似的电传导凸块，其中设置在第二平面内的第二晶粒元件的接触件可以被构造得比设置在第一平面内的第一晶粒元件的接触件大。
电路板装置的电路板可以被构造成至少在第二晶粒元件的部分区域中凸起，其中该部分不重叠。
彼此相邻设置在电路板上的第一和第二晶粒元件的接触件可具有基本上被构造成相同尺寸的焊块或焊球。
根据一个实施例，互连PCB部可设置在电路板与第二晶粒元件的至少一部分之间，其中该部分不重叠。
晶粒元件可以是裸晶圆级封装(W-CSP，WLP)。
晶粒元件可以是朝下定向的晶粒。
晶粒元件可具有小于或等于大约300μm的厚度，例如小于或等于100μm的厚度。
晶粒元件可具有存储单元。
电路板装置的电路板可在两侧配备有晶粒元件。
电路板的至少具有晶粒元件的区域可被模制层覆盖。
根据本发明的一个实施例，用于制造电路板装置的方法包括：
在电路板上设置彼此横向地部分重叠的多个晶粒元件；
使晶粒元件通过接触件电传导地耦合至电路板，其中各个晶粒元件的接触件彼此相邻地设置。

Claims (21)

1.一种电路板装置，包括：
电路板以及通过接触件电传导地耦合至所述电路板的多个晶粒元件；并且
其中所述晶粒元件被设置成在所述电路板上彼此横向地部分重叠，并且各个所述晶粒元件的所述接触件彼此相邻地设置。
2.根据权利要求1所述的电路板装置，其中，所述晶粒元件的所述接触件包括电传导凸块。
3.根据权利要求2所述的电路板装置，其中，所述晶粒元件的所述接触件包括焊块、焊球、或铜柱块。
4.根据权利要求1所述的电路板装置，其中：
第一多个晶粒元件沿着所述电路板彼此相邻地设置在第一平面内，相邻的所述第一多个晶粒元件之间具有间距；
第二多个晶粒元件在所述第一平面的上方彼此相邻地设置在所述第二平面内；以及
其中每个所述第二多个晶粒元件部分地重叠所述第一多个晶粒元件中的至少一个，并且相应的所述第二多个晶粒元件至少部分地重叠相应的所述第一多个晶粒元件之间的对应的空间。
5.根据权利要求4所述的电路板装置，其中，每个所述第二多个晶粒元件均桥接所述第一多个晶粒元件中的相应两个之间的空间。
6.根据权利要求4所述的电路板装置，其中，上述每个所述第一多个晶粒元件、所述第二多个晶粒元件中的两个以这样的方式彼此相邻地设置，即两个所述第二多个晶粒元件中的每一个的对应的第一部分部分地重叠所述第一多个晶粒元件中的对应的一个，并且两个所述第二多个晶粒元件中的每一个的对应部分部分地延伸穿过与所述第一多个晶粒元件中的对应一个相邻形成的对应的间距。
7.根据权利要求1所述的电路板装置，其中，两个横向部分重叠的晶粒元件中的至少一个晶粒元件在其重叠部分具有凹口，所述凹口与所述两个晶粒元件的另一个以其对应的重叠部分接合。
8.根据权利要求1所述的电路板装置，其中，每个晶粒元件在其对应的横向重叠部分均具有凹口，所述凹口形成为与另一晶粒元件的另一凹口互补，使得一个晶粒元件的通过所述凹口形成的所述横向重叠部分与对应的另一晶粒元件的凹口接合。
9.根据权利要求4所述的电路板装置，其中，所述第二多个晶粒元件的对应接触件设置在所述对应的第二多个晶粒元件的不与其它晶粒元件相重叠的部分。
10.根据权利要求4所述的电路板装置，其中，所述接触件包括焊块或焊球，并且所述第二多个晶粒元件的所述接触件比所述第一多个晶粒元件的所述接触件大。
11.根据权利要求4所述的电路板装置，其中，所述电路板被构造成至少在所述第二多个晶粒元件的不重叠部分的区域中凸起。
12.根据权利要求10所述的电路板装置，其中，所述第一和第二多个晶粒元件的彼此相邻设置的所述接触件包括电传导凸块。
13.根据权利要求4所述的电路板装置，其中，所述第一和第二多个晶粒元件的彼此相邻设置的所述接触件包括尺寸基本相同的焊块、焊球或者铜柱块。
14.根据权利要求4所述的电路板装置，还包括设置在所述电路板与所述第二多个晶粒元件的至少不重叠部分之间的互连PCB部。
15.根据权利要求1所述的电路板装置，其中，所述晶粒元件为裸晶圆级封装。
16.根据权利要求1所述的电路板装置，其中，所述晶粒元件为面朝下定向的晶粒。
17.根据权利要求1所述的电路板装置，其中，所述各个晶粒元件具有的厚度小于或等于大约100μm。
18.根据权利要求1所述的电路板装置，其中，所述晶粒元件中的至少一个包括存储单元。
19.根据权利要求1所述的电路板装置，其中，所述电路板在两侧配备有所述晶粒元件。
20.根据权利要求1所述的电路板装置，其中，所述电路板的至少具有所述晶粒元件的区域被模制层覆盖。
21.一种电路板装置的制造方法，包括：
在电路板上设置彼此横向地部分重叠的多个晶粒元件；
以及
使所述晶粒元件通过接触件电传导地耦合至所述电路板，其中所述各个晶粒元件的所述接触件彼此相邻地设置。
CNA2007101517513A 2006-09-28 2007-09-27 电路板装置以及电路板装置的制造方法 Pending CN101154655A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/529,751 US20080079149A1 (en) 2006-09-28 2006-09-28 Circuit board arrangement and method for producing a circuit board arrangement
US11/529,751 2006-09-28

Publications (1)

Publication Number Publication Date
CN101154655A true CN101154655A (zh) 2008-04-02

Family

ID=39256198

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101517513A Pending CN101154655A (zh) 2006-09-28 2007-09-27 电路板装置以及电路板装置的制造方法

Country Status (3)

Country Link
US (1) US20080079149A1 (zh)
CN (1) CN101154655A (zh)
TW (1) TW200816893A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885918B1 (ko) * 2007-04-19 2009-02-26 삼성전자주식회사 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
US8130512B2 (en) * 2008-11-18 2012-03-06 Stats Chippac Ltd. Integrated circuit package system and method of package stacking
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof
US9603252B1 (en) * 2013-11-12 2017-03-21 Smart Modular Technologies, Inc. Integrated circuit device system with elevated configuration and method of manufacture thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6100593A (en) * 1998-02-27 2000-08-08 Advanced Micro Devices, Inc. Multiple chip hybrid package using bump technology
US6229216B1 (en) * 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6552907B1 (en) * 2001-10-11 2003-04-22 Lsi Logic Corporation BGA heat ball plate spreader, BGA to PCB plate interface
WO2004070790A2 (en) * 2003-02-03 2004-08-19 United Test And Assembly Center Ltd. Molded high density electronic packaging structure for high performance applications
US7242101B2 (en) * 2004-07-19 2007-07-10 St Assembly Test Services Ltd. Integrated circuit die with pedestal
WO2006044804A2 (en) * 2004-10-18 2006-04-27 Chippac, Inc. Multi chip leadframe package
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7342296B2 (en) * 2005-12-05 2008-03-11 Advanced Chip Engineering Technology Inc. Wafer street buffer layer

Also Published As

Publication number Publication date
TW200816893A (en) 2008-04-01
US20080079149A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US8349649B2 (en) Semiconductor device and manufacturing method thereof
US7737565B2 (en) Stackable semiconductor package and method for its fabrication
US6958532B1 (en) Semiconductor storage device
US20080224322A1 (en) Semiconductor device and manufacturing method thereof
CN100375273C (zh) 半导体器件及其制造方法
KR20090022749A (ko) 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
WO2014134118A1 (en) Microelectronic package with consolidated chip structures
KR20070088050A (ko) 반도체 소자의 패드부
US20010042924A1 (en) Semiconductor package
CN101154655A (zh) 电路板装置以及电路板装置的制造方法
US9538644B2 (en) Multilayer wiring substrate and module including same
US20210035940A1 (en) Chip structure and manufacturing method thereof
US20020096754A1 (en) Stacked structure of integrated circuits
US7271026B2 (en) Method for producing chip stacks and chip stacks formed by integrated devices
CN101315998B (zh) 成形集成无源器件
KR20090022433A (ko) 반도체 패키지
US20040238924A1 (en) Semiconductor package
US20080153203A1 (en) Semiconductor device manufacturing method
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20060022691A1 (en) Semiconductor device
US20060138623A1 (en) Stacked-type semiconductor device
US11011505B2 (en) Semiconductor memory and manufacturing method thereof
US20060175694A1 (en) Stacked structure of integrated circuits and method for manufacturing the same
US7994429B2 (en) Manufacturing method and structure for a substrate with vertically embedded capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication