CN1011463B - 数字式差分正交移相键控电路 - Google Patents

Abstract

本发明的电路用于从以DPSK数据对的原始数据速率出现的多比特相位数据(dd)中分离出相位差数据(dP)。本电路包括：一个第一常数加法器(K1)、一个加法器(sm)、第一减法器(S1)、第二减法器(S2)、延迟单元(V)、一个第二常数加法器和一个用作PLL滤波器的低通滤波器。

Description

本发明涉及一种数字DQPSK解码支路，用于从以DPSK数据对的原有数据率呈现的多位相位数据中恢复出相位差数据。

为了更容易地理解本发明，我们将先讨论专家们称之谓“差分正交（或四重）移相键控（DQPSK）”的调制方法。在带宽有限的通道上按时钟信号传输串行二进制数据时，二进制数据流将首先进行编组，形成一个由许多二比特数据对（也称之为“符号”）组成的时钟序列，这样将形成四种数据字00，01，10，11。如果二进制数据流的时钟频率被称之为“数据速率”的话，那末，符号速率等于数据速率的一半。

如果把这些（2比特的）数据字解释成一个矩形座标系统中的座标，或者把它们视为以补码形式表示的二进制数，那么，它们可用来表示单位圆与四根座标轴（即四个角度0°，90°，270°，360°）的四个交点。在差分正交相移键控中，这些数据字被用作DPSK数据对来表示与前一相位值的相位差，这样，这些DPSK数据对00，01，10，11分别等于（比方说）0°，90°或-270°，+/-180°，270°或-90°的相位差。

为了进行传输，这些DPSK数据对还需被模拟或数字器件滤波。在后一种情况下，为达到所述目的而必需的两个滤波器的时钟信号的频率一般都高于上述提到的时钟频率。

滤波之后，输出信号将进行正交幅度调制，也就是模拟滤波后进行模拟正交调制;或数字滤波后进行数字正交调制，也就是说此 时的载波已不是连续信号了，而（仅仅）包括载波信号根据采样原理的一些采样幅度值。

正交调制之后，两个“通道”的相互正交的信号被迭加在一起，然后由数字形式转变成模拟形式。把它们以这样形式送入通讯通道。

在接收端，以相应的高采样率进行模数变换，接着进行（数字）正交幅度解调，这样使得解调电路的两个输出值提供一串数字正交信号对。两个通道中的后续低通滤波器产生出一对信号，从这对信号中相对于频率和相位必须恢复出符号速率（数据速率的二倍）。具体步骤可参照现有技术文件如1986年5月版的“IEEE    Transaction    on    Communications”杂志中描述的方法进行。

把信号相对于两个通道的符号速率进行十进制化以后，再把这些信号送入一个鉴相电路。该鉴相电路的输出提供了包含着有关上面解释过的相位差的信息的相位信号。但是，这些信号仍是多比特的数据字，从中必须分离出相位差数据。

因此，本发明的目的是以多比特的相位数据中借助电路恢复出相位差数据，该电路在设计上更可能简单、精巧，并能补偿在传输通道和前续的信号处理电路中产生的相位误差。

下面将参照附图详细地解释本发明。本发明唯一的一张附图是本发明的一个实施例的方框图。

相位数据被送入常数加法器K1中，送入这个加法器K1的还有对应于相位角45°的数据字“45°”;其输出送至加法器sm的第一个输入端，加法器sm的输出端与第一减法器S1减数输入端相 连。

图中还具有第二常数加法器K2，它象常数加法器K1一样，以对应于相位角45°的数据字“45°”的形式被送入一个常数。加法器K2的输出被送至第一减法器S1的被减数输入端。加法器sm的输出中的符号sb及最重要的一位mb热以2比特信号的形式送至常数加法器K2的第二个输入端、延迟元件V的输入端以及第二减法器S2的被减数输入端。第二减法器S2的输出中提供了相位差数据dp。从这个相位差数据dp通用一种简单的解码处理即可形成DPSK数据对。延迟元件V引入的延迟等于DPSK数据对的原始数据速率的周期。

第一减法器S1的输出通过一个作为PLL（锁相环）滤波器的低通滤波器tp与加法器sm的第二个输入端相连。

通过把45°的数据字加入相位数据dd、加法器sm的输入中的符号位sb及最重要的位mb之后，就能实现相位差数据的可靠恢复。加入45°以后，各个角度值的判决区域是座标系统中的四根座标轴中的一根，也就是说，它们以坐标轴作为它们的边界。这是本发明的一个特殊优点。

根据本发明的解码支路应用与立体声电视标制式中的解调时具有很多优点。目前，英国和斯坦的纳维亚地区正准备引进这种电视制式。本发明的解码支路可能使“NICAM”也能得以使用。有关这种制式的细节在（举个例子来说）IBA和BBC1986年9月出版的名为“英国的立体声-电视传输标准说明”的出版物中得到了描述。

在本申请中，第二减法器sb的输出后面接的是DPSK解码 器，该解码器从相位差数据中分离出上述提到的二比特的数据字，这种数据字被送入“NICAM”解码电路。

Claims (2)

1、一种用于从以DPSK数据对的原始数据速率出现的多比特相位数据(dd)中恢复出相位差数据(dp)的数字DQPSK解码器支路，该解码器在DPSK信号检测系统包含一个锁相回路(PLL)和一个起到PLL滤波器作用的低通滤波器，

其特征在于：

DQPSK的信号处理为数据处理，

·一个第一常数加法器(K1)，施加在该常数加法器上的是一个对应于45°相位角的数据字(45°)和相位数据(dd)，

·一个加法器(sm)，其第一输入端与上述的第一常数加法器(K1)的输出相连，

·一个第一减法器(S1)，其减数输入端与上述的加法器(sm)的输出相连，

·一个第二减法器(S2)，其输出端提供相位差数据(dp)，

·一个延迟元件(V)，该延迟元件提供一个等于数据速率的周期的延迟，其输出端与上述的第二减法器(S2)的减数端相连，

·一个第二常数加法器(K2)，该加法器上加有与45°相位角相对应的数据字(“45°”)，与此同时，加法器(sm)的输出中最重要的一位(mb)和符号位(sb)分别加到第二减法器(S2)的被减数输入端、延迟元件和第二常数加法器(K2)，

·一个用作PLL(锁相环路)滤波器的低通滤波器(tp)，上述的第一减法器(S1)的输出就通过该滤波器(tp)与加法器(sm)的第二输入端相连。

2、如权利要求1中所述的解码支路在“NICAM”立体声电视标准的接收电路中使用。