[go: up one dir, main page]

CN101131941B - 半导体芯片封装制程及其结构 - Google Patents

半导体芯片封装制程及其结构 Download PDF

Info

Publication number
CN101131941B
CN101131941B CN2007101515823A CN200710151582A CN101131941B CN 101131941 B CN101131941 B CN 101131941B CN 2007101515823 A CN2007101515823 A CN 2007101515823A CN 200710151582 A CN200710151582 A CN 200710151582A CN 101131941 B CN101131941 B CN 101131941B
Authority
CN
China
Prior art keywords
image sensing
substrate
those
sensing chip
transparent insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101515823A
Other languages
English (en)
Other versions
CN101131941A (zh
Inventor
林千琪
张志煌
林悦农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2007101515823A priority Critical patent/CN101131941B/zh
Publication of CN101131941A publication Critical patent/CN101131941A/zh
Application granted granted Critical
Publication of CN101131941B publication Critical patent/CN101131941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明是有关于一种半导体芯片封装制程及其结构，其制程包含：提供一包含影像感测芯片及绝缘胶体的基底，其影像感测芯片具有焊垫及主动区域；覆盖一透明绝缘体于主动区域上；形成一绝缘层于基底上表面；打开复数个开口以裸露焊垫；形成复数个贯穿孔于影像感测芯片外侧，且贯穿绝缘层及绝缘胶体；形成一金属层于绝缘层表面、开口表面、焊垫表面、贯穿孔表面及基底下表面，以延伸焊垫至基底下表面；图案化金属层以裸露透明绝缘体顶部区域并除去基底下表面上的金属层的部分区域而形成接点；切割形成包含单一影像感应芯片的封装结构。

Description

半导体芯片封装制程及其结构
技术领域
本发明涉及一种半导体芯片封装制程及其结构，特别是涉及一种适于影像感测元件的无凸块封装结构的制造方法及其结构。
背景技术
请参阅图1A所绘示的美国专利公报第6,040,235揭露一种半导体芯片封装方法，该专利技术是在一晶圆110主动表面覆盖一绝缘材120，如玻璃，其自晶圆主动表面的接点延伸至晶圆的背面。晶圆经切割成复数个芯片后，每一芯片的接点是借由金属线路130延伸至封装件表面。然而，若每一晶圆中的芯片不良品过多的话，例如一片晶圆中有半数芯片均是不良品，则用此种封装方式显然效益不彰。
另外，请参阅图1B所绘示的美国专利公报第6,271,469号揭示一种半导体芯片封装方法，其以胶体140作为承载芯片150的基底，接着再形成一绝缘层160，在绝缘层上形成金属线路170。借此程序可形成无凸块的封装结构。然而此一制程及结构因无法在半导体芯片表面形成镂空的开口，故并不适用于封装影像感测元件或温、湿度感测元件等须以主动表面接触空气而作用的半导体芯片，故其应用领域有限。
发明内容
本发明的目的在于，克服现有技术存在的缺陷，而提供一种新的半导体芯片封装制程及其结构，所要解决的技术问题是使其封装结构具有由芯片主动表面延伸至芯片背面的接点，并于芯片主动表面的主动区域具有影像感测芯片所需的开口结构，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体芯片封装制程，其包含下列步骤：提供一基底，该基底具有一上表面与一下表面，且该基底是包含复数个影像感测芯片及包围于该些影像感测芯片的一绝缘胶体，每一该些影像感测芯片具有一与该基底上表面齐平的主动表面及一与该基底下表面齐平的背面，该主动表面上具有复数个焊垫，及一主动区域；覆盖一透明绝缘体于每一该些影像感测芯片的主动区域上；形成一绝缘层于该基底上表面；形成复数个开口于该绝缘层上，且该些开口是位于该些影像感测芯片焊垫处，以使该些焊垫裸露；形成复数个贯穿孔于该些影像感测芯片外侧，且贯穿该绝缘层及该基底的绝缘胶体；形成一金属层于该绝缘层表面、该些开口表面、该些焊垫表面、该些贯穿孔表面及该基底下表面上，以延伸该些焊垫至该基底下表面；图案化该金属层，以裸露该透明绝缘体顶部区域，并除去该基底下表面上的该金属层的部分区域，而形成复数个接点；以及施以切割技术，用以形成复数个包含单一影像感应芯片的封装结构。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体芯片封装制程，其中在该图案化该金属层步骤之后且于施以切割技术步骤之前，更包含下列步骤：形成一上保护层及一下保护层，该上保护层设于该基底上表面，该下保护层设于该基底下表面；形成复数个开口于该下保护层的复数个植球位置，及该上保护层的该透明绝缘体顶部的相对位置，以暴露出该透明绝缘体顶部表面；以及形成复数个焊球于该些接点，以使该些焊球与该金属层形成连接。
前述的半导体芯片封装制程，其中所述的形成复数个贯穿孔于该些影像感测芯片外侧的步骤之前，更包含形成一应力缓冲层于该基底下表面。
前述的半导体芯片封装制程，其中该些贯穿孔更包含贯穿该应力缓冲层。
前述的半导体芯片封装制程，其中所述的覆盖一透明绝缘体的步骤更包含预先在该透明绝缘体顶部表面贴一防护胶，并在该形成复数个焊球的步骤中，更包含去除该防护胶。
前述的半导体芯片封装制程，其中所述的覆盖一透明绝缘体的步骤是利用一透明胶体将该透明绝缘体直接覆盖于每一该些影像感测芯片主动区域上。
前述的半导体芯片封装制程，其中所述的覆盖一透明绝缘体的步骤是在每一该些影像感测芯片主动区域上，利用一间格子(spacer)撑起该透明绝缘体，以使每一该些影像感测芯片与该透明绝缘体保持一间距。
前述的半导体芯片封装制程，其中所述的形成一金属层步骤是以溅镀方式镀上一金属种子层(seed layer)，再以电镀方式在该金属种子层上形成金属层。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体芯片封装结构，其包含：一影像感测芯片(imagesensor die)，其包含一主动表面，及一相对的背面，且该主动表面上具有一主动区域及复数个焊垫；一透明绝缘体，其是设置于该影像感测芯片主动区域上；一绝缘层，其是形成于该影像感测芯片主动表面并包覆该影像感测芯片的周围区域，且具有复数个开口，用以曝露出该影像感测芯片的该些焊垫；一图案化金属层，其是形成于该绝缘层、该些绝缘层开口与该影像感测芯片背面的部分区域，并于该背面形成复数个接点，且该图案化金属层电性连接于该些焊垫；以及复数个导通孔，是贯穿该绝缘层，且电性连接于该图案化金属层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体芯片封装结构，其更包含一上保护层及一下保护层，该上保护层形成于该绝缘层的上表面，并曝露出该透明绝缘体处，而该下保护层则形成于该影像感测芯片背面，并具有至少一开口，用以曝露出该些接点。
前述的半导体芯片封装结构，其中所述的绝缘层与该图案化金属层之间，更包含一应力缓冲层形成于该影像感测芯片背面上，且该应力缓冲层位于该绝缘层下表面的下方，且该图案化金属层并包覆于该应力缓冲层的底面。
前述的半导体芯片封装结构，其更包含一间格子(space)置于该影像感测芯片主动表面上，并撑起该透明绝缘体，使其跨设并保持一间距于该影像感测芯片主动区域上。
前述的半导体芯片封装结构，其绝缘层的一上表面与该透明绝缘体顶面同高。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种半导体芯片封装制程及其结构，其制程步骤包括：提供一具有一上表面与一下表面的基底，基底包含复数个影像感测芯片及外围的绝缘胶体，每一影像感测芯片具有一与基底上表面齐平的主动表面及一与基底下表面齐平相对的背面，主动表面上具有复数个焊垫，及一主动区域；覆盖一透明绝缘体于每一影像感测芯片的主动区域上；形成一绝缘层于基底上表面；形成复数个开口于绝缘层上，且其开口是位于影像感测芯片焊垫处，以使焊垫裸露；形成复数个贯穿孔于影像感测芯片外侧，且贯穿绝缘层及基底的绝缘胶体；形成一金属层于绝缘层表面、开口表面、焊垫表面、贯穿孔表面及基底下表面上，以延伸焊垫至基底下表面；图案化金属层以裸露透明绝缘体顶部区域，并除去基底下表面上的金属层的部分区域，而形成复数个接点；以及施以切割技术，以形成复数个包含单一影像感应芯片的封装结构。
借由上述技术方案，本发明半导体芯片封装制程及其结构至少具有下列优点及有益效果：
采用了本发明的半导体芯片封装制程及其结构，可运用其制程将芯片的主动表面的接点延伸侧芯片背面，而形成无凸块的封装件，且因本制程可在其所封装的芯片主动表面的主动区域上方作出开口，可令芯片元件与光源接触，较适用于影像感测元件等光学元件的封装。
综上所述，本发明揭示一种半导体芯片封装制程及其结构，其制程包含：提供一包含影像感测芯片及绝缘胶体的基底，其影像感测芯片具有焊垫及主动区域；覆盖一透明绝缘体于主动区域上；形成一绝缘层于基底上表面；打开复数个开口以裸露焊垫；形成复数个贯穿孔于影像感测芯片外侧，且贯穿绝缘层及绝缘胶体；形成一金属层于绝缘层表面、开口表面、焊垫表面、贯穿孔表面及基底下表面，以延伸焊垫至基底下表面；图案化金属层以裸露透明绝缘体顶部区域并除去基底下表面上的金属层的部分区域而形成接点；切割形成包含单一影像感应芯片的封装结构。本发明具有上述诸多优点及实用价值，其不论在方法、产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有技术具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A绘示现有技术的半导体芯片封装结构；
图1B绘示另一现有技术的半导体芯片封装结构；
图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H绘示本发明第一实施例的制造流程剖面示意图；
图3A、图3B、图3C、图3D及图3E绘示本发明第二实施例的制造流程剖面示意图；
图4A绘示本发明第一实施例的封装结构剖面示意图；
图4B绘示本发明第二实施例的封装结构剖面示意图；
图5A绘示本发明的形成于影像感测芯片背面与绝缘层下表面的应力缓冲层封装结构剖面示意图；以及
图5B绘示本发明的运用间格子架起透明绝缘体的封装结构剖面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体芯片封装制程及其结构其具体实施方式、步骤、结构、特征及其功效，详细说明如后。
请参阅图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H所绘示的本发明第一实施例的制造流程剖面示意图。其制造步骤是包括：预先提供一基底21，基底21具有一上表面211与一下表面212，且基底21是包含复数个影像感测芯片213及包围于影像感测芯片213的一绝缘胶体214，每一影像感测芯片213具有一与基底21上表面211齐平的主动表面2131及一与基底21下表面212齐平的背面2132，主动表面2131上具有复数个焊垫21311及一主动区域21312；再覆盖一透明绝缘体22，如运用一透明胶体直接覆盖的方式，或利用玻璃覆盖于每一影像感测芯片213的主动区域21312上，亦可应用一间格子31撑起透明绝缘体22以使影像感测芯片213与透明绝缘体22保持一间距；续形成一绝缘层23于基底21上表面211，其厚度与透明绝缘体22顶面大致相等为佳；接着可利用如曝光显影技术形成复数个开口231于绝缘层23上，且位于影像感测芯片213焊垫21311处而使焊垫21311裸露；再形成复数个贯穿孔24于影像感测芯片213外侧，且贯穿孔24是贯穿绝缘层23及基底21的绝缘胶体214；再形成一金属层25于绝缘层23表面、开口231表面、焊垫21311表面、贯穿孔24表面及基底21下表面上，以延伸焊垫21311至基底21下表面，且其形成方式可先以溅镀方式先镀上金属种子层(seed layer)于其表面(图中未示)，再以电镀方式形成金属层25于金属种子层上，以使金属层25具足够厚度；继而将金属层25图案化以裸露透明绝缘体22顶部区域，并除去基底21下表面上的金属层25的部分区域，而形成复数个接点26；最后施以切割技术，用以形成复数个包含单一影像感测芯片213的半导体芯片封装结构。
请参阅图3A、图3B、图3C、图3D及图3E所绘示的本发明第二实施例的制造流程剖面示意图。上述的本发明第一实施例亦可再进一步改进为另一第二实施例如下所述，在上述第一实施例的将金属层25图案化以裸露透明绝缘体22顶部区域步骤之后、施以切割技术步骤之前，更包括下列步骤：形成一上保护层27及一下保护层28，上保护层27设于基底21上表面211，下保护层28设于基底21下表面212；再形成复数个开口29于下保护层28的植球位置，以及上保护层27的透明绝缘体22顶部的相对位置，以暴露出透明绝缘体22顶部表面；最后再形成复数个焊球30于下保护层28的每一接点26，以使焊球30与金属层25形成电性连接。
上述第一实施例或第二实施例中，形成复数个贯穿孔24于影像感测芯片213外侧的步骤之前，更包含形成一应力缓冲层32于基底下表面的步骤。且前述贯穿孔24更包含贯穿应力缓冲层32。
上述第一实施例或第二实施例中，在覆盖一透明绝缘体22的步骤更包含预先在透明绝缘体22顶部表面贴一防护胶(图中未示)，并在形成复数个焊球30的步骤中，更包含去除防护胶的步骤。
请参阅图4A所绘示本发明第一实施例的封装结构剖面示意图。其半导体芯片封装结构40包括：一影像感测芯片213(image sensor die)，其包含一主动表面2131，及一相对的背面2132，且主动表面2131上具有一主动区域21312及复数个焊垫21311；一透明绝缘体22是设置于影像感测芯片213主动区域21312上；一绝缘层23是形成于影像感测芯片213主动表面2131并包覆影像感测芯片213的周围区域，且具有复数个开口231用以曝露出影像感测芯片213的焊垫21311；一图案化金属层41是形成于绝缘层23、开口231与影像感测芯片213背面的部分区域，并于背面形成复数个接点26，且图案化金属层41电性连接于焊垫21311；以及复数个导通孔42，是贯穿绝缘层23且电性连接于图案化金属层41。
续请参阅图4B。上述半导体芯片封装结构40结构的改进，可更包含一上保护层27及一下保护层28，上保护层27形成于绝缘层23的上表面，并曝露出透明绝缘体22处，而下保护层28则形成于影像感测芯片213背面，并具有至少一开口29，用以曝露出接点26。亦可再包括复数个焊球30，其是形成于该些接点26上。
续请参阅图5A。前述半导体芯片封装结构40结构的改进，其中绝缘层23与图案化金属层41之间，更包含一应力缓冲层32形成于影像感测芯片213背面与绝缘层23下表面上，且图案化金属层41并包覆于应力缓冲层32的底面。
续请参阅图5B。前述半导体芯片封装结构40结构可更包含一间格子31(space)置于影像感测芯片213主动表面2131上，并撑起透明绝缘体22，使其跨设并保持一间距于影像感测芯片213主动区域21312上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种半导体芯片封装制程，其特征在于其包含下列步骤：
提供一基底，该基底具有一上表面与一下表面，且该基底是包含复数个影像感测芯片及包围于该些影像感测芯片的一绝缘胶体，每一该些影像感测芯片具有一与该基底上表面齐平的主动表面及一与该基底下表面齐平的背面，该主动表面上具有复数个焊垫，及一主动区域；
覆盖一透明绝缘体于每一该些影像感测芯片的主动区域上；
形成一绝缘层于该基底上表面；
形成复数个开口于该绝缘层上，且该些开口是位于该些影像感测芯片焊垫处，以使该些焊垫裸露；
形成复数个贯穿孔于该些影像感测芯片外侧，且贯穿该绝缘层及该基底的绝缘胶体；
形成一金属层于该绝缘层表面、该些开口表面、该些焊垫表面、该些贯穿孔表面及该基底下表面上，以延伸该些焊垫至该基底下表面；
图案化该金属层，以裸露该透明绝缘体顶部区域，并除去该基底下表面上的该金属层的部分区域，而形成复数个接点；以及
施以切割技术，用以形成复数个包含单一影像感应芯片的封装结构。
2.根据权利要求1所述的半导体芯片封装制程，其特征在于其中在该图案化该金属层步骤之后且于施以切割技术步骤之前，更包含下列步骤：
形成一上保护层及一下保护层，该上保护层设于该基底上表面，该下保护层设于该基底下表面；
形成复数个开口于该下保护层的复数个植球位置，及该上保护层的该透明绝缘体顶部的相对位置，以暴露出该透明绝缘体顶部表面；以及
形成复数个焊球于该些接点，以使该些焊球与该金属层形成连接。
3.根据权利要求1所述的半导体芯片封装制程，其特征在于其中该形成复数个贯穿孔于该些影像感测芯片外侧的步骤之前，更包含形成一应力缓冲层于该基底下表面。
4.根据权利要求3所述的半导体芯片封装制程，其特征在于其中该些贯穿孔更包含贯穿该应力缓冲层。
5.根据权利要求1所述的半导体芯片封装制程，其特征在于其中该覆盖一透明绝缘体的步骤更包含预先在该透明绝缘体顶部表面贴一防护胶，并在该形成复数个焊球的步骤中，更包含去除该防护胶。
6.根据权利要求1所述的半导体芯片封装制程，其特征在于其中该覆盖一透明绝缘体的步骤是利用一透明胶体将该透明绝缘体直接覆盖于每一该些影像感测芯片主动区域上。
7.根据权利要求1所述的半导体芯片封装制程，其特征在于其中该覆盖一透明绝缘体的步骤是于每一该些影像感测芯片主动区域上，利用一间格子撑起该透明绝缘体，以使每一该些影像感测芯片与该透明绝缘体保持一间距。
8.根据权利要求1所述的半导体芯片封装制程，其特征在于其中该形成一金属层步骤是以溅镀方式镀上一金属种子层，再以电镀方式在该金属种子层上形成金属层。
9.一种半导体芯片封装结构，其特征在于其包含：
一影像感测芯片，其包含一主动表面，及一相对的背面，且该主动表面上具有一主动区域及复数个焊垫；
一透明绝缘体，其是设置于该影像感测芯片主动区域上；
一绝缘层，其是形成于该影像感测芯片主动表面并包覆该影像感测芯片的周围区域，且具有复数个开口，用以曝露出该影像感测芯片的该些焊垫；
一图案化金属层，其是形成于该绝缘层、该些绝缘层开口与该影像感测芯片背面的部分区域，并于该背面形成复数个接点，且该图案化金属层电性连接于该些焊垫；以及
复数个导通孔，是贯穿该绝缘层，且电性连接于该图案化金属层。
10.根据权利要求9所述的半导体芯片封装结构，其特征在于其更包含一上保护层及一下保护层，该上保护层形成于该绝缘层的上表面，并曝露出该透明绝缘体处，而该下保护层则形成于该影像感测芯片背面，并具有至少一开口，用以曝露出该些接点。
11.根据权利要求9所述的半导体芯片封装结构，其特征在于其中该绝缘层与该图案化金属层之间，更包含一应力缓冲层形成于该影像感测芯片背面上，且该应力缓冲层位于该绝缘层下表面的下方，且该图案化金属层并包覆于该应力缓冲层的底面。
12.根据权利要求9所述的半导体芯片封装结构，其特征在于其更包含一间格子置于该影像感测芯片主动表面上，并撑起该透明绝缘体，使其跨设并保持一间距于该影像感测芯片主动区域上。
13.根据权利要求9所述的半导体芯片封装结构，其特征在于其中该绝缘层的一上表面与该透明绝缘体顶面同高。
CN2007101515823A 2007-09-28 2007-09-28 半导体芯片封装制程及其结构 Active CN101131941B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101515823A CN101131941B (zh) 2007-09-28 2007-09-28 半导体芯片封装制程及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101515823A CN101131941B (zh) 2007-09-28 2007-09-28 半导体芯片封装制程及其结构

Publications (2)

Publication Number Publication Date
CN101131941A CN101131941A (zh) 2008-02-27
CN101131941B true CN101131941B (zh) 2010-09-08

Family

ID=39129140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101515823A Active CN101131941B (zh) 2007-09-28 2007-09-28 半导体芯片封装制程及其结构

Country Status (1)

Country Link
CN (1) CN101131941B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855066A (zh) * 2012-11-28 2014-06-11 硕达科技股份有限公司 可保护芯片的影像感应芯片封装方法
CN104659041A (zh) * 2013-11-20 2015-05-27 硕达科技股份有限公司 感应芯片封装方法
WO2017071426A1 (zh) * 2015-10-28 2017-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
US10276536B2 (en) * 2017-04-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
CN110112163A (zh) * 2019-05-17 2019-08-09 积高电子(无锡)有限公司 一种图像传感器封装结构及封装方法
TWI710123B (zh) * 2019-11-27 2020-11-11 恆勁科技股份有限公司 感測裝置之封裝結構以及其製造方法
CN112864030B (zh) * 2021-01-18 2022-08-09 北京师范大学 光电探测芯片的封装方法和封装结构

Also Published As

Publication number Publication date
CN101131941A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
US7790505B2 (en) Semiconductor chip package manufacturing method and structure thereof
CN101131941B (zh) 半导体芯片封装制程及其结构
TWI331388B (en) Package substrate, method of fabricating the same and chip package
US8659151B2 (en) Semiconductor device and manufacturing method thereof
TWI559473B (zh) 半導體邊界保護密封劑
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
TWI446501B (zh) 承載板、半導體封裝件及其製法
TW201110285A (en) Package structure having embedded semiconductor element and method of forming the same
TW200534453A (en) Chip package structure and process for fabricating the same
TWI567894B (zh) 晶片封裝
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2006041532A (ja) 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法
TWI596715B (zh) 半導體封裝件及其製法
TWI645553B (zh) 影像傳感晶片的封裝方法以及封裝結構
KR20010001159A (ko) 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR20170120752A (ko) 반도체 소자 및 그 제조 방법
CN100411123C (zh) 半导体芯片埋入基板的结构及制法
JP2010278138A (ja) 半導体装置及びその製造方法
CN103762202B (zh) 芯片封装方法及封装结构
US20060022316A1 (en) Semiconductor package with flip chip on leadless leadframe
CN103943578B (zh) 铜柱凸点结构及成型方法
CN107230669A (zh) 具有埋入式电路的封装基材
TWI394235B (zh) 封裝基板及其製法
TWI529825B (zh) 半導體結構之製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant