CN101131862B - 一种空间非易失存储器 - Google Patents
一种空间非易失存储器 Download PDFInfo
- Publication number
- CN101131862B CN101131862B CN2007101754913A CN200710175491A CN101131862B CN 101131862 B CN101131862 B CN 101131862B CN 2007101754913 A CN2007101754913 A CN 2007101754913A CN 200710175491 A CN200710175491 A CN 200710175491A CN 101131862 B CN101131862 B CN 101131862B
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- circuit
- control circuit
- single event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
一种空间非易失存储器，包括主存储器、副存储器和内部电源，主存储器与副存储器并联接在CPU接口总线上，主存储器和内部电源均由外部电源供电，副存储器由内部电源供电，设备正常启动工作时，CPU将副存储器中的数据经CPU接口总线读取至主存储器，主存储器负责设备正常工作运行，副存储器作为非易失存储器，自动进行数据写入刷新和恢复控制，当设备非正常掉电，副存储器利用内部电源维持数据写入刷新和恢复控制。本发明解决了抗单粒子锁定和抗单粒子翻转问题，提高了安全性和可靠性，采用低功耗SRAM存储器作为主存储器和副存储器单元，加大了设备容量，缩小了体积，降低了成本，采用内部电源结构，实现了数据冗余存储。
Description
技术领域
本发明涉及一种空间非易失存储器，特别是一种采用SRAM存储器作为低功耗空间非易失存储器，可作为航空、航天空间非易失存储器应用。
背景技术
目前国内外非易失存储器在空间应用主要采用PROM作为存储器，PROM由于体积大、密度低、功耗高，同时价格昂贵，很大程度制约了其在空间的应用；Flash和EEPROM主要作为程序存储器应用在部分实验型航天器上，但该类存储器作为非易失存储器在空间应用没有解决单粒子锁定和单粒子翻转的问题，在空间航天器中应用存在较大风险。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提供一种空间非易失存储器，解决了单粒子锁定和单粒子翻转的问题，提高了安全性和可靠性。
本发明进一步解决的技术问题是：采用低功耗SRAM存储器作为主存储器和副存储器单元，加大了容量，缩小了体积，降低了成本。
本发明进一步解决的技术问题是：采用内部电源结构，实现了数据冗余存储。
本发明采用的技术方案是：一种空间非易失存储器，包括SRAM主存储器、副存储器和内部电源，SRAM主存储器与副存储器并联接在CPU接口总线上，SRAM主存储器和内部电源均由外部电源供电，副存储器由内部电源供电，设备正常工作时，CPU将副存储器中的数据经CPU接口总线读取至SRAM主存储器，SRAM主存储器负责设备的正常工作运行，副存储器作为非易失存储器，自动进行数据写入刷新和恢复控制，当设备非正常掉电时，副存储器利用内部电源维持数据写入刷新和恢复控制。
所述副存储器由隔离器、n路SRAM副存储器单元、n路单粒子锁定和保护开关电路、n选n-1接入控制电路、n-1取n-2电路、写入刷新和恢复控制电路组成，n路单粒子锁定和保护开关电路分别与n路SRAM副存储器单元的输入端和n选n-1接入控制电路连接，每路单粒子锁定和保护开关电路检测与其相连接的SRAM副存储器单元的单粒子锁定和单粒子翻转情况，如果其中一路SRAM副存储器单元发生单粒子锁定和单粒子翻转，单粒子锁定和保护电路关闭该SRAM副存储器单元并将关闭状态信号传送至n选n-1接入控制电路，n选n-1接入控制电路接收到关闭状态信号后读取n-1路未被关闭的SRAM副存储器单元的数据，如果没有发生单粒子锁定和单粒子翻转，则任意读取n-1路SRAM副存储器单元的数据，读取后的数据经n-1取n-2电路比对后将n-2路有效数据传送至写入刷新和恢复控制电路，由写入刷新和恢复控制电路对每个SRAM副存储器单元进行写入刷新和恢复控制工作，同时将比对后的n-2路有效数据经隔离器输出至CPU接口总线上。
所述内部电源包括隔离二极管、充放电控制器和锂离子蓄电池，隔离二极管、充放电控制器顺序电连接，充放电控制器负责锂离子蓄电池的充放电功能，隔离二极管实现内部电源与外部电源隔离，充放电控制器采用先恒流充电、后恒压充电方式。
本发明与现有技术相比的优点在于：
(1)解决了单粒子锁定和单粒子翻转问题，适应了空间环境要求，提高了安全性和可靠性。
(2)采用低功耗SRAM存储器作为主存储器和副存储器单元，加大了容量、缩小了体积、提高了功能密度，降低了成本。
(3)采用内部电源结构，实现了数据冗余存储。
附图说明
图1为本发明最佳实施例的结构框图；
图2为本发明单粒子锁定和保护开关电路工作原理图；
图3为本发明4选3接入控制电路工作原理图；
图4为本发明3取2电路工作原理图；
图5为本发明写入刷新和恢复控制电路工作原理图；
图6为本发明电源控制器工作原理图；
图7为本发明另一实施例的结构框图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
图1示出了最佳的一种空间非易失存储器，该空间非易失存储器由SRAM主存储器、副存储器和内部电源组成。SRAM主存储器与副存储器并联接在CPU接口总线上，SRAM主存储器和内部电源均由外部电源供电，副存储器由内部电源供电，当设备正常工作时，CPU将副存储器中的数据经CPU接口总线读取至SRAM主存储器，SRAM主存储器负责设备的正常工作运行，副存储器作为非易失存储器，自动进行数据写入刷新和恢复控制，当设备非正常掉电时，副存储器利用内部电源实现数据写入刷新和恢复控制。
其中副存储器由隔离器、4路SRAM副存储器单元、4路单粒子锁定和保护开关电路、4选3接入控制电路、3取2电路、写入刷新和恢复控制电路组成。4路单粒子锁定和保护开关电路分别与4路SRAM副存储器单元的输入端和4选3接入控制电路的输入端连接，每路单粒子锁定和保护开关电路检测与其相连接的SRAM副存储器单元的单粒子锁定和单粒子翻转情况，如果其中一路SRAM副存储器单元发生单粒子锁定和单粒子翻转情况，通常只发生一路单粒子锁定和单粒子翻转情况，单粒子锁定和保护电路关闭该SRAM副存储器单元并将关闭状态信号传送至4选3接入控制电路，4选3接入控制电路接收到关闭状态信号后读取3路未被关闭的SRAM副存储器单元的数据，如果没有发生单粒子锁定和单粒子翻转，则任意读取3路SRAM副存储器单元的数据，读取后的数据经3取2电路比对后将2路有效数据传送至写入刷新和恢复控制电路，由写入刷新和恢复控制电路对4路SRAM副存储器单元进行写入刷新和恢复控制工作，同时将比对后的2路有效数据经过隔离器输出至CPU接口总线上。
图1中的内部电源包括隔离二极管、充放电控制器和锂离子蓄电池，隔离二极管、充放电控制器顺序电连接，充放电控制器负责锂离子蓄电池的充放电功能，隔离二极管实现内部电源与外部电源隔离。
如图2所示，单粒子锁定和保护开关电路由电流监视器、开关控制器和状态指示器组成，当与其连接的一路SRAM副存储器单元出现单粒子锁定和单粒子翻转情况，SRAM副存储器内部电流突然升高，电流监视器监视到该电流信号后由开关控制器发出关闭信号将该SRAM副存储器单元断电，同时由状态指示器发出关闭状态信号传送给4选3接入控制电路。
如图3所示，4选3接入控制电路由状态读取电路和数据锁存器组成，数据锁存器与4路SRAM副存储器单元的输出端连接，状态读取电路读取4路单粒子锁定和保护开关电路发出的开关状态信号，状态读取电路根据开关状态信号控制数据锁存器的数据读取，如果4路中某一路SRAM副存储器单元发生单粒子锁定和单粒子翻转情况，通常只有1路发生单粒子锁定和单粒子翻转情况，数据锁存器读取其余3路SRAM副存储器单元的数据，如果没有发生单粒子锁定和单粒子翻转，数据锁存器任意读取3路SRAM副存储器单元的数据并输出至3取2电路。
如图4所示，3取2电路由3取2数据读取电路、数据比对电路和锁存器组成，3取2数据读取电路读取4选3接入控制电路输出的3路SRAM副存储器单元的数据后传送至数据比对电路进行3取2比对，比对过程是将各副存储器单元的同一数据块取出进行比对，如果数据相同，该数据块为有效数据，如果其中一路副存储器单元中的数据块和其它2路副存储器单元的数据块不同，通常只有1路与其它数据块不同，取其它2路副存储器单元数据作为有效数据，比对后的2路有效数据传送至锁存器后经隔离器输出至CPU接口总线供CPU读取，同时将比对后的2路有效数据传送至写入刷新和恢复控制电路。
如图5所示，写入刷新和恢复控制电路由数据读取电路、数据写入电路和数据控制电路组成，数据读取电路读取3取2电路锁存器中的数据，通过数据写入电路和数据控制电路将有效数据写入刷新和恢复控制4路SRAM副存储器单元。非易失存储器正常启动工作时，设定CPU发出控制信号，如高电平信号，读取电路接收到此高电平信号后，控制读取电路允许有效数据传送给主存储器，当数据传输完毕，CPU发送停止传输控制信号，如低电平信号，则副存储器单元的有效数据不传送给主存储器，副存储器自己进行数据写入刷新和恢复控制工作，当设备非正常掉电，副存储器利用内部电源维持数据写入刷新和恢复控制。
如图6所示，内部电源的充放电控制器由采样电路、恒流充电和恒压充电三部分组成，采样电路负责采集蓄电池电压，当蓄电池电压较低时，通过恒流充电，实现快速充电；当电池电压达到饱和电压时，通过恒压冲电，实现慢速充电和电池电压稳定。
图7示出了另一种空间非易失存储器，该空间非易失存储器由SRAM主存储器、副存储器和内部电源组成。SRAM主存储器与副存储器并联接在CPU接口总线上，SRAM主存储器和内部电源均由外部电源供电，副存储器由内部电源供电，当非易失存储器正常工作时，CPU将副存储器中的数据经CPU接口总线读取至SRAM主存储器，SRAM主存储器负责非易失存储器的正常工作运行，副存储器作为非易失存储器，自动进行数据写入刷新和恢复控制，当非易失存储器非正常掉电时，副存储器利用内部电源实现数据写入刷新和恢复控制。
其中副存储器由隔离器、5路SRAM副存储器单元、5路单粒子锁定和保护开关电路、5选4接入控制电路、4取3电路、写入刷新和恢复控制电路组成。5路单粒子锁定和保护开关电路分别与5路SRAM副存储器单元的输入端和5选4接入控制电路的输入端连接，每路单粒子锁定和保护开关电路检测与其相连接的SRAM副存储器单元的单粒子锁定和单粒子翻转情况，如果其中一路SRAM副存储器单元发生单粒子锁定和单粒子翻转情况，通常只发生一路单粒子锁定和单粒子翻转情况，单粒子锁定和保护电路关闭该SRAM副存储器单元并将关闭状态信号传送至5选4接入控制电路，5选4接入控制电路接收到关闭状态信号后读取4路未被关闭的SRAM副存储器单元的数据，如果没有发生单粒子锁定和单粒子翻转，则任意读取4路SRAM副存储器单元的数据，读取后的数据经4取3电路比对后将3路有效数据传送至写入刷新和恢复控制电路，由写入刷新和恢复控制电路对5路SRAM副存储器单元进行写入刷新和恢复控制工作，同时将比对后的3路有效数据经过隔离器输出至CPU接口总线上。
图7中的内部电源包括隔离二极管、充放电控制器和锂离子蓄电池，隔离二极管、充放电控制器与锂离子蓄电池顺序电连接，充放电控制器负责锂离子蓄电池的充放电功能，隔离二极管实现内部电源与外部电源隔离。
上述的5选4接入控制电路与4选3接入控制电路具有相同的工作原理，4取3电路与3取2电路具有相同的工作原理，在此不再赘述。同理，本发明中的副存储器单元还可以采用6路、7路、8路等，其原理与上述叙述的4路和5路的原理和实现方式相似。
上述的具体实施方式所进行的描述仅是用来说明本发明的内容，在不脱离本发明原理的前提下，还可以对本发明的实例做出各种等效的变化和修改，但其变型都将落在本发明权利要求的范围内，因此本发明是广泛的。
Claims (9)
1.一种空间非易失存储器，其特征在于：包括主存储器、副存储器和内部电源，主存储器与副存储器并联接在CPU接口总线上，主存储器和内部电源均由外部电源供电，副存储器由内部电源供电，空间非易失存储器正常工作时，CPU将副存储器中的数据经CPU接口总线读取至主存储器，主存储器负责空间非易失存储器的正常工作运行，副存储器作为非易失存储器，自动进行数据写入刷新和恢复控制，当空间非易失存储器非正常掉电时，副存储器利用内部电源维持数据写入刷新和恢复控制；
所述的副存储器由隔离器、n路副存储器单元、n路单粒子锁定和保护开关电路、n选n-1接入控制电路、n-1取n-2电路、写入刷新和恢复控制电路组成，n路单粒子锁定和保护开关电路分别与n路副存储器单元的输入端和n选n-1接入控制电路的输入端连接，每路单粒子锁定和保护开关电路检测与其相连接的副存储器单元的单粒子锁定和单粒子翻转情况，如果其中一路副存储器单元发生单粒子锁定和单粒子翻转，单粒子锁定和保护电路关闭该副存储器单元并将关闭状态信号传送至n选n-1接入控制电路，n选n-1接入控制电路接收到关闭状态信号后读取n-1路未被关闭的副存储器单元的数据，如果没有发生单粒子锁定和单粒子翻转，则任意读取n-1路副存储器单元的数据，读取后的数据经n-1取n-2电路比对后将n-2路有效数据传送至写入刷新和恢复控制电路，由写入刷新和恢复控制电路对每个副存储器单元进行写入刷新和恢复控制工作，同时将比对后的n-2路有效数据经隔离器输出至CPU接口总线上。
2.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的主存储器为SRAM存储器。
3.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的内部电源包括隔离二极管、充放电控制器和锂离子蓄电池，隔离二极管、充放电控制器顺序电连接，充放电控制器负责锂离子蓄电池的充放电功能，隔离二极管实现内部电源与外部电源隔离，充放电控制器采用先恒流充电、后恒压充电方式。
4.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的副存储器单元为SRAM存储器。
5.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的单粒子锁定和保护开关电路由电流监视器、开关控制器和状态指示器组成，电流监视器将副存储器单元单粒子锁定和单粒子翻转状态信号传送至开关控制器，由开关控制器发出开关信号并通过状态指示器发出开关状态信号。
6.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的n选n-1接入控制电路由状态读取电路和数据锁存器组成，数据锁存器与n路副存储器单元的输出端连接，状态读取电路读取n路单粒子锁定和保护开关电路发出的开关状态信号，状态读取电路根据开关状态信号控制数据锁存器的数据读取，如果其中某一路副存储器单元发生单粒子锁定和单粒子翻转情况，数据锁存器读取正常工作的n-1路副存储器单元的数据，如果没有发生单粒子锁定和单粒子翻转，数据锁存器任意读取n-1路副存储器单元的数据后输出。
7.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的n-1取n-2电路由n-1取n-2数据读取电路、数据比对电路和锁存器组成，n-1取n-2数据读取电路将n选n-1接入控制电路读取的数据传送至数据比对电路进行n-1取n-2比对，比对后的n-2路有效数据传送至锁存器后输出。
8.根据权利要求1所述的一种空间非易失存储器，其特征在于：所述的写入刷新和恢复控制电路由数据读取电路、数据写入电路和数据控制电路组成，数据读取电路读取所述n-1取n-2电路锁存器中的数据，通过数据写入电路和数据控制电路将有效数据写入刷新和恢复控制n个副存储器单元。
9.根据权利要求1或6或7或8所述的一种空间非易失存储器，其特征在于：所述的n大于等于4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101754913A CN101131862B (zh) | 2007-09-29 | 2007-09-29 | 一种空间非易失存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101754913A CN101131862B (zh) | 2007-09-29 | 2007-09-29 | 一种空间非易失存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101131862A CN101131862A (zh) | 2008-02-27 |
| CN101131862B true CN101131862B (zh) | 2011-03-30 |
Family
ID=39129086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101754913A Expired - Fee Related CN101131862B (zh) | 2007-09-29 | 2007-09-29 | 一种空间非易失存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101131862B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176322B (zh) * | 2011-01-28 | 2012-11-21 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种物理空间交错式抗单粒子临近效应的静态存储单元 |
| CN103514939A (zh) * | 2012-06-21 | 2014-01-15 | 苏州工业园区新宏博通讯科技有限公司 | 数据存储电路 |
| CN105302498A (zh) * | 2015-11-24 | 2016-02-03 | 浪潮(北京)电子信息产业有限公司 | 一种存储冗余系统与方法 |
| CN106021169B (zh) * | 2016-05-16 | 2019-01-11 | 中国计量大学 | 一种航天计算机及其非易失存储装置的刷新和升级方法 |
| CN111030668B (zh) * | 2019-12-26 | 2022-04-26 | 中北大学 | 在中低频电路系统中应用的抗电荷共享d锁存器 |
| CN111913469B (zh) * | 2020-07-20 | 2021-07-13 | 北京控制工程研究所 | 一种航天器控制系统在轨稳定运行能力构建方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621744B2 (en) * | 2001-05-09 | 2003-09-16 | Matshushita Electric Industrial Co., Ltd. | Readable semiconductor memory device |
| US6711058B1 (en) * | 1999-06-21 | 2004-03-23 | Sharp Kabushiki Kaisha | Erase method for nonvolatile semiconductor storage device and row decoder circuit for fulfilling the method |
| CN1658330A (zh) * | 2004-02-16 | 2005-08-24 | 松下电器产业株式会社 | 非易失性半导体存储器件 |
-
2007
- 2007-09-29 CN CN2007101754913A patent/CN101131862B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711058B1 (en) * | 1999-06-21 | 2004-03-23 | Sharp Kabushiki Kaisha | Erase method for nonvolatile semiconductor storage device and row decoder circuit for fulfilling the method |
| US6621744B2 (en) * | 2001-05-09 | 2003-09-16 | Matshushita Electric Industrial Co., Ltd. | Readable semiconductor memory device |
| CN1658330A (zh) * | 2004-02-16 | 2005-08-24 | 松下电器产业株式会社 | 非易失性半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101131862A (zh) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101131862B (zh) | 一种空间非易失存储器 | |
| JP6322632B2 (ja) | 不揮発性論理アレイからのカスタマイズ可能なバックアップ及び復元 | |
| CN104881375B (zh) | 存储系统掉电数据保护方法和装置 | |
| US8060767B1 (en) | Ultra low power sleep mode | |
| CN101630293B (zh) | 数据保护方法、掉电保护装置及存储设备 | |
| CN101339802B (zh) | 一种电子硬盘及电子设备 | |
| CN103246280A (zh) | 一种电动汽车诊断系统 | |
| CN212646807U (zh) | 一种低成本低功耗充电枪连接检测电路 | |
| KR102640582B1 (ko) | 스마트 배터리 디바이스 및 전자 디바이스 | |
| CN207819482U (zh) | 一种充放电电路及装置 | |
| CN203713587U (zh) | 车用动力总成及其控制电路 | |
| CN107634577B (zh) | 断电检测控制电路及燃气表 | |
| CN106407048B (zh) | 输入输出通信接口、基于该接口的数据备份和恢复方法 | |
| CN109658958A (zh) | 一种基于电压监测的mram存储器掉电数据保护电路、方法及应用 | |
| CN105577144B (zh) | 一种基于相变存储单元的非易失性触发器电路 | |
| CN107608824A (zh) | 一种非易失性计算装置及其工作方法 | |
| CN109918228A (zh) | 一种数据掉电保持方法及系统 | |
| CN203747497U (zh) | 一种断电备用电源的切换装置 | |
| CN203590038U (zh) | 一种热电池模拟装置 | |
| CN102831931B (zh) | 具有掉电数据保持功能的触发器 | |
| CN203406639U (zh) | 一种太阳能辅助供电装置 | |
| CN219322137U (zh) | 一种嵌入式系统中的意外失电及失电后数据保护维持电路 | |
| CN110824269A (zh) | 一种基于综合电子体制的供配电联试验证系统及方法 | |
| CN222602266U (zh) | 电容放电电路、电子装置 | |
| CN202395500U (zh) | 充电控制电路、耗材芯片及成像系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |