[go: up one dir, main page]

CN101095236A - 用于δ掺杂多层结构的掺杂剂校准的方法 - Google Patents

用于δ掺杂多层结构的掺杂剂校准的方法 Download PDF

Info

Publication number
CN101095236A
CN101095236A CNA2004800448116A CN200480044811A CN101095236A CN 101095236 A CN101095236 A CN 101095236A CN A2004800448116 A CNA2004800448116 A CN A2004800448116A CN 200480044811 A CN200480044811 A CN 200480044811A CN 101095236 A CN101095236 A CN 101095236A
Authority
CN
China
Prior art keywords
delta
doped layers
dopant
doped
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800448116A
Other languages
English (en)
Other versions
CN101095236B (zh
Inventor
P·L·德索扎
C·V·-B·特里布西
M·P·皮尔斯
S·M·兰迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Telecomunicacoes SA
Original Assignee
Ericsson Telecomunicacoes SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telecomunicacoes SA filed Critical Ericsson Telecomunicacoes SA
Publication of CN101095236A publication Critical patent/CN101095236A/zh
Application granted granted Critical
Publication of CN101095236B publication Critical patent/CN101095236B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8171—Doping structures, e.g. doping superlattices or nipi superlattices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

在一种校准方法中，根据δ掺杂层所在的材料的多个体试样来确定S1多层半导体结构中的δ掺杂层的掺杂剂浓度与工艺参数之间的关系。选取S2预期掺杂剂浓度，以及可根据工艺参数与预定掺杂浓度之间的关系来生成S3具有预定掺杂等级的半导体结构。

Description

用于δ掺杂多层结构的掺杂剂校准的方法
技术领域
一般来说，本发明涉及半导体，具体来说，涉及多量子阱结构中的nipi-δ掺杂超点阵的掺杂剂等级的校准。
背景技术
近来对多兆兆位通信的需求需要外部调幅器以低电压工作。III-V族半导体多量子阱(MQW)系统中基于量子限制斯塔克效应(QCSE)的调幅器适合于满足这些技术需求，因而更注视其发展。在高比特率的有效调制的关键要求之一在于，每个施加电压的吸收的变化尽可能大。换言之，斯塔克移位应当被最大化。量子阱越大，则斯塔克移位也越大。但是，增加量子阱宽度会降低用于吸收的振荡器强度。因此，强加折衷。
用于增加斯塔克移位的一个备选方案由Batty和Allsop提出[1]。他们在理论上证明，在其中量子阱为n-δ掺杂而势垒为p-δ掺杂的MQW结构中引入所谓的nipi-δ掺杂超点阵可使斯塔克移位加倍。
δ掺杂是尝试在半导体的外延生长期间在空间上把掺杂剂杂质限制在一个或几个原子层的掺杂技术。δ掺杂超点阵的基本概念是在实际空间中创建周期带边调制，而无需半导体的化学成分的变化。存在创建带边调制的若干可能的层方案。一个实例是nipi-δ掺杂超点阵，它包括通过本征层分隔的一系列交替的n型和p型δ掺杂层。这种类型的超点阵引起MQW结构中的锯齿形电势分布。δ掺杂层间隔相同距离，在其中，如果掺杂平面之间的势垒足够小，则相互作用在相邻δ掺杂层的电子波函数之间是可能的。
如果nipi-MQW结构将用于调幅器中，则应当满足某些要求。nipi-δ掺杂超点阵的存在不应当在禁隙中引入能级，否则，在器件的“接通”状态，光可被吸收，由此急剧增加插入损耗。对于其中MQW结构形成器件的有源区的应用，关键在于，净掺杂对应于未掺杂结构，使得所施加电场均匀地分布于整个MQW区域。因此，平衡δ层中的电子和空穴浓度是必要的。但是，n型掺杂等级与p型掺杂等级之间的所需平衡的实现因存在其总数取决于量子阱掺杂浓度的界面空穴陷阱而不是不重要的。
先有技术半导体调幅器适用于2.5或10GHz。为了达到更高的频率(采用较低的交流电压)，重要的是斯塔克移位以及因而得到的吸收的变化较大。
发明内容
本发明的一个目的是实现多层半导体结构中的δ掺杂层的掺杂剂等级的校准。
本发明的一个具体目的是实现多量子阱结构中的nipi-δ掺杂超点阵的掺杂剂等级的校准。
本发明的另一个具体目的是实现包含具有n掺杂剂和p掺杂剂的平衡浓度的nipi-δ掺杂超点阵的多量子阱结构。
又一个具体目的是实现改进的光调幅器。
另一个具体目的是实现具有改进的斯塔克移位的调幅器。
这些及其它目的根据所附权利要求来实现。
简言之，本发明包括通过在δ掺杂层所在的材料的多个体试样中引入对应的δ掺杂层来校准多层半导体结构中的δ掺杂层的掺杂剂浓度，其中，体试样中的δ掺杂层具有与预期多层半导体结构中的δ掺杂层的周期性对应的周期性。根据体试样，确定用于实现预定掺杂浓度的工艺参数，以及具有预定掺杂等级的半导体结构可根据工艺参数与预定掺杂浓度之间的关系来生成。
具体来说，本发明包括根据具有对应的n型δ掺杂层的量子阱材料的体试样以及具有对应的p型δ掺杂层的势垒材料的体试样来校准具有nipi-δ掺杂超点阵的MQW结构中的n型和p型δ掺杂层，由此确定工艺参数与掺杂剂等级之间的关系。随后，具有预定掺杂剂等级的MQW结构可根据所确定关系来生成。
本发明的优点包括：
多层半导体结构中的δ掺杂层的掺杂剂等级的改进校准。
改进的调幅器。
具有增强的斯塔克效应的MQW结构。
具有平衡的掺杂剂等级的MQW结构。
附图说明
通过参照以下结合附图进行的说明，可以最好地理解本发明以及其它目的和优点，附图中：
图1是根据本发明的方法的一个实施例的流程图；
图2是具有δ掺杂层的多层半导体结构的一个实施例的示意图解；
图3是根据本发明、具有δ掺杂层的体试样的一个实施例的示意图解；
图4是根据本发明的方法的另一个实施例的示意流程图；
图5是根据本发明、具有δ掺杂层的多层半导体结构的一个具体实施例的示意图解；
图6是根据本发明、具有δ掺杂层的体试样的一个具体实施例的示意图解；
图7是图6的体试样的校准曲线；
图8是根据本发明、具有δ掺杂层的校准体试样的另一个具体实施例的示意图解；
图9是图8的体试样的校准曲线；
图10是先有技术与根据本发明的实施例之间的光电流的比较；
图11是先有技术与根据图10的实施例之间的斯塔克效应的另一个比较。
具体实施方式
本发明人认识到的先有技术存在的问题之一是在速度和转发器之间的距离两个方面为了光通信系统中的调幅器的改进性能而优化多层半导体结构。在先有技术中提出了不同的结构来改进这类器件的性能，其中包括引入δ掺杂超点阵。
为了获得较大的斯塔克移位，如Batty和Allsopp[1]所预测的那样，nipi-δ掺杂超点阵应当被引入多量子阱结构(MQW)中。但是，n掺杂等级和p掺杂等级应当尽可能接近，因为调幅器结构的MQW区域应当基本上是本征的，否则，残留电场将会出现，并阻止观测斯塔克移位。残留电场因留下的电离电荷而出现，因为掺杂杂质丢失其额外载流子到导带和价带，在其中，它们将表现为自由移动载流子。因此，这些电离杂质的浓度实际上应当被平衡。
将在包括nipi-δ掺杂超点阵的多量子阱结构的上下文中描述本发明。在这种情况中，量子阱各包括具有中心设置的Si的n-δ掺杂层的GaAs，以及势垒各包括具有中心设置的C的p-δ掺杂层的AlGaAs。但是，本发明不限于这种类型的结构，而是可对于具有δ掺杂层的任何多层半导体结构来实现；优选地，材料在III-V族化合物中选取。
但是，本发明不限于实现均衡数量的掺杂剂的问题，而是同样适用于其中需要预定数量的掺杂剂(n型和/或p型)的情况。
根据本发明，本发明人已经证明，斯塔克移位通过引入δ掺杂超点阵而基本上加倍(观测到1.8的提高)，这意味着器件的对比率的改进。原则上，这意味着可达到更高的频率。另外，所得到的啁啾声更接近0，意味着可达到更长的距离。
以前没有得到这些结果的原因是因为对于观测该效应需要掺杂等级的全面校准。由于在器件的本征区域中存在交替的n和p掺杂层，所以这个区域中的总电荷应当相加为零，换言之，n应当等于p，这并不容易实现。为了实现该方面，应当校准区域中的固定电荷浓度而不是像先有技术中通常进行的那样校准自由载流子浓度。
掺杂等级的校准存在的问题是，按照先有技术的典型方法是校准仅具有n-δ掺杂量子阱的MQW结构的自由电子以及仅具有p-δ掺杂势垒的MQW结构的自由空穴的浓度。采用这种校准，原则上可生长在阱(n型)中以及在势垒(p型)中具有相同掺杂等级的MQW结构，由此得到基本上本征的结构。但是，本发明人认识到[2]，空穴和电子可在未对自由载流子的测量造成影响的界面中俘获。但是，释放电荷载流子的杂质保持为电离，并且将构成残留电场。因此，校准MQW结构中的掺杂等级不是其最佳方式。这个论述在[3]中更详细地提供。
需要掺杂平衡来观测对于具有包含nipi-δ掺杂超点阵的GaAs/AlGaAs的多量子阱结构的样本的斯塔克效应的增强。采用Si杂质的“平面”在中心对GaAs量子阱掺杂，产生n型的层。
杂质在大约1纳米的宽度中分布。还采用C杂质的“平面”在中心对AlGaAs内部势垒掺杂，产生p型的层。杂质Si和C以室温电离，意味着它们丢失电子或空穴，并且分别保持带正电荷和带负电荷。因此，固定负电荷的平面和固定正电荷的平面被引入具有nipi-δ掺杂超点阵的量子阱和势垒。固定正电荷的浓度应当等于或者尽可能接近固定负电荷的浓度。
另外，按照先有技术，为了校准这些电荷浓度，最初采用霍耳效应测量对于在量子阱和未掺杂势垒的中心包含Siδ掺杂层的GaAs/AlGaAs MQW结构的样本测量自由电子的浓度，假定自由电子浓度与电离Si原子的浓度相同。这意味着，各Si杂质产生自由电子并变成电离施主。通过具有不同掺杂等级的样本集合，确定预期自由电子浓度的生长条件。
按照先有技术，相同的程序用于采用C掺杂的AlGaAs。对于在势垒和未掺杂量子阱的中心包含Cδ掺杂层的GaAs/AlGaAs多量子阱的样本来确定采用霍耳效应测量的自由空穴的浓度。这意味着，各C杂质产生自由空穴并变成电离受主。通过具有不同掺杂等级的样本的集合，确定用于相同的预期自由空穴浓度的生长条件。通过这些已知的生长条件，应当能够生长具有包含完全相同的电子和空穴浓度的Siδ掺杂GaAs量子阱和Cδ掺杂AlGaAs势垒的GaAs/AlGaAs多量子阱。注意，外部势垒应当具有内部势垒的掺杂的浓度的一半。但是，如果存在界面陷阱或其它任何种类的自由载流子陷阱，则自由电荷的浓度将小于电离杂质的浓度，以及自由电荷的平衡将不会对应于固定电荷的平衡。
本发明人认识到，大多数所俘获自由载流子处于界面状态、即量子阱层与势垒层之间的界面。因此，决定尝试另一种校准方法，其中，界面的影响受到限制并且可能消除。
参照图1描述根据本发明的方法的一个基本实施例。
因此，本发明的基本实施例包括根据δ掺杂层所在的层的材料的基本上同质成分的体试样来校准在多层半导体结构中的至少两个位于中心的δ掺杂层的δ掺杂等级。生成所述材料的一系列体试样，其中试样包括δ掺杂层。试样采用不同工艺参数来生成，由此改变掺杂剂的浓度。因此，确定S1工艺参数、即掺杂剂通量与掺杂剂浓度之间的关系。然后，选取S2多层半导体结构的δ掺杂层的预期掺杂剂浓度。最后，根据所选掺杂剂浓度以及掺杂剂浓度与工艺参数之间的已确定关系来生成S3具有所包含的δ掺杂层的多层半导体结构。
图2说明根据上述方法生成的这样一种多层半导体结构。该结构包括不同材料A、B的交替层。另外，δ掺杂层α居中设置在层A的一部分中。相应的δ掺杂层之间的距离为Dα。
图3说明为了校准图2的多层结构的掺杂剂等级生成的多个体试样其中之一。体试样中的每个包括δ掺杂层α所在的多层结构的层的材料，在这种情况中为材料A。另外，体试样包括具有与预期多层结构对应的周期性或距离Dα的δ掺杂层。
术语“对应的”用于以下含义：体试样中的δ掺杂层的周期性或距离具有与多层结构中的δ掺杂层的周期性相同的数量级。
以上所述的实施例实现δ掺杂层α的掺杂等级的精确校准。但是，为了解决实现斯塔克效应的问题，必须在多层结构中的大多数层中加入δ掺杂层。如背景部分所述，所需的是具有nipi-δ掺杂超点阵的MQW结构。下面描述这种结构的一个实施例。
下面参照图4描述根据本发明的方法的另一个具体实施例。
参照图4，根据本发明的方法的实施例相当于图1的实施例，但有几个例外情况。基本上，根据这个实施例，执行两个确定步骤S10、S11而不是一个步骤。因此，这两个系列分别实现工艺参数与n型掺杂剂浓度之间的关系的确定S10以及工艺参数与p型掺杂剂浓度之间的关系的确定S11。选择n型掺杂剂和p型掺杂剂的预期浓度S20、S21。最后，根据已确定关系和所选浓度来生成多层结构。
根据这个实施例的另一个具体方法，参照图5，在其中校准掺杂剂等级的结构包括具有交替的n型和p型δ掺杂层的δ掺杂超点阵的多量子阱结构。基本上，在这个实施例中，在体材料而不是在MQW结构中校准n掺杂和p掺杂等级。在这种情况中没有界面，并且自由电荷基本上等于电离杂质浓度。因此，校准量子阱材料、如GaAs中的n掺杂以及势垒材料、如AlGaAs中的p掺杂，能够达到最终的MQW结构中的电离施主与受主之间好得多的平衡。任何剩余的自由载流子可通过施加直流预偏置从MQW区域中清除。
图5的结构还包含不是组成MQW有源区的一部分的层。这些不是对本发明的限制，目的只是在于以完整清晰的方式来描述本发明。技术领域的技术人员非常清楚，MQW结构可被多个不同的层围绕。另外，大家非常清楚，层的实际数量可能改变，而没有改变本发明的范围。
参照图4和图6，根据该实施例，具有Si杂质(不同的硅烷通量)的δ掺杂平面的一系列GaAs体样本(没有量子阱或势垒)采用与多量子阱结构相同的周期来生长，并测量自由电子浓度。在没有界面的情况中，可能存在的更少载流子被俘获。在这种情况中，自由电子浓度更为接近电离Si原子的浓度。对于采用不同的Si浓度来生长的样本集合，能够确定S10生长条件或工艺参数，以便获得某种自由电子浓度或固定负电荷浓度(Si离子)。
工艺参数、例如SiH4通量与掺杂剂浓度(如霍耳测量所表示)之间的关系通过图7的校准曲线来说明，但不受其限制。
参照图4和图8，相同的程序用于校准p型材料。相应地，具有C杂质(不同的CBr4通量)的平面的一系列体AlGaAs样本(没有量子阱或势垒)采用与多量子阱结构相同的周期来生长，并测量自由空穴浓度。在没有界面的情况中，可能存在的更少载流子被俘获。在这种情况中，自由空穴浓度更为接近电离C原子的浓度。对于采用不同的C浓度来生长的样本集合，能够确定生长条件或工艺参数S11，以便获得某种预定自由空穴浓度或固定正电荷浓度(C离子)。
工艺参数、例如CBR4通量与掺杂剂浓度(如霍耳测量所表示)之间的关系通过图9的校准曲线来说明，但不受其限制。
再来参照图4和图5，采用当时已知的生长条件来获得p掺杂和n掺杂的特定S20、S21正和负固定电荷浓度，多量子阱结构被生长S30，其中包含nipi-δ掺杂超点阵。在这个结构中，固定正和负电荷浓度基本上相等，意味着总固定电荷浓度基本上为零，因为它应当避免存在残留电场。这两个外部势垒通常具有内部势垒的电荷浓度的一半。注意，自由电荷浓度不为零，因为自由电子和自由空穴浓度不相等，自由载流子的一小部分被俘获，并且对于电子与对于空穴肯定不是相同的部分。这不成问题，因为过剩的自由载流子浓度通过使用外部施加直流电场从多量子阱区域中清除。
虽然实施例被描述为具有相等或平衡数量的掺杂剂，但是，如果另外某种应用需要的话，则同样能够生成具有不相等掺杂剂等级的多层结构。
仅对于使用了这种校准方法的样本，能够观测到斯塔克移位。
图10说明包含nipi-δ掺杂超点阵(DMQW)的样本以及参考样本(相同的多量子阱结构但没有掺杂层)的光电流谱。随着反向电压增加，曲线移位到较低的能量。这种移位是所谓的斯塔克移位，它在获得掺杂的良好平衡时对于DMQW可观测到。否则，不可能观测到移位。
图11的数据取自图10，并且它表示斯塔克移位，朝较低能量的吸收的移位，作为对于包含nipi-δ掺杂超点阵的结构以及对于参考样本所施加的反向电场的函数。
这是第一次得到电荷的良好平衡以及报告这种类型的结构的斯塔克移位。此外，已经表明，这些结构具有0与-1之间的啁啾声，比可能达到5以上的值的未掺杂结构更为便利。最近，通过更仔细的掺杂控制，已经获得的结果表明，斯塔克移位基本上是未掺杂结构的两倍，如最初由Batty和Allsopp所预测的[1]。
本领域的技术人员会理解，可对本发明进行各种修改和变更，而没有背离由所附权利要求定义的本发明的范围。
参考文献
[1]Batty和D.W.E.Allsopp：Electron.Lett.，29，2066(1993)。
[2]C.V.-B.Tribuzy、S.M.Lansi、M.P.Pires、R.Butendeich、P.L.Souza：调幅的nipi-δ掺杂超点阵，Braz.J.Phys.v.32.n.2a，2002年6月。
[3]C.V.-B.Tribuzy、P.L.Souza、S.M.Landi、M.P.Pires、R.Butendeich：多量子阱中的δ掺杂超点阵，Physica E，11，第261-267页，2001年。

Claims (21)

1.一种用于为多层半导体结构中包含的至少两个δ掺杂层校准掺杂等级的方法，其特征在于：
根据具有对应的至少两个δ掺杂层的多个体试样为所述至少两个δ掺杂层确定(S1)工艺参数与掺杂等级之间的关系，其中所述体试样具有同质成分；
为所述多层结构中的所述至少两个δ掺杂层选择(S2)预定掺杂等级；以及
至少根据所选的预定掺杂等级以及所述工艺参数与掺杂等级之间的已确定关系，生成(S3)所述多层结构和所述至少两个δ掺杂层。
2.如权利要求1所述的方法，其特征在于，确定(S1)所述工艺参数与掺杂等级之间的关系包括：
采用不同的工艺参数生成所述多个体试样，由此改变所述至少两个δ掺杂层的掺杂等级。
3.如权利要求1所述的方法，其特征在于，所述半导体结构包括至少两个n型δ掺杂层和至少两个p型δ掺杂层；以及
所述确定步骤包括：
根据具有对应的n型δ掺杂层的第一系列的多个体试样，为所述至少两个n型δ掺杂层确定(S10)所述工艺参数与掺杂等级之间的关系，其中所述体试样具有同质成分；
根据具有对应的p型δ掺杂层的第二系列的多个体试样，为所述至少两个p型δ掺杂层确定(S11)所述工艺参数与掺杂等级之间的关系，其中所述体试样具有同质成分；以及
所述选择步骤包括：
为所述多层结构中的所述至少两个n型δ掺杂层和所述至少两个p型δ掺杂层选择(S20，S21)预定掺杂等级，以及
所述生成步骤包括：
至少根据所选的预定掺杂等级以及所述工艺参数与相应掺杂等级之间的已确定关系，生成(S30)具有所述至少两个n型δ掺杂层以及具有所述至少两个p型δ掺杂层的所述多层结构。
4.如权利要求3所述的方法，其特征在于，为所述n型δ掺杂层和所述p型δ掺杂层确定(S10，S11)所述工艺参数与掺杂等级之间的关系包括：
采用不同的工艺参数生成所述第一系列和第二系列的多个体试样，由此改变所述至少两个n型δ掺杂层和所述至少两个p型δ掺杂层的掺杂等级。
5.如权利要求1所述的方法，其特征在于，所述多层半导体结构包括具有量子阱材料和势垒材料的交替层的多量子阱结构。
6.如权利要求1所述的方法，其特征在于，所述体试样的所述δ掺杂层具有与所述多层半导体结构中的对应层相同的周期性。
7.如权利要求5所述的方法，其特征在于，所述势垒材料的体试样中的p掺杂剂层具有与所述多量子阱结构中的p掺杂剂层对应的周期性。
8.如权利要求5或7所述的方法，其特征在于，所述阱材料的体试样中的n掺杂层具有与所述多量子阱结构中的n掺杂层对应的周期性。
9.如权利要求5所述的方法，其特征在于，所述量子阱材料为GaAs。
10.如权利要求5所述的方法，其特征在于，所述n掺杂剂包括Si。
11.如权利要求5所述的方法，其特征在于，所述势垒材料为AlGaAs。
12.如权利要求5所述的方法，其特征在于，所述p掺杂剂为C。
13.如权利要求5所述的方法，其特征在于，所述量子阱材料和所述势垒材料从III-V族化合物中选取。
14.如权利要求3-13中的任一项所述的方法，其特征在于，选择所述n掺杂剂和所述p掺杂剂的相等预定浓度。
15.如权利要求1所述的方法，其特征在于，所述工艺参数包括掺杂剂通量。
16.如权利要求1所述的方法，其特征在于，所述关系由校准曲线表示。
17.如权利要求1所述的方法，其特征在于，所述校准曲线表示自由载流子浓度与所述掺杂剂通量之间的关系。
18.一种用于生成包括至少两个δ掺杂层的多层半导体结构的方法，其特征在于：
根据具有对应的至少两个δ掺杂层的多个体试样，为所述至少两个δ掺杂层确定(S1)工艺参数与掺杂等级之间的关系，其中所述体试样具有同质成分；
为所述多层结构中的所述至少两个δ掺杂层选择(S2)预定掺杂等级；以及
至少根据所选的预定掺杂等级以及所述工艺参数与掺杂等级之间的已确定关系，生成(S3)所述多层结构和所述至少两个δ掺杂层。
19.如权利要求18所述的方法，其特征在于，确定(S1)所述工艺参数与掺杂等级之间的关系包括：
采用不同的工艺参数生成所述多个体试样，由此改变所述至少两个δ掺杂层的掺杂等级。
20.一种多层半导体结构，包括至少两个δ掺杂层，其特征在于，所述至少两个δ掺杂层的掺杂剂等级根据权利要求1-19其中之一的方法来校准。
21.一种多量子阱结构，包括nipi-δ掺杂超点阵，其特征在于，至少两个δ掺杂层的掺杂剂等级根据权利要求1-19其中之一的方法来校准。
CN2004800448116A 2004-11-11 2004-11-11 用于δ掺杂多层结构的掺杂剂校准的方法 Expired - Fee Related CN101095236B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/BR2004/000222 WO2006050590A1 (en) 2004-11-11 2004-11-11 Method for dopant calibration of delta doped multilayered structure

Publications (2)

Publication Number Publication Date
CN101095236A true CN101095236A (zh) 2007-12-26
CN101095236B CN101095236B (zh) 2011-10-26

Family

ID=35311883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800448116A Expired - Fee Related CN101095236B (zh) 2004-11-11 2004-11-11 用于δ掺杂多层结构的掺杂剂校准的方法

Country Status (7)

Country Link
US (1) US7723758B2 (zh)
EP (1) EP1815524B1 (zh)
JP (1) JP5015786B2 (zh)
CN (1) CN101095236B (zh)
BR (1) BRPI0419177A (zh)
TW (1) TWI383496B (zh)
WO (1) WO2006050590A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881784A (zh) * 2011-07-14 2013-01-16 比亚迪股份有限公司 Cδ掺杂的p型GaN/AlGaN结构、LED外延片结构及制备方法
CN108493284A (zh) * 2018-05-03 2018-09-04 扬州乾照光电有限公司 一种晶格失配的多结太阳能电池及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713803B2 (en) * 2007-03-29 2010-05-11 Intel Corporation Mechanism for forming a remote delta doping layer of a quantum well structure
US10134948B2 (en) * 2011-02-25 2018-11-20 Sensor Electronic Technology, Inc. Light emitting diode with polarization control
US9236444B2 (en) 2013-05-03 2016-01-12 Samsung Electronics Co., Ltd. Methods of fabricating quantum well field effect transistors having multiple delta doped layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9815573D0 (en) * 1998-07-18 1998-09-16 Secr Defence Electro-optic semiconductor devices and methods for making the same
US6240114B1 (en) * 1998-08-07 2001-05-29 Agere Systems Optoelectronics Guardian Corp. Multi-quantum well lasers with selectively doped barriers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881784A (zh) * 2011-07-14 2013-01-16 比亚迪股份有限公司 Cδ掺杂的p型GaN/AlGaN结构、LED外延片结构及制备方法
CN102881784B (zh) * 2011-07-14 2016-02-03 比亚迪股份有限公司 Cδ掺杂的p型GaN/AlGaN结构、LED外延片结构及制备方法
CN108493284A (zh) * 2018-05-03 2018-09-04 扬州乾照光电有限公司 一种晶格失配的多结太阳能电池及其制作方法

Also Published As

Publication number Publication date
TWI383496B (zh) 2013-01-21
EP1815524B1 (en) 2014-05-21
BRPI0419177A (pt) 2007-12-18
WO2006050590A1 (en) 2006-05-18
TW200633205A (en) 2006-09-16
US7723758B2 (en) 2010-05-25
CN101095236B (zh) 2011-10-26
EP1815524A1 (en) 2007-08-08
JP5015786B2 (ja) 2012-08-29
US20080296556A1 (en) 2008-12-04
JP2008520090A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
US10355151B2 (en) CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10461118B2 (en) Method for making CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
CN113228294B (zh) 制造具有减小的接触电阻的半导体器件的方法
US10468245B2 (en) Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US7700447B2 (en) Method for making a semiconductor device comprising a lattice matching layer
EP3072158B1 (en) Vertical semiconductor devices including superlattice punch through stop layer
DE69636110T2 (de) Halbleitervorrichtung mit einem Miniband
CN101194364A (zh) 包括超晶格和相邻的具有限定半导体结的掺杂区的半导体层的半导体器件
CN101189727A (zh) 包括具有限定半导体结的区域的超晶格的半导体器件
Demmerle et al. Tunneling spectroscopy in barrier-separated two-dimensional electron-gas systems
Osboum et al. Principles and applications of semiconductor strained-layer superlattices
CN101095236A (zh) 用于δ掺杂多层结构的掺杂剂校准的方法
Moore et al. Miniband dispersion in (In, Ga) As-GaAs strained-layer superlattices
Menendez et al. Light scattering determinations of band offsets in semiconductor heterostructures
Gail et al. Room‐temperature photoluminescence of Ge m Si n Ge m structures
Cho et al. Determination of the pyroelectric coefficient in strained InGaAs/GaAs quantum wells grown on (111) B GaAs substrates
Rodrigues et al. Inter‐and Intraband Transitions in Cubic Nitride Quantum Wells
EP3756212B1 (en) Semiconductor device and method including compound semiconductor materials and an impurity and point defect blocking superlattice
Lee et al. Epitaxial II-VI semiconductor quantum structures involving dilute magnetic semiconductors
EP0841704A1 (en) Semiconductor transistor device and method of manufacturing the same
Wilson et al. Electron transport anisotropies in pseudomorphic InGaAs channel materials and their structural origin
Abstreiter et al. Silicon-Germanium Superlattices
Gwinn et al. Quantum hall effect in wide parabolic GaAs/AlxGa1− xAs wells
Blue et al. Effect of well width variation on type-I/type-II photoluminescence in GaAs/AlAs single quantum wells
Royo et al. Shallow strained In x Ga 1− x As/In y Ga 1− y As superlattices embedded in p-i-n diodes: Structural properties and optical response

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111026

Termination date: 20161111

CF01 Termination of patent right due to non-payment of annual fee