CN101091253A - 半导体存储器及其制造方法 - Google Patents

Abstract

本发明为一种半导体存储器，其具有：半导体衬底100；以及第1及第2源极区域104、109，是形成于半导体衬底100内，且分别延伸于互相正交的第1及第2方向。第1及第2源极区域是分别是扩散区域，且于交差的部分是电性连接。此外，半导体存储器具有：位线108，延伸在与第2源极区域109相同方向；以及源极线115，形成于第2源极区域109上；并且，源极线115和第2源极区域109间的接触部，与位线108和形成于半导体衬底100内的漏极区域间的接触部，是被配置成直线状。

Description

半导体存储器及其制造方法

技术领域

本发明是有关于半导体存储器，详而言之，是有关于可使非挥发性半导体存储装置的构造简略化及制程简易化的技术。

背景技术

为半导体存储器之一的闪存(flash memory)是一种可以进行电性覆写的ROM(Read Only Memory，只读存储器)，乃一种被广泛使用于行动电话、数字相机(digital still camera)或通讯网路机器等的非挥发性半导体存储装置。闪存可大略分为NOR(反或)型与NAND(反及)型，其中的NOR型闪存一般而言具有可随机存取(random access)且读取速度比NAND型闪存更快速的优点，而为了更加改善其特性，已提案各种有关于配置于其存储器单元阵列(memory cell array)内的配线构造(例如参照专利文献1)。

第1图为用以说明习知NOR型闪存的构成例的概略图，第1图(a)为该闪存的部分区域的俯视图，第1图(b)为沿着第1图(a)的A-A’线的剖面图，第1图(c)是用以说明源极接触部附近的栅极线的情形的图。

参照第1图(b)，于硅半导体衬底10的主面上形成有在纵方向(Y方向)延伸的多数个扩散区域(活性区域)18。第1图(a)及第1图(c)则示意有扩散区域18。这些扩散区域18于横方向(X方向)相离地配置着。于各扩散区域18周期性的形成有漏极区域11。此外，在以参考编号18表示的部分，尚示有以将铝等金属图案化的配线层所形成的位线(bitline)。位线18是通过漏极接触部15而电性连接至漏极区域11。

在半导体衬底10上形成有于横方向(X方向)延伸的多条字线(栅极线)17。字线(word line)17是含有栅极电极13。在栅极电极13之下形成有：浮栅极(floating gate)20，形成在已形成于半导体衬底10上的隧道氧化膜上；绝缘膜ONO(oxide-nitride-oxide；氧化物-氮化物-氧化物)21，是形成于前述浮栅极20上。栅极电极13是形成于绝缘膜ONO21上。

在纵方向相邻的字线17之间，形成有于横方向延伸的源极区域14。如第1图(b)所示，源极区域14是由已形成于半导体衬底10表面的扩散区域12所形成。因源极区域12是被设定于基准电位Vss(例如接地)，故亦称为Vss线。每隔多条(例如8条或16条)位线18形成有于半导体衬底10的纵方向延伸的源极线19。源极线19是将铝等金属图案化后所成的配线层。源极线19是通过源极接触部16而电性连接至源极区域14。

专利文献1：日本特开2002-100689号公报

发明内容

(发明所欲解决的课题)

然而，在如第1图所示的习知构造的NOR型闪存中存有以下的问题。

第1，为了充分确保设置源极接触部16所需要的空间，有需要使栅极线17在源极接触部16附近弯曲而形成。

第2，为了确保源极接触部16形成用的空间，会使从俯视图(第1图(a))所见的漏极接触部15与源极接触部16在几何学上的排列不同。在将这些接触部15、16的Y方向的周期设为L时，会变成源极接触部16与漏极接触部15偏移达1/2周期(L/2)。

第3，如第1图(c)所示，若将连接漏极接触部15的配线层18相互间的间隔C、和连接源极接触部16的配线层19与连接漏极接触部15的配线层18之间的间隔D进行比较，则会得出C＜D，而在源极接触部16的附近区域会有比较广的不工作区(dead space)。

第4，可能会有源极接触部16的径d1和与其邻接的漏极接触部15’的径d₂及其它的漏极接触部15的径d₃各自不同(d₁＞d₃＞d₂)，且其形状也不同的情况。因此，有需要取得关于这些接触部的各个的OPC(Optimum Writer Power Control，最佳写入功率控制)资料。

本发明是有鉴于上述问题而研创发明者，其目的为实现半导体存储器的构造简略化与制程简易化。

(解决课题的手段)

本发明为一种半导体存储器，其具有：半导体衬底；以及第1及第2源极区域，是形成于该半导体衬底内，且分别延伸于互相正交的第1及第2方向。由于将半导体衬底的表面部分形成为在纵横方向延伸的源极区域，故在源极接触部的形成时即产生自由度，而可实现半导体存储器的构造简略化与制程简易化。

于前述半导体存储器中，较佳是构成为前述第1及第2源极区域分别是扩散区域，且于交差的部分是电性连接。此外，较佳是前述第1及第2源极区域是分别具有直线状的区域。此外，前述半导体存储器具有：漏极区域，形成于前述半导体衬底内；位线，延伸在与前述第2源极区域相同方向；以及源极线，形成于前述第2源极区域上；并且，前述源极线和前述第2源极区域间的接触部，与前述位线和形成于前述半导体衬底内的漏极区域间的接触部，较佳是构成为被配置成直线状。此外，较佳为前述第2源极区域的两侧是配置有前述位线。较佳为前述源极线和与前述源极线邻接的前述位线之间的距离，是比相邻的位线间的距离更小。此外，较佳为前述半导体存储器是构成为具有延伸于与前述第1源极区域相同方向的直线状字线，且前述第1源极区域是被配置于相邻接的字线间。此外，前述字线可构成为含有形成于前述半导体衬底上的栅极电极。此外，前述第1及第2源极区域为分别以不同的扩散步骤所形成的扩散区域。并且，前述半导体存储器是例如为具有浮栅极的NOR型闪存。

本发明尚包含半导体存储器的制造方法，该半导体存储器的制造方法是具有：在半导体衬底内形成于第1方向延伸的第1源极区域的步骤；以及形成在与前述第1方向正交的第2方向上延伸的第2源极区域的步骤。于该制造方法中，较佳为含有于形成前述第2源极区域之后，形成浮栅极与栅极电极的步骤。

(发明效果)

本发明是提供一种通过以纵横(视衬底表面为XY平面时的X方向与Y方向)延伸的2条扩散区域来形成源极线，故能消除栅极线(字线)的弯曲部，且使半导体存储装置的构成简略化与制程简易化的技术。

附图说明

第1图为用以说明以往的NOR型闪存的构成的概略图，(a)为该闪存的部分区域的俯视图，(b)为沿着(a)中的A-A’线的剖面图，(c)为用以说明源极接触部附近的栅极线的情形的图。

第2图为用以说明本发明的NOR型闪存的构成的概略图，(a)为该闪存的部分区域的俯视图，(b)为沿着(a)中的B-B’线的剖面图，(c)为用以说明源极接触部附近的栅极线的情形的图。

第3图为用以说明本发明的闪存的制造程序的图，其是图标有从形成STI(Shallow Trench Isolation)起至形成纵方向的源极线和浮栅极为止的各程序。

第4图为用以说明本发明的闪存的制造程序的图，其图标有从形成栅极起至形成横方向的源极线为止的各程序。

第5图为用以说明本发明的闪存的制造程序的图，其图标有从形成接触部起至形成配线层为止的各程序。

第6图为用以说明本发明的闪存的制造程序的流程图。

符号说明

10        半导体衬底

11        漏极区域

12        扩散区域

13        栅极电极

14        源极区域

16        源极接触部

17、107   字线(栅极线)

106       源极接触部

108       位线

112       层

114       层间绝缘膜

115       金属配线

104、109  源极线

105、105′漏极接触部

110       绝缘物

111、113   光阻剂

121        绝缘膜ONO

15、15′   漏极接触部

18、19     配线层

20、120    浮栅极

具体实施形态

以下参照图式针对用以实施本发明的形态进行说明。

(第1实施例)

本发明是以扩散区域形成前述以往构成的第2源极线(配线层)。亦即，在本发明的半导体存储器中通过设置在纵方向与横方向延伸的2个扩散区域，可不将栅极线(字线)弯曲的进行形成。

第2图为用以说明本发明的半导体存储装置的构成例的图，其中使半导体存储装置为NOR型闪存。第2图(a)为该闪存的部分区域的俯视图，第2图(b)是沿着第2图(a)中的B-B’线的剖面图，第2图(c)为用以说明源极接触部附近的栅线的情形的图。又，第1图(b)所示的A-A’线剖面图，于本实施例也是相同的。

参照第2图(b)，于硅的半导体衬底100的主面上，形成有于纵方向(Y方向)延伸的扩散区域(活性区域)102。该扩散区域102为源极区域(第2源极区域)，构成源极线109。该源极线109是将前述以金属配线层所形成的19予以置换者。源极线109是每隔多条(例如8条或16条)位线108而设置。源极线109是与以于X方向延伸的扩散区域(第1源极区域)所形成的源极线104交差。亦即，源极线109的扩散区域102与横方向源极线104的扩散区域(相当于第1图(b)的扩散区域12)是交差。在该交差的扩散区域部分，源极线109与源极接触部106是电性连接而成为同电位。源极线109是通过源极接触部106而与后述以铝等金属所形成的配线层电性连接。

位线108为通过铝等金属所形成的配线层。在位于位线108下的半导体衬底100的表面形成有扩散区域。于该扩散区域内周期性的形成有漏极区域11。位线108是通过漏极接触部105而电性连接至漏极区域。

于半导体衬底100上，形成有于横方向(X方向)延伸的多条字线(栅极线)107。字线107含有栅极电极103。在栅极电极103下形成有：浮栅极120，形成于半导体衬底100上的隧道氧化膜上；以及绝缘膜ONO 121，形成于前述浮栅极120之上。栅极电极103形成于绝缘膜ONO 121上。

在如上所述的构成的闪存中，是不采用形成于半导体衬底100的主面上的配线层，而形成有于半导体衬底100的结晶中作为扩散区域所形成的纵横的2条源极线104、109。藉此，即不需要在X方向的源极线104上设置源极接触部106，且能以不使栅极线(字线)107弯曲的方式确保源极接触部106的形成空间，而能使存储器单元的面积缩小。

此外，由于不需要将源极接触部106设置在X方向的源极线104上，故漏极接触部105与源极接触部106的配置周期不会偏移而可设为同ㄧ排列。亦即，可使源极接触部106的Y方向的配置间隔与漏极接触部105的Y方向的配置间隔为相等，且使每一个源极接触部106分别配置在与多个漏极接触部105在X方向连结的直线上。并且，亦可设定源极接触部106的径和设置为与其邻接的漏极接触部105’的径以及其它漏极接触部105的径(及这些的形状)为相等。

并且，如第2图(c)所示，可将用以连接源极接触部106的源极线109和与源极线109相邻的位线(配线层)108间的间隔B布局成连接漏极接触部105的位线108彼此间为间隔A以下。此外，由于没有栅极线107的s弯曲部，故以离子植入形成源极线时的屏蔽对位也变得容易。

如上所述，以纵横的两条扩散区域来形成源极线的本发明的半导体存储装置的构造变得相当简略化，其制程也变得简易化。又，关于第1实施例的半导体存储器的制造方法之一例将于第2实施例详述。

(第2实施例)

第3图至第6图是用以说明本实施例中的闪存的制程的图，第3图图标有从形成STI(Shallow Trench Isolation，浅沟槽隔离)开始至形成纵方向的源极线109与浮栅极为止的各个程序，第4图图标有从形成栅极开始至形成横方向的源极线104为止的各个程序，以及第5图图标有从形成接触部开始到形成配线层为止的各个程序，第6图为这些程序的流程图。

又，于第3图至第5图中，左图为俯视概略图，右上图为沿着左图中的E-E’线的剖面概略图，且右下图为沿着左图中的F-F’的剖面概略图，第4图(b)亦显示有沿着G-G’线的剖面概略图。

首先，参照第3图(a)，于硅的半导体衬底100的一方的主面设有将硅的半导体衬底100的表面蚀刻及埋入绝缘物110而成的STI，半导体衬底100表面的一部分区域是被区划为于左图的纵方向延伸的长条状而露出。如上所述的STI形成是通过习知的光微影技术、蚀刻技术以及间隙填充(gap filling)技术而实行(步骤S101)。又，设置STI乃是因STI组件分离对于存储单元的缩小化有效的缘故。

于这些被区划为条状而露出的半导体衬底100的表面中，以符号100a表示的区域是对应于之后成为(左图中的)纵方向(Y方向)的源极线109的区域，以符号100b所示的区域则对应于之后的(左图中的)纵方向的位线108的形成区域。

接着上述STI 110的形成之后，以光阻剂(photo resist)111覆盖半导体衬底100的表面中以100a表示的区域以外的区域，通过从该光阻剂111的屏蔽开口部以所期望的植入深度与植入量进行离子植入，而形成如第3图(b)所示的于Y方向延伸的源极线109(扩散层102)(步骤S102)。

于该离子植入终了后将光阻剂111去除，使用公知的光微影技术、成膜技术以及蚀刻技术，于隧道氧化膜上形成作为浮栅极120的层112(第3图(c)，步骤S103)。

接着，将用于形成字线107的层成膜于晶圆整面后，通过公知的光微影技术和蚀刻技术进行预定的图案化，而形成于X方向延伸的栅极线(字线)107。

藉此，可得到具有由没有弯曲部的直线状栅极线107所形成的构造的栅极部(步骤S104)。又，于上述蚀刻的时间点，除了位于栅极线107的下方以外的层112皆会被去除，而成为形成有前述浮栅极120的情形(第4图(a))。

接着，将于第4图(b)的左图中所图标的区域以光阻剂113覆盖而作为屏蔽，从该屏蔽的开口部以预定的倾斜角、植入深度以及植入量进行离子植入而形成X方向的源极线104(步骤S105)。该步骤中，Y方向的源极线109与X方向的源极线104交差的区域是电性连接(第4图(b))。

并且，将层间绝缘膜114成膜于晶圆整面后，通过公知的光微影技术与蚀刻技术于预定部位设置接触孔。且于该接触孔中埋入金属，而形成漏极接触部105和源极接触部106(第5图(a)、步骤S106)。最后，形成用于将这些接触部相互连接的金属配线115(第5图(b)，步骤S107)。形成于Y方向的源极线109上的金属配线115是通过源极接触部106而连接于源极线109。此外，作为位线的金属配线115，是通过漏极接触部105而连接至漏极区域。

如上所述，在制作本发明的半导体存储装置时，首先，在形成栅极线107之前，将用以形成源极接触部106的扩散区域以外的部分以光阻剂予以覆盖，且通过离子植入将于Y方向延伸的源极线109形成于半导体衬底100中。接着，在形成栅极线107后将于X方向延伸的源极线104形成于半导体衬底100中，且使该源极线104与前述Y方向的源极线109连接。如此，可在不使栅极线107弯曲的情形下形成源极接触部106，而可得到与漏极接触部105相同配列的源极接触部106。

如以上所说明，依据本发明，能提供可使半导体存储装置的构造简略化和制程简易化的技术，而消除以往构造的半导体存储装置所具有的种种缺陷。

以上虽详述本发明的较佳实施形态，但本发明并非限定于特定的实施形态，可于权利要求所记载的本发明的要旨范围内进行种种变形、变更。

Claims (12)

1.一种半导体存储器，其具有：

半导体衬底；以及

第一及第二源极区域，其形成于该半导体衬底内，且分别延伸于互相正交的第一及第二方向。

2.根据权利要求1所述的半导体存储器，其中，前述第一及第二源极区域分别是扩散区域，且于交叉的部分是电性连接。

3.根据权利要求1或2所述的半导体存储器，其中，前述第一及第二源极区域分别具有直线状的区域。

4.根据权利要求1至3中任一项的半导体存储器，其中，前述半导体存储器具有：

漏极区域，形成于前述半导体衬底内；

位线，延伸在与前述第二源极区域的相同方向；以及

源极线，形成于前述第二源极区域上；并且，

前述源极线和前述第二源极区域间的接触部，与前述位线和形成于前述半导体衬底内的漏极区域间的接触部，被配置为直线状。

5.根据权利要求4所述的半导体存储器，其中，前述第二源极区域的两侧配置有前述位线。

6.根据权利要求4或5所述的半导体存储器，其中，前述源极线和与前述源极线邻接的前述位线之间的距离，比相邻的位线间的距离更小。

7.根据权利要求1至6中任一项的半导体存储器，其中，前述半导体存储器具有延伸于与前述第一源极区域相同方向的直线状字线，且前述第一源极区域是被配置于相邻接的字线之间。

8.根据权利要求7所述的半导体存储器，其中，前述字线含有形成于前述半导体衬底上的栅极电极。

9.根据权利要求1至8中任一项的半导体存储器，其中，前述第一及第二源极区域是分别以不同的扩散步骤所形成的扩散区域。

10.根据权利要求1至9中任一项的半导体存储器，其中，前述半导体存储器是具有浮栅极的NOR型闪存。

11.一种半导体存储器的制造方法，其具有：

在半导体衬底内形成于第一方向延伸的第一源极区域的步骤；以及

形成在与前述第一方向正交的，于第二方向上延伸的第二源极区域的步骤。

12.根据权利要求11的半导体存储器的制造方法，其中，前述制造方法含有在形成前述第二源极区域之后，形成浮栅极与栅极电极的步骤。

Images