CN101047164A - 界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法 - Google Patents

Abstract

本发明提供获得TDDB耐性高和泄漏电流小的布线层的技术，并因此，提供制造高度可靠的低耗电量半导体器件的技术，其中形成一种界面粗糙度降低膜，其与绝缘体膜接触，还在其另一面的表面与布线接触，而且布线和界面粗糙度降低膜之间的界面粗糙度比绝缘体膜和界面粗糙度降低膜之间的界面粗糙度小。

Description

界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法

相关申请的交叉参考

本申请基于并且要求2006年3月29日申请的在先日本专利申请No.2006-091549，以及2006年12月26日申请的在先日本专利申请No.2006-349409的优先权，在这里通过参考引用将其全部内容并入。

技术领域

本发明涉及在半导体器件等的绝缘体膜和布线层之间的界面缓解界面粗糙度的技术。

背景技术

尽管电流至布线层绝缘体膜的泄漏使半导体器件中的耗电量增加是众所周知的，但当半导体器件的两条布线之间的距离超过1μm时，产生的泄漏对整个器件的影响还是很小的。然而，当两条布线的距离不大于1μm时，由于两条布线之间的距离较小，且布线比例增加，对耗电量的影响将会较大，以及尤其当所形成的电路的两条布线之间的距离并不如预期般大于0.1μm时，两条布线之间的泄漏电流将对器件的性能和寿命造成很大的影响。

当前，半导体器件中的布线是采用镶嵌方法形成的，其中首先通过蚀刻在绝缘体膜中形成布线状的凹槽，并通过电镀在该处形成铜布线。然而，镶嵌时的蚀刻使绝缘体膜受到无可避免的损害，绝缘体膜内部受到的损害导致泄漏增加，且布线的凹槽表面的粗糙使TDDB(经时绝缘击穿)性能劣化，重要的是导致半导体器件的制造产率和可靠性降低。

在这种情况下，需要制止形成布线的凹槽(或布线凹槽)时所产生的损害，进行表面处理从而减小蚀刻后的泄漏等。

作为抑制蚀刻损害的表面处理，己在实践中使用对蚀刻后的布线凹槽进行疏水性处理。例如，在蚀刻后使用硅石型涂覆膜的表面疏水性的方法{见日本未经审查的专利申请公开No.H6-267946(权利要求)、2004-511896(权利要求)、2004-513503(权利要求)和2004-292304(权利要求)}，能够减小由蚀刻损害造成的吸附至表面的水的量，并因此能够抑制由水造成的性能降低，例如介电常数的增加。

发明内容

然而，经发现采用上述说明的方法时，经过例如TDDB测试的可靠性测试，表明不能提供所需的性能，因此需要进一步改进以改善其可靠性。

因此，本发明的目的在于解决上述问题，并且提供一种技术，可以解决形成布线凹槽进行蚀刻时所导致的损害的影响。本发明的其它目的和优点将通过以下详细说明而更清楚。

根据本发明的一方面，提供了界面粗糙度降低膜，其与绝缘体膜接触，还在其另一面的表面与布线接触，其中布线和界面粗糙度降低膜之间的界面粗糙度比绝缘体膜和界面粗糙度降低膜之间的界面粗糙度小。

优选在伴随绝缘体膜的表面粗糙化的处理后安装界面粗糙度降低膜；优选所述界面粗糙度降低膜包括硅，且进一步包括氧和碳中的至少一个；优选所述界面粗糙度降低膜包括SiO骨架和SiC骨架中的至少一个；优选所述界面粗糙度降低膜平均厚度为0.1-50nm；优选所述绝缘体膜是具有相对介电常数为2.7或更小的低介电常数绝缘体膜；且特别是，绝缘体膜是具有相对介电常数为2.5或更小的低介电常数绝缘体膜。

使用根据本发明的这一方面的界面粗糙度降低膜，能够得到TDDB耐性高和电流泄漏少的布线层，由此能够制造高度可靠的低耗电量半导体器件。

根据本发明的另一方面，提供用于在界面形成粗糙度降低膜的材料，界面粗糙度降低膜与绝缘体膜接触，且界面粗糙度降低膜的另一面的表面与布线层接触，其中布线与界面粗糙度降低膜之间的界面粗糙度比绝缘体膜与界面粗糙度降低膜之间的界面粗糙度小，所述材料包括硅化合物，其满足具有平均分子量不多于1000的条件和在一个分子中具有20或更少硅原子的另一条件中的至少一个。

优选在伴随绝缘体膜表面粗糙化的处理后安装界面粗糙度降低膜；优选所述硅化合物选自由有机硅烷、有机硅烷的水解产物、有机硅烷的缩合物及其混合物构成的组；优选材料包括与有机硅烷的水解产物所含的组分相同的溶剂；优选材料中有机硅烷、有机硅烷的水解产物、有机硅烷的缩合物的总量不多于5质量％；优选由下列式(1)至(4)和(1′)中任意式所表示的有机硅烷，

Si(OR⁷)₄.......(1)

R¹Si(OR⁸)₃.....(2)

R²R³Si(OR⁹)₂...(3)

R⁴R⁵R⁶SiOR¹⁰...(4)

R^1′ _x(OR^2′ _(4-x))Si-[R^7′-SiR^5′R^6′]_n-R^8′-SiR^3′ _y(OR^4′ _(4-y))...(1′)

(在式(1)至(4)中，R¹至R¹⁰各独立为选自由具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基；以及具有碳数目为6至20的芳基构成的组中的基团，且在式(1′)中，R^1′至R^6′各独立为选自由氢、具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基；以及具有碳数目为6至20的芳基构成的组中的基团，R^7′至R^8′各独立为具有碳数目为1至20的烃基，n是0至18之间的整数，且x和y各独立为0至4之间的整数)；且特别是，在式(1)至(4)中，R¹至R¹⁰各独立为选自由具有碳数目为1至3的烷基；具有碳数目为2至4的烯基、炔基和烷基羰基；具有碳数目为3至6的烯基烷基和炔基烷基、以及具有碳数目为6至10的芳基构成的组的基团，且在式(1′)中，R^1′至R^6′各独立为选自由具有碳数目为1至3的烷基；具有碳数目为2至4的烯基、炔基和烷基羰基；具有碳数目为3至6的烯基烷基和炔基烷基；以及具有碳数目为6至10的芳基构成的组的基团，且R^7′至R^8′各独立为具有碳数目为1至3的烃基；而且在使用状态下，该膜的pH为4至10的范围。

使用根据本发明的这一方面的用于形成界面粗糙度降低膜的材料，能够理想地制造上述的界面粗糙度降低膜，而且能够得到具有TDDB耐性高和泄漏电流小的布线层，由此能够制造高度可靠的低耗电量半导体器件。

根据本发明的另一方面，提供了半导体器件的制造方法，该方法包括：涂布上述用于形成界面粗糙度降低膜的材料与所述半导体器件的绝缘体膜接触；然后，使半导体器件在80至500℃的温度下加热0.5至180分钟，以形成界面粗糙度降低膜。

优选对绝缘体膜进行伴随表面粗糙化的处理；优选所述涂布为旋涂或气相处理；优选界面粗糙度降低膜的平均膜厚度为0.1-50nm的范围；优选涂布后的加热处理在氧气很少的环境下进行；优选绝缘体膜为层间绝缘膜和层间绝缘膜的保护层中的至少之一，且伴随表面粗糙化的处理为蚀刻或CMP；优选所述绝缘体膜是具有相对介电常数为2.7或更小的低介电常数绝缘体膜；特别是，所述绝缘体膜是具有相对介电常数为2.5或更小的低介电常数绝缘体膜；且通过以下处理得到绝缘体膜，所述处理包括：在四烷基氢氧化铵的存在下涂布至衬底，使包括通过对一个或多个由下列式(5)至(8)表示的硅烷化合物进行水解而得到的有机硅化合物的液体组合物进行加工；使涂布在衬底上的液体组合物的涂覆膜在不低于80以及不高于350℃的温度下进行加热程序；对所述在加热处理中受到加热的涂覆膜在高于350℃且不高于450℃的温度下烘焙，

Si(OR¹¹)₄.......(5)

X¹Si(OR¹²)₃.....(6)

X²X³Si(OR¹³)₂...(7)

X⁴X⁵X⁶SiOR¹⁴...(8)

(在式(5)至(8)中，X¹至X⁶各独立为选自由氢原子、氟原子、具有碳数目为1至8的烷基、氟取代的烷基、芳基和乙烯基；R¹¹至R¹⁴各独立为选自由具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基；以及具有碳数目为6至20的芳基构成的组的基团。)

根据本发明的这一方面，能够制造高度可靠的低耗电量半导体器件。

根据本发明，能够得到TDDB耐性高和电流泄漏小的布线层，并能够由此制造高度可靠的低耗电量半导体器件。

附图说明

图1是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图2是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图3是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图4是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图5是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图6是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图7是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图8是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图9是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图10是显示制造本发明的多层布线结构的方法的实例的示意图(横截面图)；

图11是显示绝缘体膜/界面粗糙降低膜/布线结构的示意平面图；和

图12是显示绝缘体膜/界面粗糙降低膜/布线结构的示意平面图。

具体实施方式

本发明的具体实施方式将在以下通过图、表、实施例等说明。本发明以这些图、表、实施例等以及说明作为例子，但它们不会对本发明的范围作出限制。其它具体实施方式自然能够落在本发明的范围，所落在的范围的程度与它们与本发明的目的相配合的程度相称。在图中，相同的数字代表相同的元件。

在本发明中，“在界面的粗糙度降低膜”或“界面粗糙度降低膜”意指与层接触的膜，其中与接触该层的接触表面(即界面)相比，不与该层接触的一面的表面或界面较平滑(即较不粗糙)。

根据本发明的一方面，安装了界面粗糙度降低膜，其与绝缘体膜相接触且在另一面的表面上与布线相接触。在此界面粗糙度降低膜中，与绝缘体膜和界面粗糙度降低膜之间的界面粗糙度相比，布线和界面粗糙度降低膜另一面之间的界面粗糙度较小。由于存在该界面粗糙度降低膜，能够改善包含该布线的布线层的稳定性。粗糙度可通过任何熟知的方法测定。可合适地采用通过使用AFM(原子力显微镜)测量，从表面影像所得算术平均粗糙度Ra。

本发明中，与绝缘体膜接触且其另一面的表面与布线相接触的“界面粗糙度降低膜”可包括任何立体空间结构，只要它是由绝缘体膜/界面粗糙度降低膜/布线的顺序组成的层状结构。例如，当它安装在半导体器件中，界面粗糙度降低膜的表面可与半导体器件的衬底表面平行、可与表面垂直或可除这些以外而面向任何方向。

当绝缘体膜和界面粗糙度降低膜之间有其它层时，如果该层能够功能上用作绝缘体膜，则该层可被视作为本发明的绝缘体膜。同样地，当布线和界面粗糙度降低膜之间有其它层时，如果该层是功能上导电的，并且能够用作布线的一部分，则该层可被视为本发明的布线。因此，当界面粗糙度降低膜和布线之间具有导电金属屏障层时，该屏障金属层可被视为布线的一部分。

如果减小泄漏电流和增加TDDB耐性等的效果通过满足上述结构而得以实现，则能够认为介入界面粗糙度降低膜的效果已达到。

图11和12为绝缘体膜/界面粗糙度降低膜/布线结构的具体实例。图11是绝缘体膜/界面粗糙降低膜/布线结构的平面图，且图12为该结构的侧横截面图(在图11中，没有显示绝缘体膜上的界面粗糙降低膜)。在图11中，布线111两侧有屏障金属层112，屏障金属层112两外侧具有本发明的界面粗糙度降低膜113，且在界面粗糙度降低膜113两外侧上安装了具有粗糙表面的绝缘体膜114。在图12中，布线层111嵌入绝缘体膜114中，且在图中位置A、B和C处形成界面粗糙度降低膜113。

根据本发明，位置A和C为与绝缘体膜以及在另一面的表面上与布线接触的界面粗糙度降低膜的实例。在B处，安装在绝缘体膜上的膜可以是界面粗糙度降低膜。如果布线在其上安装，其能够用作本发明的界面粗糙度降低膜。然而，通常，利用通过CMP(化学机械抛光)的表面平滑处理除去位置B本身。在此，要注意的是，此实例显示的状态是在布线层111和屏障金属层112的上面没有界面粗糙度降低膜。

获得本发明在位置A和C的效果的原因可认为是由例如绝缘体膜的粗糙表面和微细裂缝的损害引起的电场集中等使泄漏电流增加、粗糙布线凹槽等使TDDB性能降低等可能会通过与布线接触的界面粗糙降低膜的表面比假定与布线接触的绝缘体膜的表面(这对应为绝缘体膜和界面粗糙度降低膜之间的界面粗糙度)更平坦而避免。由此，可以减小从布线泄漏的电流，且能够得到具有高TDDB耐性的布线层(例如LSI布线层)，结果，能够制造高度可靠的低耗电量半导体器件。在此，注意的是，除了显示在图11和12同一面中的布线的实例外，本发明的“布线层”意指包含布线结构的层，和包含元件(例如绝缘体膜、界面粗糙度降低膜、屏障金属层等)的层。

本发明的绝缘体膜意指用于在导体之间提供绝缘作用的膜，而不论它是否特定称为“绝缘体膜”。更具体而言，实例为层间绝缘膜、用于分隔布线的绝缘体膜和它们的保护膜(例如测定CMP终点的终止膜)。对膜的厚度没有特别的限制。对其使用的位置也没有特别的限制。

对用于本发明的绝缘体膜的材料没有特别的限制，且能够在熟知的材料中适当地选择。优选能够形成具有低介电常数绝缘体膜的材料，因为本发明尤其适合于其中两条布线之间的距离为1μm或更小的用途。更具体而言，优选具有2.7或更小的低相对介电常数的绝缘体膜，更优选具有2.5或更小的低相对介电常数的绝缘体膜。通常，当绝缘体膜的相对介电常数小于约2.7，绝缘体膜的绝缘性能和可靠性趋向急剧地降低。因此，本发明在此情况下尤其有用。

具有不大于2.5的低相对介电常数的绝缘体膜能够通过如下步骤获得：在四烷基氢氧化铵的存在下涂布至衬底，使包括通过对一个或多个由下列式(5)至(8)表示的硅烷化合物进行水解而得到的有机硅化合物的液体组合物进行加工；对涂布在衬底上的液体组合物的涂覆膜在温度不低于80且不高于350℃下进行加热程序；对形成的涂覆膜在高于350且不高于450℃的温度下烘焙，

Si(OR¹¹)₄.......(5)

X¹Si(OR¹²)₃.....(6)

X²X³Si(OR¹³)₂...(7)

X⁴X⁵X⁶SiOR¹⁴...(8)

(在式(5)至(8)中，X¹至X⁶各独立为选自由氢原子、氟原子、具有碳数目为1至8的烷基、氟取代的烷基、芳基和乙烯基组成的组中的基团；R¹¹至R¹⁴各独立为选自由具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基、以及具有碳数目为6至20的芳基构成的组的基团。)因此，更具体而言，优选使用这样的绝缘体膜。

由此所得的低介电常数膜通常在机械强度、绝缘性能和可靠性方面比其它在相同介电常数水平下的低介电常数膜更出众，且可形成具有高绝缘性能和可靠性的布线层(例如LSI布线层)。

对用于本发明的布线的材料没有特别的限制，且能够在熟知的材料中，例如铜、铝、金、铂等适当地选择。

优选在伴随绝缘体膜表面粗糙化的处理后安装本发明的界面粗糙度降低膜。伴随绝缘体膜表面粗糙化的处理可以包括任何处理，只要通过该处理能使表面粗糙。特别是，可包括例如使绝缘体膜脱掉的蚀刻的操作。一般用于表面平滑处理的CMP可被视为属于伴随表面粗糙化的处理的类别，其程度在于满足布线和界面粗糙度降低膜之间的界面粗糙度小于绝缘体膜和界面粗糙度降低膜之间的界面粗糙度的条件。

由于加工后的绝缘体膜可具有粗糙的表面，还会发生例如微细裂缝的损害等，则会发生泄漏的增加、由布线凹槽粗糙度导致的TDDB性能的降低等问题，这都是导致在制造半导体器件中的低产率和低可靠性的主要原因。在此情况下，安装界面粗糙度降低膜使不与绝缘体膜接触的表面粗糙度降低膜那一面的表面粗糙度小于布线直接与绝缘体膜接触的界面粗糙度。可避免例如在绝缘体膜表面生成的微细裂缝的损害与布线直接接触。因此，可减小从布线泄漏的电流、得到具有高TDDB耐性的LSI布线层、并因此能够制造高可靠性的低耗电量半导体器件。

界面粗糙度降低膜的厚度可根据实际情况(更具体而言，从表面粗糙度和绝缘体膜的微细损害减小的程度方面考虑)任意地决定。通常，优选膜的平均膜厚度为0.1至50nm的范围。当厚度少于0.1nm，粗糙度的缓解效果一般都不足。当厚度大于50nm，在许多情况下并没有特别的改善。还有可能导致问题的发生，例如由于填塞导通孔使通孔的电阻和布线层有效介电常数增加。

对用作形成本发明的界面粗糙度降低膜的材料没有特别的限制，只要该膜能满足绝缘体膜所需的功能，因为该材料还作为绝缘体膜的一部分。优选该材料包括硅和氧、或硅和碳、或硅和氧和碳(即该材料包括硅且进一步包括氧和碳中的至少之一)，且更具体而言，优选该材料包括SiO骨架和SiC骨架中的至少一种。这是由于能够容易得到所需的绝缘性能(尤其是低介电常数)。

再更具体而言，优选作为形成界面粗糙度降低膜的材料是该材料包括硅化合物，该硅化合物满足具有平均分子量不多于1000的条件和在同一个分子中具有20个或更少硅原子的另一条件中的至少一个。这是由于能够容易地形成具有所需的膜厚度的界面粗糙度降低膜。如果平均分子量大于1000和/或分子中的硅原子数目大于20，界面粗糙度降低膜的其它性能通常会降低，包括更大的膜厚度和更大的介电常数。

选自由有机硅烷、有机硅烷的水解产物、有机硅烷的缩合物及其混合物构成的组中的硅化合物为优选实例。所述缩合物一般经水解得到。特别地，二聚物和低聚物为缩合物的实例。然而，不需特别确定缩合物。已知技术都可用于水解和缩合。

与具有绝缘体膜的界面相比，当在绝缘体膜上形成界面粗糙度降低膜时，使用这些试剂能够使界面粗糙度降低膜的自由表面更平坦。即当使用这些试剂在绝缘体膜表面上形成层时，该膜的自由表面的粗糙度比绝缘体膜的界面的粗糙度更小。因此，如果形成的布线与自由表面接触，布线的界面的粗糙度变得比绝缘体膜的界面的粗糙度更小。微细的损害能够被修补。因此，如果安装布线使在界面粗糙度降低膜上形成图11和12中A至C的任何结构，能够得到与绝缘体膜接触并在另一个表面上与布线接触的“界面粗糙度降低膜，其中布线和界面粗糙度降低膜之间的界面粗糙度比绝缘体膜和界面粗糙度降低膜之间的界面粗糙度更小”。

一般能够通过涂布用于形成与绝缘体膜接触的界面粗糙度降低膜的材料而得到界面粗糙度降低膜，然后，使其上放有用于形成界面粗糙度降低膜的材料的绝缘体膜进行加热处理。之后，形成布线，布线与界面粗糙度降低膜接触。优选在80至500℃的温度下进行0.5至180分钟的加热处理。

在某些情况中，布线与绝缘体膜一起暴露，并因此，当用于形成界面粗糙度降低膜的材料与绝缘体膜接触涂布时，也涂布至布线。然而，由于其能够在之后通过烘焙等除去，或轻易地通过清洗等除去，只有很少的机会使该材料在布线层与其它导线(例如通孔)的电连接中成为障碍。因此，布线电阻和通孔接触电阻增加的问题并不常有。

这是因为当用于形成界面粗糙度降低膜的材料涂布到已进行了蚀刻和/或CMP的绝缘体膜的表面上时，如果使用含硅化合物作为绝缘体膜，用于形成界面粗糙度降低膜的材料能够与在绝缘体膜的表面上生成的硅烷醇基团进行反应，形成一层坚固的膜，同时即使在涂布时存在铜布线等，该膜也不与例如用于布线的铜的材料反应，且因此，其能够被轻易地除去。这样，能够在绝缘体膜上选择性地形成界面粗糙度降低膜。

对在绝缘体膜的表面上形成界面粗糙度降低膜的方式没有特别的限制，且能够从已知的方法中适当地选择。特别地，涂布的实例为喷雾、旋涂和气相处理。气相处理意指将用于形成界面粗糙度降低膜的材料引至在上述状态的绝缘体膜上。特别是，可采用任何已知的方法例如使系统置于真空中、在需要时使系统加热、且使载气带走用于形成界面粗糙度降低膜的气相材料。

涂布后的加热处理优选在不包含氧气的环境下进行，例如，在氮气环境下。更优选在涂布后于不包含氧气的环境下保持一段恰当的时间直至加热处理完成。因为这样能够避免由于氧气等的存在导致界面粗糙度降低膜的介电常数的增加。氧气能够存在的量可以根据实际情况而适当地决定。

用于形成界面粗糙度降低膜的材料一般包含溶剂。该溶剂可以与有机硅烷共存、或该溶剂在水解或缩合中使用且与水解产物和/或缩合物共存的溶剂。

对此溶剂的种类没有特别的限制，且其可以从熟知的溶剂中适当地选择。如果溶剂与所用的有机硅烷的水解产物所包含的组分是相同物质，能够避免有机硅烷的进一步水解，并且能够避免水解了的有机硅烷进一步的聚合作用。这也有利于在之后简单地回收溶剂。

优选有机硅烷、有机硅烷的水解产物、有机硅烷的缩合物在用于形成界面粗糙度降低膜的材料中的总量不多于5质量％。如果浓度大于此，所形成的粗糙度降低膜变厚，使其不可能获得其它性能例如布线层需要的低介电常数。在此，注意的是，除了有机硅烷及其水解产物和缩合物外，包含在用于形成界面粗糙度降低膜的材料中的材料可包括在水解和缩合作用时生成的副产物和溶剂。

优选的有机硅烷是由式(1)至(4)和(1′)中任意式所表示的有机硅烷，

Si(OR⁷)₄.......(1)

R¹Si(OR⁸)₃.....(2)

R²R³Si(OR⁹)₂...(3)

R⁴R⁵R⁶SiOR¹⁰...(4)

R^1′ _x(OR^2′ _(4-x))Si-[R^7′-SiR^5′R^6′]_n-R^8′-SiR^3′ _y(OR^4′ _(4-y))...(1′)

(在式(1)至(4)中，R¹至R¹⁰各独立为选自由具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基、以及具有碳数目为6至20的芳基构成的组的基团，且在式(1′)中，R^1′至R^6′各独立为选自由氢、具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基、以及具有碳数目为6至20的芳基构成的组的基团，R^7′至R^8′各独立为具有碳数目为1至20的烃基，n是0至18之间的整数，且x和y各独立为0至4之间的整数)。

这些试剂能够容易地转化成水解产物、缩合物及其混合物。因此，通过使用这些试剂、水解产物、缩合物及其混合物，能够容易地制造提供上述效果的界面粗糙度降低膜。

更优选，在式(1)至(4)中，R¹至R¹⁰各独立为选自由具有碳数目为1至3的烷基；具有碳数目为2至4的烯基、炔基和烷基羰基；具有碳数目为3至6的烯基烷基和炔基烷基、以及具有碳数目为6至10的芳基构成的组的基团，且在式(1′)中，R^1′至R^6′各独立为选自由具有碳数目为1至3的烷基；具有碳数目为2至4的烯基、炔基和烷基羰基；具有碳数目为3至6的烯基烷基和炔基烷基、以及具有碳数目为6至10的芳基构成的组的基团，且R^7′至R^8′各独立为具有碳数目为1至3的烃基。这是因为界面粗糙度降低膜改善了疏水性能、电性能、强度等，实现了较好的效果。

优选上述用于形成界面粗糙度降低膜的材料在使用状态下具有pH为4至10的范围。在该范围外，材料的聚合作用增加，所形的界面粗糙度降低膜将会更厚，使其不能够实现其它性能，例如布线层所需的低介电常数膜。当不能测定在使用状态下的pH值时，就不能应用此条件。然而，由于水和/或酒精一般包含在用于形成界面粗糙度降低膜的材料中，因此能够测定pH。pH在常温下测定。

只要能够满足上述条件，任何方法都可以作为使用用于形成本发明的界面粗糙度降低膜的材料制造半导体器件的方法。特别是，如果该方法包括：使上述用于形成界面粗糙度降低膜的材料与半导体器件的绝缘体膜接触；然后使半导体器件在80至500℃的温度下加热0.5至180分钟以形成界面粗糙度降低膜，该方法就足以满足条件。在此，要注意的是，在这种情况下的“半导体器件”包括制造期间的半导体器件。低于下限值，界面粗糙度降低膜的固化和硬化会不充分。高于上限值，在许多情况中并没有特别的效果。

通过包括该加热处理程序，能够加快绝缘体膜和用于形成界面粗糙度降低膜的材料之间的反应，并因此得到具有更高可靠性和更小的在布线间泄漏的电流。

绝缘体膜优选具有硅烷醇基，因为反应可以进一步加快。由于上述原因，绝缘体膜优选经受过伴随表面粗糙化的处理。

用于界面粗糙度降低膜的材料、界面粗糙度降低膜的涂布方法、膜厚度、涂布时系统的气氛、相对介电常数等所需的条件如以上所述。

这样，使用本发明的界面粗糙度降低膜的材料能够形成“与绝缘体膜接触以及在其另一表面上与布线接触的界面粗糙度降低膜，其中布线和界面粗糙度降低膜之间的界面粗糙度比绝缘体膜和界面粗糙度降低膜之间的界面粗糙度小”，且进一步得到TDDB耐性高且泄漏电流小的布线层。通过使用此布线层，能够制造高度可靠的低耗电量半导体器件。本发明能够合适地应用至高集成半导体器件，例如IC和LSI。

本发明的用于形成界面粗糙度降低膜的材料能够合适地和有效地应用至半导体器件的实际制造中，尤其是通过包括以下步骤的方法：

(I)通过蚀刻在半导体器件中形成布线的凹槽和导通孔；然后，

(II)形成界面粗糙度降低膜；然后

(III)形成屏障金属层。

特别地，能够降低布线凹槽因蚀刻造成的粗糙度，且形成更高度可靠的LSI布线层，其布线之间只有少量泄漏电流。

实施例

实施例和对比例将在以下作详细说明。

实施例1

通过旋涂，将包括含硅化合物且具有2.5低相对介电常数的涂层型低介电常数绝缘材料涂布至低电阻率衬底上，使其厚度达到250nm，该衬底在250℃进行3分钟的预烘焙，然后，在电烘炉中的氮气环境和400℃下进行30分钟固化。之后，在整个表面进行蚀刻使深度达到200nm。

在之后阶段未进行任何其它处理的样本称为样本1；仅在250℃进行1分钟烘焙而未经任何旋涂处理的样本称为样本2；仅经受HMDS(六甲基二硅氮烷)旋涂的样本称为样本3；用HMDS(六甲基二硅氮烷)进行旋涂，接着在250℃下进行1分钟烘焙的样本称为样本4；经用于形成界面粗糙度降低膜的材料进行旋涂，然后在250℃下进行1分钟烘焙的样本称为样本5，所述用于形成界面粗糙度降低膜的材料是通过使1，3-二甲基四乙氧基二硅氧烷(DTDS)溶解在1质量％的乙醇溶液中，随后调节平均分子量至1000或更小而得到的；经用于形成界面粗糙度降低膜的材料进行旋涂，然后在250℃下进行1分钟烘焙的样本称为样本6，所述用于形成界面粗糙度降低膜的材料是通过使双(三乙氧基硅烷基)甲烷(BTSM)溶解在1质量％的乙醇溶液中，随后调节平均分子量至1000或更小而得到的；经用于形成界面粗糙度降低膜的材料进行旋涂，然后在250℃下进行1分钟烘焙的样本称为样本7，所述用于形成界面粗糙度降低膜的材料通过使双(三乙氧基硅烷基)乙烷(BTSE)溶解在1质量％的乙醇溶液中，随后调节平均分子量至1000或更小而得到的。此外，以上述相同方法，经上述涂层型低介电常数绝缘材料涂覆使厚度达到200nm，接着，在400℃进行30分钟固化，而不经进一步处理的样本称为样本8。在加热处理中，系统维持在氮气气氛下。样本5和6中的每个分子所包括的硅原子数目分别不多于20个。BTSM和BTSE的结构对应于式(1′)。

利用金属掩模，使金以100nm的膜厚度沉积在上述样本1-8的绝缘体膜表面上，并测定电场-电流性能。表1显示由此所得到的膜在0.1MV/cm和1MV/cm下的电流密度J(A/cm²)。使用半导体精确参数分析仪(Precision Semiconductor Parameter Analyzer，4156C，自AgilentTechnologies)，测定电场-电流性能。另外，使用探针显微镜(SPM-9500，自Shimazu Corporation)对上述样本1-8的表面进行表面轮廓测量。表1显示所得到的表面的Ra。

从这些结果显示出样本6和7的粗糙度大幅度减小，且电流密度性能显示与未经蚀刻的例子(样本8)的程度相同。样本5也观察到改善的情况。HMDS不能得到良好结果的原因被认为是虽然HMDS改善了表面但却没有减小其粗糙度。

要注意的是，通过分别使双(三乙氧基硅烷基)甲烷(BTSM)和双(三乙氧基硅烷基)乙烷(BTSE)溶解在1质量％的乙醇溶液中，随后调节平均分子量至1000或更小而得到的用于形成界面粗糙度降低膜的材料的pH为6，且样本5-7的界面粗糙度降低膜的膜厚度为5nm。样本3和4没有形成膜。通过FT-IR(傅里叶变换红外光谱法)确定样本5-7中Si-O骨架和样本6-7中Si-C骨架的存在。

[表1]

样本	材料	0.1MV/cm条件下的J(A/cm2)	1MV/cm条件下的J(A/cm2)	Ra(nm)
					1	没有	2×10-7	7×10-1	10.1
2	烘焙	2×10-9	2×10-6	9.5
					3	HMDS	3×10-9	7×10-6	9.7
4	HMDS+烘焙	1×10-10	7×10-8	9.8
					5	DTDS+烘焙	1×10-10	3×10-10	3.4
6	BTSM+烘焙	1×10-10	3×10-10	0.86
					7	BTSE+烘焙	1×10-10	3×10-10	0.91
8	没有蚀刻	1×10-10	3×10-10	0.53

实施例2

图1-10显示制造本发明的多层布线结构的实施例的情况。首先，在硅片1上形成具有栅极4的晶体管层，该栅极带有源极扩散层5a、漏极扩散层5b和侧壁绝缘体膜3(步骤1)，且由元件分隔膜2分隔，形成层间绝缘膜6(磷酸盐玻璃)和终止膜7(步骤2)，然后，形成用于引导电极的接触孔21(步骤3)。

通过溅射方法在这些接触孔中形成厚度为50nm的TiN 8(步骤4)。然后，使WF₆和氢的混合物被还原以形成(填充)导体塞9(步骤5)，通过CMP除去导通孔25以外部分(步骤6)。随后，形成低介电常数涂层(分隔布线的绝缘体膜)10，由此使硅片平面形成厚度为250nm的涂层，接着，进行层压使TEOS-SiO₂11成为层间绝缘膜的保护膜，其厚度为50nm(步骤7)。

利用具有首层布线图案的抗蚀剂层作为掩模，使此膜由来自作为原料的CF₄/CHF₃气体的F等离子体进行加工，以形成布线凹槽22(步骤8)。在这些凹槽22上进行与实施例1样本5的相同工艺以形成界面粗糙度降低膜12(步骤9)。

另外，通过溅射在布线凹槽内形成作为屏障金属以避免Cu到达绝缘体膜的厚度为50nm的TiN 8和在电镀时作为电极的种子层23(步骤10)。该步骤后，通过电镀使覆盖厚度为600nm的Cu层17(步骤11)，通过CMP除去布线图案以外的金属，以形成布线层24(步骤12)。

接着，将会解释在同一时间形成通层和布线层的双重镶嵌方法。

为了避免Cu扩散，在首个布线层上沉积厚度为50nm的覆盖层19(SiN)，且通过等离子体CVD方法形成并覆盖厚度为250nm的SiOC膜13。对于布线层部分，通过使用硅烷和氨气等离子体CVD，使沉积厚度为50nm的SiN膜14作为终止膜，形成低介电常数绝缘体膜15，由此使硅片平面上的表面为400nm，然后覆盖厚度为50nm的TEOS-SiO₂16作为层间绝缘体膜的保护层(步骤13)。

利用具有通孔图案作为掩模的抗蚀剂层，由来自作为原料的CF₄/CHF₃气体的F等离子体进行加工，并通过改变气体组成处理绝缘体膜使依次形成SiO₂层16/低介电常数绝缘体膜15/SiN膜14/SiOC膜13/覆盖层(cap layer)19结构(步骤14)。利用具有第二层布线图案的抗蚀剂层作为掩模继续与来自作为原料的CF₄/CHF₃气体的F等离子体进行进一步的处理(步骤15)。

在这些通孔30和布线凹槽26上进行与实施例1样本5的相同工艺以形成界面粗糙度降低膜20，且通过溅射使在通孔和布线凹槽形成作为屏障金属以避免Cu到达绝缘体膜的厚度为50nm的TiN 8和在电镀时作为电极的种子层27(Cu，50nm)(步骤16)。该步骤后，通过电镀使覆盖厚度为1400nm的Cu层18(步骤17)，以及通过CMP除去布线图案以外的金属，以形成通孔28和布线层29(步骤18)。重复相同步骤以形成三层布线结构。对实验制造的多层布线结构进行TDDB测量。在TDDB测量中，使用具有梳状图案的多层布线结构，以及对梳齿涂布3.3MV/cm的电压，以测定时间直至击穿。直至击穿的中位数为220秒。

实施例3

除了使用实施例1的样本6制造界面粗糙度降低膜12、20以外，三层布线结构以实施例2的相同方法形成。使用实验制造的多层布线结构的梳状图案进行相同的TDDB测量。直至击穿的中位数为426秒。

实施例4

除了使用实施例1的样本7制造界面粗糙度降低膜12、20以外，三层布线结构以实施例2的相同方法形成。使用实验制造的多层布线结构的梳状图案进行相同的TDDB测量。直至击穿的中位数为409秒。

对比例1

除了没有形成界面粗糙度降低膜12、20外，三层布线结构以实施例2的相同方法形成。使用实验制造的多层布线结构的梳状图案，如实施例2进行EM测量。直至击穿的中位数为58秒。

Claims (20)

1.一种界面粗糙度降低膜，其与绝缘体膜接触，还在其另一面的表面与布线接触，其中所述布线和所述界面粗糙度降低膜之间的界面粗糙度小于所述绝缘体膜和所述界面粗糙度降低膜之间的界面粗糙度。

2.根据权利要求1所述的界面粗糙度降低膜，其中所述界面粗糙度降低膜在伴随所述绝缘体膜的表面粗糙化的处理之后被安装。

3.根据权利要求1所述的界面粗糙度降低膜，其中所述界面粗糙度降低膜包括：

硅，且

进一步包括氧和碳中的至少之一。

4.根据权利要求1所述的界面粗糙度降低膜，其中所述界面粗糙度降低膜包括SiO骨架和SiC骨架中的至少之一。

5.根据权利要求1所述的界面粗糙度降低膜，其中所述绝缘体膜为具有2.7或更小的相对介电常数的低介电常数绝缘体膜。

6.包括权利要求1所述的界面粗糙度降低膜的布线层。

7.包括权利要求1所述的界面粗糙度降低膜的半导体器件。

8.用于形成界面粗糙度降低膜的材料，所述界面粗糙度降低膜与绝缘体膜接触且在其另一面表面与布线接触，其中所述布线和所述界面粗糙度降低膜之间的界面粗糙度小于所述绝缘体膜与所述界面粗糙度降低膜之间的界面粗糙度，所述材料包括一种硅化合物，该硅化合物满足具有平均分子量不多于1000的条件和在一个分子中具有20或更少的硅原子的另一个条件中的至少一个条件。

9.根据权利要求8所述的用于形成界面粗糙度降低膜的材料，其中所述界面粗糙度降低膜在伴随所述绝缘体膜的表面粗糙化的处理之后被安装。

10.根据权利要求8所述的用于形成界面粗糙度降低膜的材料，其中所述硅化合物选自由有机硅烷、有机硅烷的水解产物、有机硅烷的缩合物及其混合物构成的组。

11.根据权利要求10所述的用于形成界面粗糙度降低膜的材料，其中所述材料包括一种溶剂，该溶剂与包含在通过对所述的有机硅烷进行水解所得产物中的组分相同。

12.根据权利要求11所述的用于形成界面粗糙度降低膜的材料，其中所述有机硅烷由下列式(1)至(4)和(1′)中任意式所表示，

Si(OR⁷)₄.......(1)

R¹Si(OR⁸)₃.....(2)

R²R³Si(OR⁹)₂...(3)

R⁴R⁵R⁶SiOR¹⁰...(4)

R^1′ _x(OR^2′ _(4-x))Si-[R^7′-SiR^5′R^6′]_n-R^8′SiR^3′ _y(OR^4′ _(4-y))...(1′)

在式(1)至(4)中，R¹至R¹⁰各独立为选自由具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基；以及具有碳数目为6至20的芳基构成的组中的基团，且在式(1′)中，R^1′至R^6′各独立为选自由氢、具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基；以及具有碳数目为6至20的芳基构成的组中的基团，R^7′至R^8′各独立为具有碳数目为1至20的烃基，n是0至18之间的整数，且x和y各独立为0至4之间的整数。

13.根据权利要求1所述的界面粗糙度降低膜，所述界面粗糙度降低膜是使用权利要求8所述的用于形成界面粗糙度降低膜的材料而制得。

14.使用权利要求8所述的用于形成界面粗糙度降低膜的材料制造的布线层。

15.使用权利要求8所述的用于形成界面粗糙度降低膜的材料制造的半导体器件。

16.一种半导体器件的制造方法，其包括：

涂布权利要求8所述的用于形成界面粗糙度降低膜的材料以与所述半导体器件的绝缘体膜接触；然后，

将所述半导体器件在80℃至500℃的温度下加热0.5至180分钟，从而形成界面粗糙度降低膜。

17.根据权利要求16所述半导体器件的制造方法，其中所述绝缘体膜经受伴随着表面粗糙化的处理。

18.根据权利要求16所述半导体器件的制造方法，其中所述涂布为旋涂或气相处理。

19.根据权利要求16所述半导体器件的制造方法，其中所述绝缘体膜通过以下处理得到，其包括：在四烷基氢氧化铵的存在下涂布至衬底，对包括由水解一个或多个由下列式(5)至(8)表示的硅烷化合物而得到的有机硅化合物的液体组合物进行加工；对所述涂布在衬底上的液体组合物的涂覆膜在不低于80℃且不高于350℃的温度下进行加热程序；对所述在加热处理中受到加热的涂覆膜在高于350℃且不高于450℃的温度下烘焙，

Si(OR¹¹)₄.......(5)

X¹Si(OR¹²)₃.....(6)

X²X³Si(OR¹³)₂...(7)

X⁴X⁵X⁶SiOR¹⁴ ...(8)

在式(5)至(8)中，X¹至X⁶各独立为选自由氢原子、氟原子、具有碳数目为1至8的烷基、氟取代的烷基、芳基和乙烯基组成的组中的基团；R¹¹至R¹⁴各独立为选自由具有碳数目为1至20的烷基；具有碳数目为2至20的烯基、炔基、烷基羰基、烯基烷基和炔基烷基；和具有碳数目为6至20的芳基构成的组中的基团。

20.使用权利要求16所述半导体器件的制造方法制造的半导体器件。

Images