CN101047132A - 刻蚀低介电常数膜的方法 - Google Patents
刻蚀低介电常数膜的方法 Download PDFInfo
- Publication number
- CN101047132A CN101047132A CNA2007100888287A CN200710088828A CN101047132A CN 101047132 A CN101047132 A CN 101047132A CN A2007100888287 A CNA2007100888287 A CN A2007100888287A CN 200710088828 A CN200710088828 A CN 200710088828A CN 101047132 A CN101047132 A CN 101047132A
- Authority
- CN
- China
- Prior art keywords
- dielectric constant
- low dielectric
- etching
- substrate
- etching processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000005530 etching Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 125000006850 spacer group Chemical group 0.000 claims abstract description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052786 argon Inorganic materials 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000000802 nitrating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 18
- 239000007789 gas Substances 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011358 absorbing material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000033444 hydroxylation Effects 0.000 description 1
- 238000005805 hydroxylation reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- -1 silicon carbide Chemical compound 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种用于刻蚀低介电常数材料以形成侧壁隔离片的方法，包括：在衬底上形成栅极；形成布置在所述衬底中的源极区和漏极区；在所述栅极、所述源极区和所述漏极区上方形成低介电常数膜；以及刻蚀所述低介电常数膜以形成侧壁隔离片。本方法还包括具有比刻蚀处理的第二部分更低氧气流率和更高功率衬底偏压的刻蚀处理的第一部分。对低介电常数膜进行刻蚀包括使衬底暴露于四氟化碳、氧气、氮气和氩。
Description
技术领域
本发明的实施例一般地涉及用于半导体处理的方法。更具体地说，本发明的实施例涉及用于形成具有低介电常数的隔离片的方法。
背景技术
超大规模集成(ULSI)电路通常在半导体衬底上包括多于一百万个晶体管，这些晶体管协同执行电子器件内的各种功能。ULSI电路可以包括互补金属氧化物半导体(CMOS)场效应管。
CMOS晶体管包括位于半导体衬底源极与漏极之间的栅极结构。栅极结构(堆叠)一般包括形成于栅极电介质材料上的栅极。栅极控制沟道区域中栅极电介质下方的带电载流子流，所述沟道区域形成于漏极与源极之间。通常，布置在栅极堆叠附近的隔离片在其任一侧形成侧壁。侧壁隔离片起若干种作用，包括将栅极与源极和漏极触点或互连电隔离开、在后续处理步骤中保护栅极堆叠不受物理劣化、以及提供对氧气和潮气的阻碍以保护栅极金属。2003年3月25日提交的美国专利申请No.10/397,776中公开了侧壁隔离片结构的一种示例，该申请通过引用而结合于此。
传统的栅极堆叠由介电常数小于约5的材料形成，并通常由氮化硅隔离片保护。晶体管尺寸的进一步减小需要栅极层具有高于10的介电常数。如果用较高介电常数(例如高于7)的材料，例如氮化硅，来制造侧壁隔离片，则整个栅极中可能在相邻互连线路之间发生过多的信号串扰。尽管可以用超低介电常数材料(例如具有介电常数小于3的材料)作为隔离片层，但是这些材料缺乏必要的结构整体性来经受后续处理步骤，并缺乏保护栅极金属免受腐蚀所需的对氧和潮气的不透过性。
另外，用于制备氮化硅隔离片的传统热化学气相沉积(CVD)处理需要高沉积温度，通常高于约600℃。高温下沉积的氮化硅隔离片具有很好的共形性，例如约95％。但是，高沉积温度需要栅极器件有大的热循环，这与0.09微米技术及更高技术所用先进器件制造不相容。
因此，需要一种用于低介电常数栅极堆叠的低介电常数侧壁隔离片，它可以在低温下沉积并在结构稳定性和密封性方面拥有期望的物理特性。也需要一种提供可接受的隔离片的刻蚀方法。
发明内容
本发明一般地提供了一种用于刻蚀低介电常数材料以形成侧壁隔离片的方法，包括：在衬底上形成栅极；形成布置在所述衬底中的源极区和漏极区；在所述栅极、所述源极区和所述漏极区上方形成低介电常数膜；以及刻蚀所述低介电常数膜以形成侧壁隔离片。本方法还包括具有比刻蚀处理的第二部分更低氧气流率和更高功率衬底偏压的刻蚀处理的第一部分。对低介电常数膜进行刻蚀包括使衬底暴露于四氟化碳、氧气、氮气和氩。
附图说明
参考实施例可以对上文中简略概括的本发明有更具体的了解，以便可以详细理解本发明的上述特征，附图中图示了一些实施例。但是应当注意，附图仅仅图示了本发明的典型实施例，因此不应认为是对其范围的限制，因为本发明可以采用其他等效的实施方式。
图1是PECVD室的剖视图。
图2是刻蚀室的剖视图。
图3A-3H是所形成的特征在经受处理时的示意图。
具体实施方式
本发明提供了一种具有低介电常数的侧壁隔离片，用于形成隔离片的刻蚀方法可以提供具有期望的低介电常数特性的隔离片。
图1是PECVD室组件100的剖视图。PECVD室可以是任何等离子体增强CVD室，例如可以从Santa Clara，CA的Applied Materials，Inc.买到的CENTURA ULTIMA HDP-CVDTM室、PRODUCER APF PECVDTM室、PRODUCER BLACK DIAMONDTM室、PRODUCER BLOK PECVDTM室、PRODUCER DARC PECVDTM室、PRODUCER HARPTM室、PROCUDERPECVDTM室、PRODUCER STRESS NITRIDE PECVDTM室、以及PRODUCER TEOS FSG PECVDTM室。室组件100具有气体源102，以向远程等离子源101提供前体气体。远程等离子源101由导管104连接到气体分配组件103。气体分配组件103包括室盖106和气体分配板105，这二者形成气体处理区域108。盖106和/或气体分配板105可以连接到电源107。室处理区域109的基座中的衬底支撑110也连接到电源111。因此，在远程等离子源101中、气体处理区域108中和/或处理区域109中可以形成等离子体。
图2是刻蚀室200的剖视图。刻蚀室200可以是任何刻蚀室，例如可以从Santa Clara，CA的Applied Materials，Inc.买到的CENTURAADVANTEDGE SILICON ETCHTM室、CENTURA ADVANT EDGEMETAL ETCHTM室、CENTURA EMAX ETCHTM室、CENTURAENABLER ETCHTM室、CENTURA HART ETCHTM室、CENTURATRANSFORMA ETCHTM室、以及PRODUCER ETCHTM室。刻蚀室200具有带有控制器202的电源201，所述电源向等离子体发生器203供电。等离子体发生器203可以是螺线管式、电感式或电容式等离子源，并可以包括磁线圈(未示出)。室盖204设置为从等离子体发生器203提供等离子体或能量，并经过气体导管206从处理气体源提供气体。气体分配板207可以连接到室盖204或室侧壁208。室200的基座含有连接到电源210的衬底支撑209。
图3A-3H是所形成的特征在经受处理时的示意图。另外的处理信息可以从提交的题为“Low K Spacer Integration into CMOS Transistors”的美国专利申请No.XXXXXX(APPM 10133)中得到，该申请通过引用而结合于此。图3A是带有栅极302的特征的剖视图，该特征具有形成于衬底304上的栅极氧化层306。本申请可以应用到下述衬底中，包括但不限于晶体硅(例如Si<100>或Si<111>)、氧化硅、硅锗、掺杂的或未掺杂的多晶硅、掺杂的或未掺杂的硅、以及氮化硅。其他的衬底可以包括裸硅晶片、或者其上带有导体层或非导体层以及经预处理的表面的衬底，所述层例如包括具有电介质、导体或阻挡特性的材料的层，所述材料包括氧化铝和多晶硅。表面的预处理可以包括下列中的一项或多项：抛光(例如CMP、电解抛光)、图案化、刻蚀、还原、氧化、羟基化、退火和烘烤。此处使用的术语“衬底表面”包括任何半导体特征，包括互连特征的暴露表面，例如过孔、引线、双金属镶嵌、触点等的顶部、底部和/或侧壁。
图3B图示了栅极302和衬底304上形成的共形电介质膜308。该膜可以在PECVD室中形成，所述室例如上述图1所示的室。电介质膜308可以是无定形碳膜。2003年4月1日授权的美国专利No.6,541,397中对无定形碳膜沉积进行了说明，该申请通过引用而结合于此。2005年2月24提交的题为“Liquid Precursors for the CVD Deposition of Amorphous CarbonFilms”的美国专利申请No.11/065,464中描述了另外的细节，该申请通过引用而结合于此。
图3C是共形电介质膜308的剖视图，该膜已被刻蚀以形成侧壁隔离片310。共形电介质膜308是在PECVD室或刻蚀室中进行刻蚀的，所述室例如上述图1和图2所示的室。可以用传统的刻蚀技术来形成侧壁隔离片310。2003年7月1日提交的美国专利申请10/612,642中描述了示例性的传统刻蚀技术，该申请通过引用而结合于此。
图3D是栅极302的剖视图，它带有衬底304上形成的栅极氧化层306。离子注入工艺通过将掺杂物质注入衬底304中而在与侧壁隔离片310邻近的区域中形成源极区312和漏极区314。通过剥离工艺或使用氧化性等离子体的工艺来除去侧壁隔离片310。执行快速热退火处理来使源极区312和漏极区314中的掺杂物质活化。2005年10月7日提交的题为“Apparatus and Method for the Deposition of Silicon Nitride Films”的美国专利申请No.11/245,758中描述了快速热退火处理，该申请通过引用而结合于此。
图3E是带有(晕状)注入区域316、318、320和322的特征的剖视图。注入区域316、318、320和322是通过快速热退火、离子注入、吸收式材料沉积、激光退火以及通过剥离或灰化来除去吸收性材料的处理而形成的。区域312、316和320随着处理步骤的进行而混和在一起。类似地，区域314、318和322也混和在一起。
图3F是带有源极区324和漏极区326的特征的剖视图。在栅极302上共形地沉积低介电常数材料328，所述栅极302具有衬底304上形成的栅极氧化层306。可以用作低介电常数材料328的低介电常数膜包括含有硅并可视情况含有氧和/或碳的膜，例如碳化硅、掺氧碳化硅、掺氮的氧碳化硅、掺碳的氮化硅、掺碳的氧化硅、掺氮的氧碳化硅及其组合。2005年1月10日提交的题为“Method for Producing Gate Stack Sidewall Spacers”的美国专利申请No.11/032,859中描述了用于侧壁隔离片的低介电常数材料的详细讨论，包括沉积方法，该申请通过引用而结合于此。
图3G图示了带有已经经过表面处理的表面332的侧壁隔离片330。用两部分处理对侧壁隔离片330进行刻蚀。在PECVD室或刻蚀室中执行该处理，所述的室例如上述图1和图2所述。优选地使用CENTURAENABLER ETCHTM室。刻蚀处理的第一部分向室发送约100到约300sccm的四氟化碳(CF4)、约10到约50sccm的氧气(O2)、约30到约100sccm的氮气(N2)、以及约100到约300sccm的氩(Ar)。气体混合物中四氟化碳与氧气之比约为10∶1。室压力约为10mTorr，室偏压约为90W。将中性粒子调节单位设定为1，该单位是中心到边缘通量流的改变比率。带电粒子调节单位设定为2，该单位控制磁线圈以增强等离子体密度。取决于膜厚度，刻蚀处理的第一部分应当持续约35秒。
刻蚀处理的第二部分在较低功率下发送略多的氧气。气体混合物包括约100到约300sccm的四氟化碳(CF4)、约50到约100sccm的氧气(O2)、约30到约100sccm的氮气(N2)、和100到150sccm的氩(Ar)。室压力约为10mTorr，室偏压约为70W。将中性粒子调节单位设定为1，该单位是中心到边缘通量流的改变比率。带电粒子调节单位设定为2，该单位控制磁线圈以增强等离子体密度。刻蚀处理的第二部分应当持续约14秒。气体混合物中四氟化碳对氧气的最佳比率约为5∶1。
针对侧壁330进行表面332的表面处理将表面密封以防止掺杂物质扩散。可以沉积氧化硅薄层。
图3H图示了带有上部硅化物层334的栅极302以及源极区324和漏极区326。上部硅化物层334是导体材料(例如金属或金属合金)和/或硅。
对图3A-3H所示刻蚀处理进行的实验测试得到的结果是侧壁没有发生过分刻蚀或刻蚀不足。所形成特征的扫描电子显微照片表现出了改善的共形性。显微照片还示出了在衬底领域上低介电常数材料的还原。低介电常数膜的轮廓可以与高介电常数材料(例如氮化硅或氮化硅)的轮廓相比。
尽管前文针对的是本发明的实施例，但是在不脱离本发明基本范围的情况下，可以得到其他的和更多的实施例，本发明的范围由权利要求来确定。
Claims (20)
1.一种用于刻蚀低介电常数材料以形成侧壁隔离片的方法，包括：
在衬底上形成栅极；
形成布置在所述衬底中的源极区和漏极区；
在所述栅极、所述源极区和所述漏极区上方形成低介电常数膜；以及
刻蚀所述低介电常数膜以形成侧壁隔离片。
2.根据权利要求1所述的方法，其中，所述刻蚀所述低介电常数膜包括使所述衬底暴露于四氟化碳、氧气、氮气和氩。
3.根据权利要求1所述的方法，其中，所述刻蚀所述低介电常数膜包括使所述衬底暴露于两部分刻蚀处理，所述刻蚀处理的第一部分具有比所述刻蚀处理的第二部分低的氧气流率。
4.根据权利要求3所述的方法，其中，所述刻蚀处理的所述第一部分的氧气流率为约10sccm到约50sccm。
5.根据权利要求3所述的方法，其中，所述刻蚀处理的所述第二部分的所述氧气流率为约50sccm到约100sccm。
6.根据权利要求3所述的方法，其中，所述刻蚀处理的所述第一部分具有比所述刻蚀处理的所述第二部分高的衬底偏压。
7.根据权利要求6所述的方法，其中，所述刻蚀处理的所述第一部分具有约90W的衬底偏压。
8.根据权利要求6所述的方法，其中，所述刻蚀处理的所述第二部分具有约70W的衬底偏压。
9.根据权利要求3所述的方法，其中，所述刻蚀处理的所述第一部分发生约35秒，所述刻蚀处理的所述第二部分发生约14秒。
10.根据权利要求1所述的方法，其中，所述刻蚀所述低介电常数膜包括使所述衬底暴露于约100到约300sccm的四氟化碳、约10到约50sccm的氧气、约30到约100sccm的氮气和约100到约300sccm的氩。
11.根据权利要求1所述的方法，其中，所述的刻蚀所述低介电常数膜是在约10mTorr下进行的。
12.一种用于刻蚀低介电常数材料以形成侧壁隔离片的方法，包括：
在衬底上形成栅极；
形成布置在所述衬底中的源极区和漏极区；
在所述栅极、所述源极区和所述漏极区上方形成低介电常数膜；以及
刻蚀所述低介电常数膜以形成侧壁隔离片，其中，所述刻蚀是两部分处理，具有对所述低介电常数膜进行刻蚀的第一部分和第二部分。
13.根据权利要求12所述的方法，其中，所述低介电常数膜包括碳化硅、掺氧碳化硅、掺氮碳化硅、掺碳氮化硅、掺氮的氧碳化硅及其组合。
14.根据权利要求12所述的方法，其中，所述刻蚀处理的第一部分具有比所述刻蚀处理的第二部分高的衬底偏压。
15.根据权利要求12所述的方法，其中，所述刻蚀所述低介电常数膜包括使所述衬底暴露于四氟化碳、氧气、氮气和氩。
16.根据权利要求12所述的方法，其中，所述刻蚀处理的第一部分的氧气流率为约10sccm到约50sccm。
17.根据权利要求16所述的方法，其中，所述刻蚀处理的第二部分的氧气流率为约50sccm到约100sccm。
18.根据权利要求12所述的方法，其中，所述刻蚀处理的第一部分具有约90W的衬底偏压。
19.根据权利要求18所述的方法，其中，所述刻蚀处理的第二部分具有约70W的衬底偏压。
20.根据权利要求18所述的方法，其中，所述刻蚀所述低介电常数膜是在约10mTorr下进行的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/390,648 | 2006-03-28 | ||
| US11/390,648 US20070238254A1 (en) | 2006-03-28 | 2006-03-28 | Method of etching low dielectric constant films |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101047132A true CN101047132A (zh) | 2007-10-03 |
Family
ID=38575843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100888287A Pending CN101047132A (zh) | 2006-03-28 | 2007-03-28 | 刻蚀低介电常数膜的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070238254A1 (zh) |
| CN (1) | CN101047132A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054675B (zh) * | 2009-11-02 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 偏移侧墙及mos晶体管的形成方法 |
| CN101764057B (zh) * | 2008-12-25 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 侧墙基层形成方法及侧墙形成方法 |
| CN102543758A (zh) * | 2012-02-17 | 2012-07-04 | 上海华力微电子有限公司 | 一种减少mosfet耦合干扰的侧墙工艺的制备方法 |
| CN101673682B (zh) * | 2009-09-25 | 2012-07-04 | 上海宏力半导体制造有限公司 | 晶片刻蚀方法 |
| CN107591398A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8118946B2 (en) | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
| US8252653B2 (en) * | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
| US8198671B2 (en) * | 2009-04-22 | 2012-06-12 | Applied Materials, Inc. | Modification of charge trap silicon nitride with oxygen plasma |
| US8580646B2 (en) | 2010-11-18 | 2013-11-12 | International Business Machines Corporation | Method of fabricating field effect transistors with low k sidewall spacers |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| WO1999052135A1 (en) * | 1998-04-02 | 1999-10-14 | Applied Materials, Inc. | Method for etching low k dielectrics |
| US6147009A (en) * | 1998-06-29 | 2000-11-14 | International Business Machines Corporation | Hydrogenated oxidized silicon carbon material |
| US6248429B1 (en) * | 1998-07-06 | 2001-06-19 | Micron Technology, Inc. | Metallized recess in a substrate |
| TW437040B (en) * | 1998-08-12 | 2001-05-28 | Applied Materials Inc | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics |
| US6194748B1 (en) * | 1999-05-03 | 2001-02-27 | Advanced Micro Devices, Inc. | MOSFET with suppressed gate-edge fringing field effect |
| US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
| US6440864B1 (en) * | 2000-06-30 | 2002-08-27 | Applied Materials Inc. | Substrate cleaning process |
| US6743732B1 (en) * | 2001-01-26 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Organic low K dielectric etch with NH3 chemistry |
| US6762127B2 (en) * | 2001-08-23 | 2004-07-13 | Yves Pierre Boiteux | Etch process for dielectric materials comprising oxidized organo silane materials |
| US6905968B2 (en) * | 2001-12-12 | 2005-06-14 | Applied Materials, Inc. | Process for selectively etching dielectric layers |
| US6541397B1 (en) * | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
| US6935205B2 (en) * | 2002-07-03 | 2005-08-30 | Illinois Tool Works, Inc. | Switch actuator |
| US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
| TWI323917B (en) * | 2003-01-21 | 2010-04-21 | Magnachip Semiconductor Ltd | Method for forming salicide in semiconductor device |
| US7256134B2 (en) * | 2003-08-01 | 2007-08-14 | Applied Materials, Inc. | Selective etching of carbon-doped low-k dielectrics |
| US20050109276A1 (en) * | 2003-11-25 | 2005-05-26 | Applied Materials, Inc. | Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber |
| DE10360000B4 (de) * | 2003-12-19 | 2009-12-10 | Advanced Micro Devices, Inc., Sunnyvale | Abstandselement für eine Gateelektrode mit Zugspannung eines Transistorelements und ein Verfahren zur Herstellung |
| US20060033678A1 (en) * | 2004-01-26 | 2006-02-16 | Applied Materials, Inc. | Integrated electroless deposition system |
| JP4879159B2 (ja) * | 2004-03-05 | 2012-02-22 | アプライド マテリアルズ インコーポレイテッド | アモルファス炭素膜堆積のためのｃｖｄプロセス |
| WO2005112092A2 (en) * | 2004-05-11 | 2005-11-24 | Applied Materials, Inc. | CARBON-DOPED-Si OXIDE ETCH USING H2 ADDITIVE IN FLUOROCARBON ETCH CHEMISTRY |
| JP4146859B2 (ja) * | 2004-11-30 | 2008-09-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-03-28 US US11/390,648 patent/US20070238254A1/en not_active Abandoned
-
2007
- 2007-03-28 CN CNA2007100888287A patent/CN101047132A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764057B (zh) * | 2008-12-25 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 侧墙基层形成方法及侧墙形成方法 |
| CN101673682B (zh) * | 2009-09-25 | 2012-07-04 | 上海宏力半导体制造有限公司 | 晶片刻蚀方法 |
| CN102054675B (zh) * | 2009-11-02 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 偏移侧墙及mos晶体管的形成方法 |
| CN102543758A (zh) * | 2012-02-17 | 2012-07-04 | 上海华力微电子有限公司 | 一种减少mosfet耦合干扰的侧墙工艺的制备方法 |
| CN107591398A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070238254A1 (en) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| CN101047132A (zh) | 刻蚀低介电常数膜的方法 | |
| US6211040B1 (en) | Two-step, low argon, HDP CVD oxide deposition process | |
| EP1898455B1 (en) | Process for producing an interlayer insulating film | |
| KR100414814B1 (ko) | 반도체장치및그제조방법 | |
| US20040115876A1 (en) | Method of manufacturing silicon carbide film | |
| TW200939347A (en) | Low temperature conformal oxide formation and applications | |
| KR19990013556A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20070045986A (ko) | 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법 | |
| KR100748377B1 (ko) | 반도체 디바이스 및 도전성 구조를 형성하기 위한 공정 | |
| CN106463456B (zh) | 用于形成互连结构的钝化保护的方法 | |
| US20040127002A1 (en) | Method of forming metal line in semiconductor device | |
| US10431544B2 (en) | Self-forming barrier for cobalt interconnects | |
| US6846737B1 (en) | Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials | |
| JP5710606B2 (ja) | アモルファスカーボンのドーピングによるフルオロカーボン（ＣＦｘ）の接合の改善 | |
| CN1221017C (zh) | 改进的氟掺杂二氧化硅薄膜 | |
| TW202205438A (zh) | 介電材料的填充和處置方法 | |
| JP2005045058A (ja) | 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜 | |
| US7291555B2 (en) | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon | |
| US6169040B1 (en) | Method of manufacturing semiconductor device | |
| JP4447438B2 (ja) | 半導体装置の製造方法 | |
| JP2002540628A (ja) | 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法 | |
| JP2004522315A (ja) | 半導体構造 | |
| TWI505360B (zh) | 用於氟碳化物膜之金屬碳化物阻障層的形成方法 | |
| KR100459945B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |