CN100593245C - 半导体工艺中电荷监测的装置及方法 - Google Patents

Abstract

本发明提供一种电荷监测元件，用于半导体制造过程中监测其电荷效应。在本发明的第一目的中，一种电荷储存金属氧化物半导体(MOS)存储器结构，包含衬底，氧化物-氮化物-氧化物结构，其覆盖衬底的上表面，且在源极区域与漏极区域之间的边界上延伸，并且在氧化物-氮化物-氧化物结构上形成多晶硅栅极。当将充电源，如紫外(UV)光或离子电浆，投射于此电荷储存元件上时，此电荷储存元件的多晶硅栅极可以保护氮化物层体不受电荷效应的影响。此光源会对氧化物-氮化物-氧化物结构的侧壁充电。

Description

半导体工艺中电荷监测的装置及方法

技术领域

本发明涉及电可擦除只读存储器，并且尤其涉及用于监测电荷效应的电荷储存元件。

背景技术

电可编程可擦除非易失性存储器基本上为电荷储存结构，一般称为电可擦除式只读存储器(EEPROM)，并且，闪存存储器可用于目前的许多应用中。在设计上，闪存存储器具有存储单元阵列，其可以被独立地编程和读取。在闪存存储器中的感测放大器可用来决定数据值或储存在非易失性存储器中的数值。在典型的感测结构中，电流感测放大器使用参考电流与流经存储单元的电流进行比较。

EEPROM与闪存存储器可使用多种不同的存储单元结构。当集成电路的尺寸缩小时，基于利用电荷捕获介质层的存储单元结构会比较有优势，因为其生产过程是可以被微缩和简化的。基于利用电荷捕获介质层的存储单元结构包含一种N位(N-bit)存储器。通过在电荷捕获介质层中例如硅氮化物捕获电荷，此存储单元结构可以储存数据。如果捕获负电荷，存储单元结构的临界电压会增加。自电荷捕获层移除负电荷，存储单元结构的临界电压可以被降低。

N-bit装置使用较厚的底氧化物，例如，大于3纳米，通常是大约5至9纳米，以防止电荷流失。不同于直接隧穿，能带至能带间隧穿所引发的热空穴注入(BTBTHH)也可以用来擦除存储单元。不过，热空穴注入可能会破坏氧化物，导致电荷会在高临界电压存储单元中流失，另外电荷会在低临界电压存储单元中增加。此外，在编程和擦除周期中，由于电荷捕获结构内累积有不易擦除的电荷，擦除时间必须逐渐增加。因为空穴注入点和电子注射点彼此不一致且不同时发生，有一些电子在擦除脉冲之后仍然会存在，导致发生电荷的累积。另外，在N-bit闪存存储器装置的擦除过程中，因为工艺不同(例如，沟道长度的变化)，每个存储单元的擦除速度都可能不同。这些擦除速度的差异导致擦除状态产生较宽的Vt分布，其中的一些存储单元变得不易擦除，而且，其中的另一些却变得容易被擦除。因此，在大量的编程与擦除周期之后，标准临界电压Vt的可接受程度会缩小并且其耐受型也会变差。当工艺技术持续按比例缩小时，这样的现象将变得更加严重。

在已知的浮动栅极元件中，是储存1位电荷至一个导电浮动栅极中。N-bit装置具有大量的存储单元，其中每个N-bit存储单元提供两位闪存存储单元，其可以将电荷存储在氧化物-氮化物-氧化物(ONO)介质中。在一个典型的N-bit存储单元结构中，将氮化物层用作一种捕捉材料，位于一个上氧化物层和一个底氧化物层之间。此ONO层结构可以有效地替换浮动栅极装置中的栅极介质层。在具有氮化物层的ONO介质中的电荷，可以被捕捉在一个N-bit存储单元的左侧或右侧。

本发明提供了一种简单的电荷储存结构，以监测在电荷捕捉存储器结构中的电荷效应。另外，本发明也可以一并解决该电荷储存结构可能产生的方向效应。

发明内容

本发明描述一种监测元件，用于监测在半导体制造过程中的电荷效应。在本发明的一个实施例中，电荷储存金属氧化物半导体(CS-MOS)存储器结构包含衬底；氧化物-氮化物-氧化物结构，其覆盖此衬底的上表面并且延伸至源极区域和漏极区域之间的边界上方；以及多晶硅栅极，形成于此氧化物-氮化物-氧化物结构的上方。当将充电源，例如紫外线(UV)光或等离子，投射至电荷储存元件上时，此电荷储存元件的多晶硅栅极可以保护氮化物层不受电荷效应影响。此光源会对此氧化物-氮化物-氧化物结构的侧壁放电。以一种布局结构为例，源极/漏极区主要在第一方向上延伸，多晶硅栅极区主要在第二方向上延伸，所述第二方向大约与此源极/漏极区的第一方向垂直。多晶硅栅极区具有长度Lg，其可根据多晶硅栅极区的宽度测量得到，以及宽度Wg，其可根据源极/漏极区的宽度测量得到。

在本发明的第二实施例中，一种电荷储存虚接地(CS-VG)存储器结构包含衬底；氧化物-氮化物-氧化物结构，其覆盖此衬底的上表面；以及多晶硅栅极，形成于此氧化物-氮化物-氧化物结构的上方。当将光源投射至此电荷储存装置上时，此多晶硅栅极的上表面可以阻止光穿过多晶硅栅极。此光源会对氧化物-氮化物-氧化物结构的侧壁充电。以一种布局结构为例，源极区主要在第一方向上延伸，漏极区主要在此第一方向上延伸，同时，多晶硅栅极区主要在第二方向上延伸，所述第二方向大约与源极和漏极区的第一方向垂直。此多晶硅栅极区具有长度Lg，其可根据源极区和漏极区之间的间距测量得到，和宽度Wg，其可根据此多晶栅极的宽度测量得到。

广义的说，本发明的一个实施例，可以是一种电荷监测元件，包含衬底，具有沟道，其区分第一区域与第二区域；电荷捕捉结构，覆盖在此衬底中的沟道的上表面，此电荷捕捉结构具有侧边；以及多晶硅栅极，覆盖此电荷捕捉结构的上表面，此多晶硅栅极具有上表面与侧边，其与此电荷捕捉结构的侧边对齐；其中，充电源投射电荷至此多晶硅栅极的上表面、此多晶硅栅极的侧边以及此电荷捕捉结构的侧边，此多晶硅栅极的上表面充分地阻挡电荷穿过多晶硅栅极的上表面，并且此电荷源对电荷捕捉结构的侧边充电。

另外的优点为，本发明提供简单的电荷储存元件结构，用于监测电荷效应。本发明也提供不同的元件结构，以控制电荷效应的感测能力。

本发明的结构和方法都在以下的详细说明中公开。在此的描述并非用来界定本发明的范围。本发明是由权利要求进行限定的。在这里和其他的实施例中，本发明的特征，功能与优点可以通过参照下列说明、权利要求和附图，而更加清楚的了解。

附图说明

本发明根据各个特定实施例加以说明，并且制作相关的附图提供参考，其中：

图1A为工艺图示，根据本发明，描述一种电荷储存金属氧化物半导体(MOS)存储器结构的剖面图；

图1B为布局图示，根据本发明，描述一种电荷储存金属氧化物半导体(MOS)存储器结构的俯视图；

图2A为工艺图示，根据本发明，描述一种电荷储存虚接地存储器结构的剖面图；

图2B为布局图示，根据本发明，描述一种电荷储存虚接地存储器结构的俯视图；

图3A为工艺图示，根据本发明，描述此电荷储存金属氧化物半导体(MOS)存储器结构的剖面图，说明其电荷位置与装置电流通路；

图3B为工艺图示，根据本发明，描述此电荷储存金属氧化物半导体(MOS)存储器结构的俯视图，说明其电荷位置与装置电流通路；

图4为图表，根据本发明，描述此电荷储存金属氧化物半导体(MOS)存储器结构的实验结果的IV曲线；

图5A为工艺图示，根据本发明，描述此电荷储存虚接地存储器结构之剖面图，说明其电荷位置与装置电流通路；

图5B为布局图示，根据本发明，描述此电荷储存虚接地存储器结构的俯视图，说明其电荷位置与装置电流通路；

图6为图表，根据本发明，描述此电荷储存虚接地存储器结构的实验结果；

图7A-7D为布局图示，根据本发明，描述在各种方向上用于监测电荷效应的电荷储存金属氧化物半导体(MOS)存储器结构；

图8A-8D为布局图示，根据本发明，描述在各种方向上用于监测电荷效应的电荷储存虚接地存储器结构；以及

图9为框图，根据本发明，描述在一个硅晶圆上，放置各种电荷监测装置。

【主要元件符号说明】

100：电荷储存金属氧化物半导体存储器结构

110：p型衬底

112：沟道宽度X

120：n+型掺杂区

122：n+型掺杂区

130：底介质结构

132：电荷捕捉结构

134：上介质结构

140：多晶栅极

150：漏极电压VD

152：源极电压VS

154：栅极电压Vg

156：衬底电压Vsub

160：布局图

170：沟道长度Lg

172：双箭头

180：沟道宽度Wg

182：双箭头

200：电荷储存金属氧化物半导体存储器结构

210：p型衬底

212：沟道宽度Y

220：n+型掺杂区

222：n+型掺杂区

230：底介质结构

232：电荷捕捉结构

234：上介质结构

240：多晶栅极

250：布局图

270：沟道长度Lg

272：双箭头

280：沟道宽度Wg

282：双箭头

310a：投射光

310b：投射光

310c：投射光

320：左侧壁

322：右侧壁

350：电荷

352：电荷

360：电流通路

400：图示

410：第一曲线

420：第二曲线

430：第三曲线

440：第四曲线

450：临界电压Vt偏移

510：电荷源

520：电荷

522：侧壁

524：侧壁

530：电流通路

600：图示

610：第一曲线

620：第二曲线

630：第三曲线

640：第四曲线

650：临界电压Vt偏移

710：布局图

712：北方

714：西方

720：布局图

722：西方

724：南方

730：布局图

732：南方

734：东方

740：布局图

742：北方

744：西方

810：布局图

812：西方

814：西方

820：布局图

822：南方

824：南方

830：布局图

832：东方

834：东方

840：布局图

842：北方

844：北方

900：硅晶圆

910：电荷监测结构

911：电荷监测结构

912：电荷监测结构

913：电荷监测结构

914：电荷监测结构

具体实施方式

本发明的实施例的结构与方法可以参考图1-9。应该注意的是，这并非将本发明限制在这些已具体公开的实施例中，本发明可以使用其他特征、元件、方法和实施例加以操作。在不同实施例中的相似元件通常会使用相同的参考编号。

图1A为工艺图示，描述电荷储存金属氧化物半导体(CS-MOS)存储器结构100的剖面图。此CS-MOS存储器结构100包含具有n+型掺杂区域120和122的p型衬底110，以及介于n+型掺杂区域120和122之间的p型掺杂区域。p型衬底110的沟道宽度X 112介于左边的n+型掺杂区域120和右边的n+型掺杂区域122之间。底介质结构130(底部氧化物)覆盖衬底110的沟道宽度X 112的上表面；电荷捕捉结构132(例如，硅氮化物层)覆盖底介质结构130；一个上介质结构(上层氧化物)134覆盖电荷捕捉结构132；并且n+型多晶栅极140覆盖上介质结构134的上方。底介质结构130、电荷捕捉结构132以及上介质结构134的组合通常被称为ONO(氧化物-氮化物-氧化物)结构。ONO结构的宽度与p型衬底110的沟道宽度X 112对齐。代表性的上介质包含二氧化硅和硅氧氮化物，其有大约5到10纳米的厚度，或者是其他相似的高介电常数材料，例如Al₂O₃。代表性的底介质包含二氧化硅和硅氧氮化物，其具有厚度大约3到10纳米，或者是其他相似的高介电常数材料。代表性的电荷捕捉结构包含硅氮化物，其具有大约3到9纳米的厚度，或者是其他相似的高介电常数材料，例如金属氧化物(诸如Al₂O₃，HfO₂，CeO₂等等)。电荷捕捉结构可以是不连续的块状或粒子的电荷捕捉材料，或者如图中所示的连续层体。

可以将一个偏压施加给CS-MOS存储器结构100以测量其电气特性。收集不同的测量数据，包括I-V曲线、Vt偏移以及Gm变化，其可以用来检查电荷效应的影响。例如，将1.6V的漏极电压VD 150施加至n+型掺杂区域122，并且将0伏特的源极电压VS 152施加至n+型掺杂区域120，并且栅极电压Vg 154从0伏特扫瞄至6伏特，以检查电流的流动。或者，栅极电压Vg 154可以维持在一个固定值6伏特。衬底电压Vsub 156连接至p型衬底110。过充电MOS存储器结构100会产生较小的电流以及较高的Vt值。

举例来说，类似N-bit存储单元的存储单元结构，可以具有从3纳米至10纳米厚度的底部氧化物，从3纳米到9纳米厚度的电荷捕捉层，以及从5纳米到10纳米厚度的上层氧化物。如SONOS存储单元一样的存储单元结构，可以具有从1纳米至3纳米厚度的底部氧化物，从3纳米到9纳米厚度的电荷捕捉层，以及从3纳米到10纳米厚度的上层氧化物。

一般情况下，进行编程相当于提高存储单元结构的临界电压，并且进行擦除相当于降低存储单元结构的临界电压。但是，本发明所包含的产品和方法，其编程可以是提高存储单元结构的临界电压，并且擦除可以是降低存储单元结构的临界电压。此外，本发明可包含的产品和方法，其编程也可以是降低存储单元结构的临界电压，并且擦除也可以是提高存储单元结构的临界电压。

图1B为布局图示160，描述一种CS-MOS存储器结构100的俯视图，其具有许多层次，包含p型衬底110、源极，其作为n+型掺杂区域120、漏极，其作为n+型掺杂区域122、以及多晶硅栅极140。此存储器结构具有以符号Lg 170表示的沟道长度和以符号Wg 180表示的沟道宽度。沟道长度Lg 170由多晶硅栅极140的水平方向的长度加以定义，如双箭头172标示的那样。沟道宽度Wg 180由源极120和漏极122的水平方向的长度加以定义，如双箭头182标示的那样。

图2A为工艺图示，说明一种CS-VG存储器结构200的剖面图。电荷储存虚接地存储器结构200包含具有n+型掺杂区域220和222的p型衬底210，以及在n+型掺杂区域220和222之间的p型掺杂区域。p型衬底210的沟道宽度Y 212位于左边的n+型掺杂区域220和右边的n+型掺杂区域222之间。底介质结构230覆盖n+型掺杂区域220的上表面、沟道宽度Y 212和n+型掺杂区域220。电荷捕捉结构232覆盖底介质结构230，并且上介质结构234覆盖此电荷捕捉结构232，并且多晶栅极240覆盖在此上介质结构234上。底介质结构230、电荷捕捉结构232、上介质结构234的组合通常称为ONO结构。ONO结构的宽度与n+型掺杂区域220、沟道宽度Y 212和n+型掺杂区域222的整体宽度对齐。

图2B为布局图示250，描述一种CS-VG存储器结构200的俯视图，具有包含p型衬底210、源极区220、漏极区222和多晶硅栅极240的层次。此存储器结构具有以符号Lg 270表示的沟道长度和以符号Wg 280表示的沟道宽度。沟道长度Lg 270由源极区220和漏极区222之间的间距决定，如双箭头272的标示。沟道宽度Wg 280由多晶硅栅极240在垂直方向上的长度决定，如双箭头282标示的那样。

图3A为工艺图示，描述一种CS-MOS存储器结构100的剖面图，显示电荷的位置与元件电流通路。电荷充电源，如紫外线(UV)光，向不同方向发光，包含来自上方的投射光310a、来自左方的投射光310b以及来自右方的投射光310c。多晶硅栅极140阻挡全部或大多数来自上方的投射光310a进入多晶硅栅极140与电荷捕捉结构132。来自左方的光310b对电荷捕捉结构132的左侧壁320充电。而来自右方的光310c对电荷捕捉结构132的右侧壁322充电。

图3B为工艺图示，描述一种CS-MOS存储器结构100的俯视图，显示电荷的位置与元件电流通路。因为多晶硅栅极140阻挡来自投射光310a的电荷进入多晶硅栅极140，大量的电荷350会沿着电荷捕捉结构132的左侧壁320聚集，大量的电荷352也会沿着电荷捕捉结构132的右侧壁322聚集。在源极120与漏极122之间，会有双向元件电流通路360。

图4为图表400，描述此电荷储存金属氧化物半导体(CS-MOS)存储器结构100的实验结果的IV(Id-Vg)曲线。此图表400显示第一曲线410，表示使用UV光之前，第二曲线420，表示使用UV1光，第三曲线430，表示使用UV2光，以及第四曲线440，表示使用UV3光。使用临界电压Vt 450来监测此电荷储存金属氧化物半导体(CS-MOS)存储器结构100的电荷反应。Vt的电位偏移450会随着UV光充电时间的总量上升而一起增加，因此可以监测该UV光的电荷效应。

图5A为工艺图示，描述此电荷储存虚接地CS-VG存储器结构200的剖面图，说明其电荷的位置与元件电流通路。电荷充电源510，如紫外线(UV)光，向多晶硅栅极140位置的方向发光。多晶硅栅极240阻挡全部或大多数的投射光510进入多晶硅栅极240与电荷捕捉结构232。但是，此电荷充电源510会对多晶硅栅极240的侧壁充电，如图中在电荷捕捉结构232中的电荷520。

图5B为布局图示，描述此电荷储存虚接地CS-VG存储器结构的俯视图，说明其电荷的位置与元件电流通路。虽然多晶硅栅极240阻挡投射光510进入多晶硅栅极240，此电荷充电源510也同时投射光至栅极区的侧壁522与524附近，以注入大量电荷520至电荷捕捉结构232。沿着多晶硅栅极240的长度方向上，装置电流通路530可作双向的流动。当在图3B的布局图示中，电荷沿着多晶硅栅极140的侧边垂直地聚集，在图5B的布局图示中，电荷会沿着多晶硅栅极240的侧边水平地聚集。

图6为图表600，描述此电荷储存虚接地CS-VG存储器结构200的实验结果的IV(Id-Vg)曲线。此图表600显示第一曲线610，表示使用UV光之前，第二曲线620，表示使用UV1光，第三曲线630，表示使用UV2光，以及第四曲线640，表示使用UV3光。使用临界电压Vt 650来监测存储单元的电荷反应。Vt的电位偏移650会随着UV光充电时间的总量上升而一起增加，因此可以监测UV光的电荷效应。

图7A-7D为布局图示710、720、730、740，描述在各种方向上用于监测电荷效应的电荷储存金属氧化物半导体(CS-MOS)存储器结构。在布局图示710、720、730、740中的每一个布局都表示在电荷储存金属氧化物半导体(CS-MOS)存储器结构100上的不同电流方向，用来监测每一个不同电荷反应。在布局图示710中，多晶硅栅极140置于北方方向712上，具有在北方方向上的方向效应与向西方方向714上流动的电流。在布局图示720中，多晶硅栅极140置于西方方向722上，具有在西方方向上的方向效应与向南方方向724上流动的电流。在布局图示730中，多晶硅栅极140置于南方方向732上，具有在南方方向上的方向效应与向东方方向734上流动的电流。在布局图示740中，多晶硅栅极140置于东方方向742上，具有在东方方向上的方向效应与向西方方向744上流动的电流。

图8A-8D为布局图示，描述在各种方向上用于监测电荷效应的电荷储存虚接地CS-VG存储器结构200。在布局图示810、820、830、840中的每一个布局都表示在CS-VG存储器结构上的不同电流方向，用来监测每一个不同电荷反应。在布局图示810中，多晶栅极240置于西方方向812上，具有在东方方向上的方向效应与向西方方向814上流动的电流。在布局图示820中，多晶硅栅极240置于南方方向822上，具有在南方方向上的方向效应与向南方方向824上流动的电流。在布局图示830中，多晶硅栅极240置于东方方向832上，具有在东方方向上的方向效应与向东方方向834上流动的电流。在布局图示840中，多晶硅栅极240置于北方方向842上，具有在北方方向上的方向效应与向北方方向844上流动的电流。

图9为框图，描述在硅晶圆900上，放置各种电荷监测结构910、911、912与914，以感测在硅晶圆上的电荷效应。每一个电荷监测结构910-914都包含CS-MOS存储器结构与CS-VG存储器结构。不同的电荷监测结构910-914可以放置在此硅晶圆900上的任意位置，以监测此硅晶圆900上任意一个特定位置的电荷反应。

本发明已通过特定的实施例加以说明。举例来说，在本发明中，电荷储存结构可以应用于任意一种电荷捕捉存储器装置或其组合，包括n沟道与p沟道SONOS型的装置与浮动栅极存储器。因此，本说明与附图只是作为说明本发明的原理而不是用来限制其范围，本发明的范围应由所附的权利要求加以界定。

Claims (23)

1、一种电荷监测元件，包含：

衬底，具有沟道，其分隔第一区域与第二区域；

电荷捕捉结构，覆盖在所述衬底中的沟道的上表面，所述电荷捕捉结构具有侧边，其中所述电荷捕捉结构的宽度与所述衬底中的沟道的宽度对齐；以及

多晶硅栅极，覆盖所述电荷捕捉结构的上表面，所述多晶硅栅极具有上表面与侧边，所述多晶硅栅极的侧边与所述电荷捕捉结构的侧边对齐；

其中，充电源发射电荷至所述多晶硅栅极的上表面、所述多晶硅栅极的侧边、以及所述电荷捕捉结构的侧边，所述多晶硅栅极的上表面充分阻挡所述电荷穿过所述多晶硅栅极的上表面，所述充电源提供电荷至所述电荷捕捉结构的侧边。

2、如权利要求1所述的电荷监测元件，其中，所述电荷捕捉结构包含氧化物-氮化物-氧化物层迭。

3、如权利要求1所述的电荷监测元件，其中，所述电荷捕捉结构包含氮化物-氧化物层迭。

4、如权利要求1所述的电荷监测元件，其中，所述电荷捕捉结构包含氧化物-氮化物-氧化物-氮化物-氧化物层迭。

5、如权利要求1所述的电荷监测元件，其中，所述第一区域包含n+型掺杂源极区域，且所述第二区域包含n+型掺杂漏极区域。

6、如权利要求1所述的电荷监测元件，还包括连接所述第一区域的源极端点；连接所述第二区域的漏极端点；以及连接所述多晶硅栅极的栅极端点，其中，所述源极端点的电压为0伏特，所述漏极端点的电压为1.6伏特，并且所述栅极端点的电压为可变电压，在0伏特至6伏特之间，以测量从所述第二区域流向所述第一区域的电流。

7、如权利要求1所述的电荷监测元件，其中，所述充电源包含紫外光源。

8、一种电荷监测元件，包含：

衬底本体，具有上表面，所述衬底本体具有第一区域和第二区域；

电荷捕捉结构，覆盖在所述衬底本体之上且具有侧边，其中所述电荷捕捉结构的宽度与所述衬底中的沟道的宽度对齐；以及

多晶硅栅极，覆盖所述电荷捕捉结构，所述多晶硅栅极具有上表面与侧边，所述多晶硅栅极的侧边与所述电荷捕捉结构的侧边对齐；

其中，光源投射电荷至所述多晶硅栅极、所述多晶硅栅极的侧边、以及所述电荷捕捉结构的侧边，所述多晶硅栅极的上表面充分阻挡所述电荷穿过所述多晶硅栅极的上表面，并且，所述光源提供电荷至所述电荷捕捉结构的侧边。

9、如权利要求8所述的电荷监测元件，其中，所述电荷捕捉结构包含氧化物-氮化物-氧化物层迭。

10、如权利要求8所述的电荷监测元件，其中，所述电荷捕捉结构包含氮化物-氧化物层迭。

11、如权利要求8所述的电荷监测元件，其中，所述电荷捕捉结构包含氧化物-氮化物-氧化物-氮化物-氧化物层迭。

12、如权利要求8所述的电荷监测元件，其中，所述第一区域包含n+型掺杂源极区域，并且所述第二区域包含n+型掺杂漏极区域。

13、如权利要求8所述的电荷监测元件，其中，所述充电源包含紫外光源。

14、一种电荷储存金属氧化物半导体存储器元件的布局结构，包含：

源极长条区域和漏极长条区域，主要在第一方向上延伸；

多晶硅栅极长条区域，覆盖在所述源极长条区域和漏极长条区域之上，且主要在第二方向上延伸，所述第二方向与所述源极长条区域和漏极长条区域的第一方向垂直，所述多晶硅栅极在所述第二方向上的充电区域具有侧边以储存电荷，其中，所述元件具有沟道长度，其由所述多晶硅栅极区的充电区域的宽度界定，以及沟道宽度，其由所述源极长条区域和漏极长条区域的宽度界定。

15、如权利要求14所述的布局结构，其中，所述源极长条区域和漏极长条区域的第一方向包含水平东西方向，并且电流从东向西流动，其中，所述元件监测在北方方向上的电荷效应。

16、如权利要求14所述的布局结构，其中，所述源极长条区域和漏极长条区域的第一方向包含垂直南北方向，并且电流从北向南流动，其中，所述元件监测在西方方向上的电荷效应。

17、如权利要求14所述的布局结构，其中，所述源极长条区域和漏极长条区域的第一方向包含水平东西方向，并且电流从西向东流动，其中，所述元件监测在南方方向上的电荷效应。

18、如权利要求14所述的布局结构，其中，所述源极长条区域和漏极长条区域的第一方向包含南北方向，并且电流从南向北流动，其中，所述元件监测在东方方向上的电荷效应。

19、一种电荷储存虚接地的存储器元件的布局结构，包含：

源极区，主要在第一方向上延伸；

漏极区，主要在所述第一方向上延伸且平行于所述源极区；

多晶硅栅极区，覆盖在所述源极区与所述漏极区之上，且主要在第二方向上延伸，所述第二方向与所述源极区和所述漏极区的所述第一方向垂直，所述多晶硅栅极在所述第二方向上的充电区域具有侧边以储存电荷，其中，所述元件具有沟道长度，其由所述源极区和所述漏极区之间的间距界定，以及沟道宽度，其由所述多晶硅栅极的充电区域的长度界定。

20、如权利要求19所述的布局结构，其中，所述源极区和所述漏极区的第一方向包含水平方向，并且电流从东向西流动，并且其中，所述元件监测在东方方向上的电荷效应。

21、如权利要求19所述的布局结构，其中，所述源极区和所述漏极区的所述第一方向包含垂直方向，并且电流从北向南流动，其中，所述元件监测在南方方向上的电荷效应。

22、如权利要求19所述的布局结构，其中，所述源极区和所述漏极区的所述第一方向包含垂直方向，并且电流从西向东流动，其中，所述元件监测在东方方向上的电荷效应。

23、如权利要求19所述的布局结构，其中，所述源极区和所述漏极区的所述第一方向包含水平方向，并且电流从北向南流动，其中，所述元件监测在北方方向上的电荷效应。

Images