CN100581475C - 一种医用x射线ccd型数字摄像机 - Google Patents

Abstract

一种医用X射线CCD型数字摄像机，采集CCD输入图像并进行校正和处理，包括图像增强，递归滤波和显示均衡等，最终得到完整清晰的X射线图像进行存储和显示，同时完成X射线自动曝光增益控制功能，在保证了图像质量的同时最大程度上减少了X射线对病人的辐射伤害，具有设计结构简洁紧凑，灵活方便，成本低，扩展性好的特点。

Description

一种医用X射线CCD型数字摄像机

技术领域

本发明涉及医学X射线成像领域，具体涉及一种医用X射线CCD型数字摄像机。

背景技术

X射线成像技术是医学领域中疾病诊断最常用的技术之一，其发展趋势是成像更快，图像质量更高，操作更方便和全数字化。

目前常用的数字化成像所采用的方法有两种，一种是通过硬件采集图像到计算机中，利用软件进行校正和处理之后进行存储和显示，缺点是无法实现高速实时，而且必须跟主控计算机相连接，设计和使用都不方便，稳定性差；另一种是完全通过硬件实现，速度快而且稳定性好。目前一般采用的硬件实现方法是采用专用芯片设计，缺点是灵活性差，成本高，或者采用MCU加可编程器件的设计，缺点是可扩展性差，设计复杂。

发明内容

本发明的目的在于提供一种设计灵活、结构简洁紧凑、使用方便，可靠稳定，成本低，能够完成CCD输出图像的采集、校正、处理、存储、显示和X射线自动曝光增益控制的医用X射线CCD型数字摄像机。

为达到上述目的，本发明采用的技术方案是：包括带有镜头的CCD，CCD的输出端与AD模数转换芯片相连，CCD的输入端与CCD前端时序控制芯片相连，AD模数转换芯片和CCD前端时序控制芯片的输入端通过AD驱动模块和CCD时序驱动模块与FPGA相连，FPGA还连接有负责保存FPGA的配置文件并且在摄像机上电时对FPGA进行配置FPGA配置芯片，AD模数转换芯片的数据输出端通过FPGA内部的图像输入接口模块接入到FPGA中，FPGA内的X射线自动曝光增益控制模块完成自动曝光增益控制后由图像采集与校正处理模块和图像存储与显示控制模块处理后输出的图像数据信号和视频显示控制信号通过视频DA转换芯片接入到通道0显示终端和通道1显示终端进行显示，或经LVDS驱动芯片输出数字图像数据由采集卡进行采集，FPGA还通过内部的存储控制器模块与存储器组相连，通过DA转换芯片光藕芯片和X射线机接口相连，通过RS232转换芯片与主控设备接口及驱动镜头的镜头马达相连接；

所述的FPGA还具有图像采集与校正处理模块，图像存储与显示控制模块和NiosII软核微处理器及其接口模块，NiosII软核微处理器及其接口模块包括微处理NiosII软核、第1接口模块和第2接口模块，其中第1接口模块连接NiosII软核和图像采集与校正处理模块，第2接口模块连接NiosII软核和图像存储与显示控制模块；图像采集与校正处理模块的AD驱动模块，CCD时序驱动模块，图像输入接口模块和X射线自动曝光增益控制模块通过第1接口模块与NiosII软核相连，实现NiosII软核对AD的增益。

所述的图像采集与校正处理模块内部还包括第1SDRAM控制器模块，以及依次连接的伽玛校正模块，坏点校正模块，非均匀性校正模块，基于运动估计的自适应图像递归滤波处理模块，图像增强处理模块和图像显示均衡处理模块，上述各个模块通过第1接口模块与NiosII软核相连，实现NiosII软核对各个模块工作情况的监控。

所述的坏点校正模块包括依次连接的坏点测试模块，坏点坐标队列模块，坐标比较模块，插值补偿模块和坏点校正控制接口模块，插值补偿模块通过坏点校正控制接口模块与第1接口模块相连接，并由NiosII软核配置接口对是否进行坏点校正做出控制；非均匀性校正模块包括非均匀性校正控制接口模块，非均匀性校正计算模块，横向校正参数产生模块62和纵向校正参数产生模块63，其中横向校正参数产生模块62和纵向校正参数产生模块63分别在水平和垂直方向上针对影像增强仪线性加抛物面性的特性所造成的图像失真进行校正，非均匀性校正控制接口模块60分别与第1接口模块6，非均匀性校正计算模块61，横向校正参数产生模块62和纵向校正参数产生模块63相连接，实现NiosII软核10分别对水平方向，垂直方向上的线性校正幅度和抛物面性校正幅度的控制；基于运动估计的自适应图像递归滤波处理模块25包括中值滤波模块70，运动估计模块74，递归滤波处理模块79和递归滤波控制接口模块84，其中中值滤波模块70包括中值计算模块71和第一RAM组72、73，运动估计模块74中包括搜索模块75，搜索结果处理模块76和第二RAM组77、78，通过与第1SDRAM控制器模块26的通信访问帧缓存数据，采用SAD绝对误差为评判标准，完成全搜索块匹配运动估计算法并输出运动矢量，递归滤波模块79包括递归滤波计算模块80，滤波控制模块81和第三RAM组82、83，与第1SDRAM控制器模块26通信访问帧缓存数据，并利用输入的运动矢量完成递归滤波算法，其中的滤波控制模块81完成搜索质量下降时递归滤波输出到中值滤波输出的切换，递归滤波控制接口模块84分别与第1接口模块6，运动估计模块74和递归滤波模块79相连接，实现NiosII软核10对滤波效果的控制；图像增强处理模块28包括增强处理控制接口模块102，归一化计算模块101，计算单元100，RAM和寄存器，增强处理控制接口模块102分别与第1接口模块6，归一化计算模块101和多个计算单元相连接，实现NiosII软核10对滤波效果的控制。

所述的图像存储与显示控制模块9内部包括Overlay字符叠加数据输入管理模块33，Overlay数据输出管理模块34，Overlay数据叠加模块40，图像数据输入存储管理模块35，通道0图像数据输出管理和显示控制模块36，通道0双线性插值模块38，通道0伽玛校正模块41，通道1图像数据输出管理和显示控制模块37，通道0输出管理模块39，通道1伽玛校正模块42，视频控制信号产生模块43和第2SDRAM控制器模块31，上述各个模块与第2接口模块8相连接，实现NiosII软核10对各个模块工作情况的监控；所述的通道0显示伽玛校正模块41和通道1显示伽玛校正模块42包括针对CCD的伽玛校正模块22，其内部使用的LUT查找表由双端口RAM构成，该RAM的写端口直接与NiosII软核10的Avalon总线连接，实现NiosII软核10对校正幅度的控制。

所述的通道0双线性插值模块38和通道0输出管理模块39包括第一寄存器REG112、第二寄存器REG113，第四RAM组116、117，第一计算单元111、第二计算单元115，第一选择器114、第二选择器118和双线性插值控制接口模块110，第一选择器114输出水平方向上进行插值之后的像素序列，第二选择器118输出垂直方向上进行插值之后的像素序列，双线性插值控制接口模块110与第二选择器118和第2接口模块8相连接，实现NiosII软核10对是否进行双线性插值做出控制。

所述的图像数据输入存储管理模块35和图像输出管理和显示模块36、37配合，通过与第2SDRAM控制器模块31的通信实现图像数据在第2SDRAM32中的存储，实现与NiosII软核10的通信，通过LVDS驱动芯片20输出数字图像数据给采集卡21，同时通过视频DA转换芯片11双通道输出模拟信号给显示终端12、13，并且在双通道显示终端上显示不同的图像以便对比，支持垂直镜像，水平镜像，垂直加水平镜像显示功能；所述的视频控制信号产生模块43输出多种制式的视频显示控制信号，适用于不同类型的显示终端。

所述的Overlay字符叠加数据输入管理模块33通过一个FIFO直接和NiosII软核10相连接，FIFO写端口和Avalon总线相连接，读端口和Overlay字符叠加数据输入管理模块33相连接，通过NiosII软核10输入Overlay数据，通过与第2SDRAM控制器模块31的通信实现Overlay数据在第2SDRAM32中的缓存，配合Overlay输出管理模块34输出给Overlay数据叠加控制模块40与图像数据进行叠加，最终在显示终端上显示叠加了菜单信息和消隐圆的X射线图像，实现与NiosII软核10的通信。

NiosII软核10通过内部的SDRAM控制器和外部的SDRAM存储器进行通信，通过内部的Flash控制器与Flash存储器进行通信，通过内部的串口控制器和外部的串口进行通信，NiosII软核10平台上的软件管理系统完成Flash中摄像机参数配置的存取，提供用户使用界面，通过串口连接主控设备接口19，并按照主控设备发送的命令做出相应的工作参数的修改，实现人机交互。

该摄像机以FPGA为控制核心，并植入NiosII软核，在其平台上创建软件管理系统，完成CCD输出图像的采集、校正、处理、存储和显示，是一种设计灵活，结构简洁紧凑、使用方便、可靠稳定，低成本的多功能一体化数字摄像机。

附图说明

图1为本发明的整体电路原理框图；

图2为本发明FPGA芯片内部的电路原理框图；

图3为本发明自动X射线曝光增益控制的模块框图；

图4为本发明坏点校正的模块框图；

图5为本发明非均匀性校正的模块框图；

图6为本发明基于运动估计的自适应递归滤波处理的模块框图；

图7为本发明图像增强处理的模块框图；

图8为本发明线性插值的模块框图；

图9为本发明Overlay数据的处理流程框图；

图10为本发明NiosII软核平台上的软件系统工作流程图；

图11为本发明叠加了消隐圆和菜单信息的图像。

具体实施方式

下面结合对本发明作进一步详细说明。

具体实施方式

本发明的整体电路原理框图如图1所示，具有CCD2，CCD前端时序控制芯片3，AD模数转换芯片4，视频DA数模转换芯片11，FPGA芯片5和FPGA的外围芯片，包括FPGA的配置芯片14，外部存储器组15，光藕芯片16，RS232转换芯片18。通过镜头1使被摄物在CCD上成像，FPGA5通过发送正确的时序控制信号控制CCD2，CCD前端时序控制芯片3和AD模数转换芯片4工作，产生的模拟图像数据经过AD模数转换芯片4转换为数字图像数据，输入到FPGA5中。视频DA转换芯片11接收FPGA5输出的视频显示控制信号，以及双通道的经过处理和校正的数字图像数据，经过模数转换之后，在通道0显示终端12和通道1显示终端13上进行显示。FPGA配置芯片14负责保存FPGA5的配置文件并且在摄像机上电时对FPGA5进行配置，存储器组15用于FPGA5内部模块工作时的数据缓存，通过光藕芯片和DA转换芯片16输入和输出X射线机接口17的控制信号，光藕芯片用于光电隔离，DA转换芯片用于数模转换，RS232转换芯片18提供串口通信信号，方便输入和输出主控设备接口19的控制信号，主控设备可以为主控计算机或者使用串口通信的按键板，易于用户操作。FPGA5是整个系统的核心控制设备，其内部包括图像采集与校正处理模块7，图像存储与显示控制模块9，NiosII软核10，第1接口模块6和第二接口模块8。AD模数转换芯片4输出的图像数据，通过采集和校正模块7之后得到完整清晰的图像数据，然后通过图像存储与显示控制模块9输出给视频DA数模转换芯片，NiosII软核10通过第1接口模块6与图像采集与校正处理模块7相连接，通过第2接口模块8与图像存储与显示控制模块9相连接，NiosII软核10平台上的软件管理系统可以对整个系统进行监控。

本发明的FPGA芯片内部的电路原理框图如图2所示，CCD时序驱动模块46用于发送控制信号给CCD芯片2和CCD前端时序控制芯片3，AD驱动模块45用于发送控制信号给AD模数转换芯片4，图像数据输入接口模块44接收AD模数转换芯片4所输出的图像数据，完成数据采集功能，同时还完成窗宽窗位变换功能，图像数据输入接口模块44还提供图像负像和测试图像输出，其中测试图像包括垂直条纹图像，水平条纹图像，斜条纹图像以及动态条纹图像输出的功能，以方便测试。数据采集过程中需要的工作参数例如AD模数转换芯片4的增益，CCD芯片2的工作模式，窗宽窗位的方式等均可通过配置接口进行配置。AD模数转换芯片4输出数字图像数据到FPGA5内部之后，依次通过针对伽玛校正模块22，坏点校正模块23，非均匀性校正模块24，基于运动估计的图像递归滤波处理模块25，图像增强模块28，然后输出给图像存储与显示控制模块8，同时X射线自动曝光增益控制模块29实时统计当前帧的图像亮度信息用于作自动曝光增益控制。其中第1SDRAM控制器模块26与第1SDRAM存储器27通信，用于存储递归滤波处理过程中图像数据的缓存。

图像数据输入存储管理模块35通过第2SDRAM控制器模块31将存储经过校正和处理的图像存储在第2SDRAM存储器32中。通道0输出管理和显示控制模块通过第2SDRAM控制器模块将存储在第2SDRAM存储器32中的图像数据读出，经过通道0线性插值模块38输出给Overlay叠加控制模块40，叠加Overlay数据之后经过通道0伽玛校正模块41输出到FPGA5外部，通道1与通道0工作流程相同，且相互之间完全独立的。图像显示支持水平镜像，垂直镜像，水平加垂直镜像功能，并且支持X射线曝光期间的图像动态显示和非曝光期间的帧存静态显示。视频控制信号产生模块43根据用户所需的显示制式输出各种视频显示控制信号，包括行同步信号，行数据有效信号，行消隐有效信号，场同步信号，场数据有效信号，场消隐有效信号，数据复合同步信号，消隐复合同步信号等，一方面用于控制通道0和通道1的数据流，另一方面用于控制显示终端12、13和驱动视频DA转换芯片11。Overlay数据输入管理模块33用于接收和管理NiosII软核10输入的Overlay数据，通过第2SDRAM控制器模块31存储在第2SDRAM存储器32中。Overlay数据输出管理模块34用于通过第2SDRAM控制器模块将存储在第2SDRAM存储器32中的Overlay数据读出，并输出给Overlay叠加控制模块40。上述22，23，24，25，28，29，33，34，35，36，37，38，39，40，41，42，44，45，46模块都有参数配置和访问接口，可以对参数进行访问或者配置，方便系统管理，增强摄像机的灵活性。

NiosII软核10需要配置：NiosII/f cpu(NiosII快速型cpu核)，Avalon三态总线，Jtag接口，DMA控制器，定时器，RS-232串口，片上RAM，EPCS串行Flash控制器，Flash存储器接口，SDRAM存储器接口以及若干PIO接口(即通用IO口)，与NiosII软核10直接相连接的外围存储有FLASH芯片和SDRAM芯片，NiosII软核10通过内部的Flash控制器和SDRAM控制器和外部存储器进行通信。NiosII软核接口模块用于译码Avalon总线地址，分别包括第1接口模块6和第2接口模块8，NiosII软核10通过第1接口模块6与图像采集和校正处理模块7相连接，通过第2接口模块8与图像存储和显示控制模块9相连接，通过这连个接口模块，完成NiosII软核10对其外部各个子模块的参数配置和访问。同时NiosII软核10还负责产生Overlay数据，包括消隐圆和菜单信息，以及通过串口通信的方式实现人机交互等功能。

本发明的自动X射线曝光增益控制模块框图如附图3所示，包括Binning模块131，选择器132，计算模块133以及DA数模转换芯片驱动模块134，其中Binning工作模式是一种将相邻行、列像素合并输出的一种方式。工作原理是：CCD时序驱动模块46可以控制CCD进行正常读出或者弱读出模式130，原始图像数据输入之后分为两路，由选择器132根据弱读出信号进行选择，如果不是弱读出数据则选择经过Binning模块131的一路数据，否则选择原始数据输入到计算模块133中，计算得到的控制信号输出给CCD时序驱动模块46用于时序控制，同时还配合DA数模转换芯片驱动模块134，经过DA数模转换后输出模拟电压控制信号，包括AEC自动曝光控制信号和IBS图像亮度信号，最终完成X射线自动曝光增益控制的功能。

本发明的坏点校正模块框图如附图4所示，包括坏点测试模块50，坏点坐标队列模块51，插值补偿模块52，坐标比较模块53和坏点校正控制接口模块54，其中坏点坐标队列模块51内部包括两个RAM，分别实现白色坏点坐标队列和黑色坏点坐标队列。工作原理是：在测试模式下，对于每个CCD芯片首先输入黑帧，由坏点测试模块50测试白色坏点并纪录坏点坐标到坏点坐标队列模块51中，然后输入白帧，由坏点测试模块50测试黑色坏点并纪录坏点坐标到坏点坐标队列模块51中；在正常工作模式下，即用户模式下，坐标比较模块53预读队列中的白色坏点和黑色坏点坐标，与输入像素的坐标比较，定位坏点之后在插值补偿模块52中进行补偿，具体的是采用临近像素插值代替坏点像素输出，并且将该坏点坐标弹出队列。本模块针对CCD芯片中存在的未知位置的非连续坏点进行校正，防止了错误数据的产生。

本发明的非均匀性校正模块框图如图5所示，包括非均匀性校正控制接口模块60，非均匀性校正计算模块61，横向校正参数产生模块62，纵向校正参数产生模块63。工作原理是：影像增强仪的非均匀性为多项式特性，可粗略描述为抛物面和线性共同作用产生的特性，表现为在均匀光照的条件下，整个图像呈现中间亮四周暗，本模块中从抛物面和线性的角度上对图像进行整体上的校正，当数据输入到本模块中后，依次计算校正参数，并将像素数据与校正参数相乘得到校正后的数据，为了减轻FPGA的计算负担，对于校正参数的计算采用了微量递增计算的形式，计算公式如下所示：

Dout＝Din×(para_x+para_y-min)；

Din：为输入的未校正的像素值；

Dout：输出的校正后的像素值；

para_x：横向上的校正参数；

para_y：纵向上的校正参数；

min：平衡校准参数；

其中，横向上的校正参数和纵向上的校正参数计算方式如下：

para_x＝para_x1×para_xp

＝[para_x1(0，0)+Δx₁]×[para_xp(0，0)+(x-x₀)Δx_p]

para_y＝para_y1×para_yp

＝[para_y1(0，0)+Δy₁]×para_yp(0，0)+(y-y₀)Δy_p]

para_x1：横向上的线性校正参数；

para_xp：横向上的抛物线校正参数；

para_x1(0，0)：横向上的线性校正曲线初始参数；

Δx₁：横向上的线性校正曲线斜率增量参数；

x：当前像素横坐标；x₀：横坐标中心；

para_xp(0，0)：横向上的抛物性校正曲线初始参数；

Δx_p：横向上的抛物线校正曲线斜率增量参数；

para_y1：纵向上的线性校正参数；

para_yp：纵向上的抛物线校正参数；

para_y1(0，0)：纵向上的线性校正曲线初始参数；

Δy₁：纵向上的线性校正曲线斜率增量参数；

y：当前像素纵坐标；y₀：纵坐标中心；

para_yp(0，0)：纵向上的抛物性校正曲线初始参数；

Δy_p：纵向上的抛物线校正曲线斜率增量参数；

工作流程如下：每帧数据输入之前，通过接口模块60对para_x1(0，0)，Δx₁，x₀，para_xp(0，0)，Δx_p，para_y1(0，0)，Δy₁，y₀，para_yp(0，0)，Δy_p，min参数进行设置，图像数据输入过程中根据当前像素横，纵坐标，通过横向校正参数产生模块62和纵向校正参数产生模块63分别计算出横向和纵向的校正参数，并输入到非均匀性校正计算模块61中作校正，具体做法是将横向和纵向的校正参数相加，然后减去平衡校准参数以防止改变图像的整体亮度，最后乘以当前像素值就是校正之后的像素数据。通过非均匀性接口模块60控制初始化参数可以分别从横向和纵向上控制校正幅度。

本发明的伽玛校正模块如图2所示，包括针对CCD的伽玛校正模块22，针对通道0显示器伽玛校正模块41、针对通道1显示器的伽玛校正模块42。本发明中的伽玛校正模块采用LUT查找表实现，输入的图像数据在LUT表中查找得到校正后的图像数据输出，LUT表由一个双端口RAM构成，其写端口与NiosII软核10的Avalon总线直接相连接，参数可以由NiosII软核直接写入校正参数以控制校正的幅度，方便灵活。

本发明的基于运动估计的自适应递归滤波处理模块框图如图6所示，包括中值滤波模块70，运动估计模块74，递归滤波处理模块79和递归滤波控制接口模块84。其中中值滤波模块70包括中值计算模块71，还有RAM72和RAM73可以缓存两行图像数据。运动估计模块73包括搜索模块74，搜索结果处理模块75，还有RAM77和RAM78分别用来保存输入未处理的当前帧图像数据和从第1SDRAM存储器27中读入的前帧图像数据。递归滤波模块76包括递归滤波计算模块77和滤波控制模块78，还有RAM82和RAM83分别用来保存输入未处理的当前帧图像数据和从第1SDRAM存储器27中读入的前帧图像数据，与第1SDRAM存储器通信的过程中需要利用第1SDRAM控制器26。

X线成像系统中由于CCD、电源部分都会随机引入噪声，当需要医生对实时采集的X线照片进行病理诊断时，这种噪声在某种程度上会影响到医生的判断，这样就产生了需要对所采集的图像实时进行去降噪处理的环节。递归滤波是一种很好的抑制X射线成像系统中量子噪声的处理方法，但是在对运动处理物体的处理过程中会引起尾影，造成图像的模糊，而自适应的递归滤波则能够在降噪的同时抑制尾影。

本模块就是这样一种自适应递归滤波处理模块，工作原理是：当数据输入到本模块中时，首先在RAM77中进行缓存，同时从前帧数据缓存86中读取数据到RAM78中，这两个RAM都采用了乒乓技术，以正确的顺序给搜索模块75上载数据，搜索模块75采用一维的处理单元阵列实现，上载的同时当前帧数据输入到RAM82中作第二次缓存，上载完毕之后就得到了搜索结果并输入到搜索结果处理模块76中，去除明显不可靠的搜索结果，并对所有搜索结果进行平滑处理，最后计算出运动矢量，本发明中采用的搜索结果评判标准是SAD绝对误差，对搜索结果的平滑处理采用3×3的高斯滤波窗。所得到的运动矢量输入到递归滤波计算模块80中，根据这个运动矢量从前帧数据缓存86中读取数据到RAM83中，RAM83和RAM82中的数据输入到递归滤波计算模块80中进行递归滤波处理，处理结果存入到处理后数据缓存85中，同时该运动矢量对应的SAD值输入到滤波控制模块81中，如果该SAD值大于某个阈值，则用中值滤波代替递归滤波结果，具体做法是当数据输入到本模块中时，通过中值滤波计算模块71得到滤波结果，本发明中采用3×3模板和快速中值计算，RAM72和RAM73用于进行必要的行缓存。处理之后的图像数据从缓存86中读出后输出，缓存85和缓存86实际上是乒乓关系。通过递归滤波控制接口模块84可以对搜索结果平滑滤波参数，SAD阈值等工作参数进行配置和访问。

本发明的图像增强处理模块框图如图7所示，包括行缓存RAM91，行缓存RAM92，行缓存RAM93，行缓存RAM94，寄存器REG阵列，计算单元95，计算单元86，计算单元97，计算单元98，计算单元99，计算单元100，归一化计算模块101和增强处理控制接口模块102。

对X线图像进行增强处理，可以锐化边缘，以使细血管等信息更清晰，便于医生诊断。本发明采用5×5的滤波模板，使用了4个RAM作为行缓存和20个寄存器作为像素点缓存，使用了6个计算单元进行滤波计算和一个归一化计算模块进行归一化计算，通过增强处理控制接口102可以给各个计算单元还有归一化计算模块101进行参数配置和访问，包括滤波模板的参数和归一化参数，灵活性好。

本发明的图像双线性插值模块框图如图8所示，包括计算单元111，计算单元115，寄存器REG112，寄存器REG113，选择器114，选择器118，行缓存RAM116，行缓存RAM119和双线性插值控制接口模块110。工作原理为：插值分为两个阶段，首先进行水平方向上的插值，在相邻点间插入像素，然后进行垂直方向上的插值，在行间插入像素，插值前的图像输入后，REG112，REG113用于缓存相邻点像素值，新的像素由计算单元111通过相邻点线性插值产生，选择器114输出相邻点插值后的像素序列，然后RAM116，RAM117用于缓存相邻行像素值，新的像素由计算单元115通过相邻点线性插值产生，最终通过选择器118输出正确的插值后的像素序列。插值之后的图像分辨率提高，图像细腻。通过双线性插值控制接口模块110可以对是否进行线性插值进行控制。

本发明的Overlay数据的处理流程框图如图9所示，包括Overlay数据输入接口模块120，Overlay控制接口模块121，Overlay数据输入管理模块33，Overlay数据输出管理模块34和Overlay数据叠加模块40。工作流程为：首先NiosII软核10平台上的软件系统计算并生成消隐圆，菜单信息等数据，每个像素对应2比特的Overlay信息，因为是双通道因此实际上共有4比特，然后通过Overlay数据输入接口模块120输入，这个模块使用一个FIFO实现，FIFO的写端口数据线直接与NiosII的Avalon总线相接，FIFO的读端口与Overlay数据输入管理模块相接，通过与第2SDRAM控制器26通信将Overlay数据存储到第2SDRAM存储器27中。视频控制信号输出模块产生消隐行有效信号和消隐场有效信号，控制Overlay数据输出管理模块，与第2SDRAM控制器26通信将Overlay数据从第2SDRAM存储器27中读出，并输入到Overlay数据叠加模块40中，与通道0，通道1图像数据进行叠加之后输出。通过Overlay控制接口模块121可以对工作参数进行设置和访问，包括Overlay数据存储地址，Overlay颜色等参数。

本发明的NiosII软核(10)平台上的软件系统工作流程图如图10所示，具体如下：

1、上电后系统从Flash中将软件转移至SDRAM中并开始运行，Flash和SDRAM通过NiosII内部控制器与FPGA通信。

2、初始化NiosII软核(10)，用于初始化各种NiosII的外设，如串口，PIO通用IO口以及定时器等。

3、初始化菜单链表，整个操作菜单采用十字链表的结构，每一个节点是一个条目项，上下左右的四个指针分别对应菜单的前一项，后一项，进入和退出。

4、从Flash中读取每一个条目的值。Flash一共0.25Mbyte，其中从0x00000到0x25000的用于存放应用程序，0x25000到0x30000存放菜单所需要的字库图标等文件0x30000到0x40000用于存放条目的配置信息。将这个区域分为20块，每块可储存一套配置。配置的存储地址采取循环的方法动态变化，保证了Flash不会因为某一块的多次存取而缩短寿命。

5、根据每个条目从Flash中读到的数值，对摄像机的参数和工作模式进行初始化。

6、等待串口的外部中断信号。

7、接收到按键，进入相应的中断服务程序。在中断服务程序中，读取接收到的键码，并且发送回执给发送方。

8、分析键码，执行相应的菜单命令。进行菜单操作，修改摄像机的参数或者是工作模式，刷新显示。

9、将修改后的条目参数，存入Flash的相应位置，以备下一次上电读取。并重新等待按键。

图11为本发明一幅叠加了消隐圆和菜单信息的X射线图像在显示器上的显示情况。

本发明与现有技术相比，具有显而易见的突出优点和显著效果：

1、本发明所采用的硬件结构紧凑、工作可靠、性能稳定。本发明中的图像采集，校正，处理，存储和显示功能全部基于一片FPGA芯片进行实现，并采用了SOPC可编程片上系统技术，植入NiosII软核管理系统，使得摄像机设计简洁，扩展性好。

2、本发明具有较强的数据处理能力，可以实时完成较高速的图像传输和处理，得到高质量的完整清晰的X射线图像的存储和稳定真实的显示效果。本发明中采用的针对CCD的坏点校正模块采用了坏点坐标队列和插值补偿技术，其特征是使用FPGA内部的RAM实现坏点坐标队列，当前像素经验证为坏点时进行出队列操作，并用邻近像素插值补偿，有效的去除了CCD坏点造成的错误图像数据。本发明中采用的针对影像增强仪的非均匀特性的校正模块采用了微量递增计算技术，其特征是实时计算当前像素的横纵方向上的校正参数，并对当前像素进行实时补偿，有效的解决了影像增强仪的非均匀性造成的图像中间亮、四周暗的类抛物面特性。本发明中所采用的基于运动估计的递归滤波处理模块，其特征是实时的完成基于块匹配全搜索的运动估计算法，根据搜索所得运动矢量作递归滤波处理，并且将空域滤波和时域滤波相结合，在搜索过程中自动判断运动估计的准确性，在准确性下降时采用中值滤波代替递归滤波作为处理输出结果，有效的降低了X射线图像的量子噪声，并解决了普通递归滤波过程中物体运动造成的尾影问题。本发明中采用的图像增强模块实时实现了5×5模板的图像滤波，有效的增强了X射线图像的边缘，便于诊断。本发明中采用的伽玛校正分别针对CCD和显示终端进行校正，可以得到真实的图像显示效果。

3、本发明使用灵活方便，易于操作。本发明支持八幅图像的存储和双通道的显示，可以以多种显示模式进行显示，也可以通过数字接口与采集卡相连接，所采用的线性插值可以有效的增大图像的分辨率，提高图像的清晰度，提供镜像显示功能，提供消隐圆和菜单信息的Overlay数据叠加功能，方便医生查看图像并做出诊断。本发明提供X射线机控制输入接口和自动曝光增益控制输出接口，方便与X射线机的连接。通过本发明所提供的串口可将本发明与个人电脑或者外置按键板相连接，方便用户控制以实现人机交互。

Claims (8)

1、一种医用X射线CCD型数字摄像机，包括带有镜头(1)的CCD(2)，其特征在于：CCD(2)的输出端与AD模数转换芯片(4)相连，CCD(2)的输入端与CCD前端时序控制芯片(3)相连，AD模数转换芯片(4)和CCD前端时序控制芯片(3)的输入端通过AD驱动模块(45)和CCD时序驱动模块(46)与FPGA(5)相连，FPGA(5)还连接有负责保存FPGA(5)的配置文件并且在摄像机上电时对FPGA(5)进行配置FPGA配置芯片(14)，AD模数转换芯片(4)的数据输出端通过FPGA(5)内部的图像输入接口模块(44)接入到FPGA(5)中，FPGA(5)内的X射线自动曝光增益控制模块(29)完成自动曝光增益控制后由图像采集与校正处理模块(7)和图像存储与显示控制模块(9)处理后输出的图像数据信号和视频显示控制信号通过视频DA转换芯片(11)接入到通道0显示终端(12)和通道1显示终端(13)进行显示，或经LVDS驱动芯片(20)输出数字图像数据由采集卡(21)进行采集，FPGA(5)还通过内部的存储控制器模块(27、31)与存储器组(15)相连，通过DA转换芯片光藕芯片(16)和X射线机接口(17)相连，通过RS232转换芯片(18)与主控设备接口(19)及驱动镜头(1)的镜头马达(48)相连接；

所述的FPGA(5)还具有图像采集与校正处理模块(7)，图像存储与显示控制模块(9)和NiosII软核微处理器及其接口模块(30)，NiosII软核微处理器及其接口模块(30)包括微处理NiosII软核(10)、第1接口模块(6)和第2接口模块(10)，其中第1接口模块(6)连接NiosII软核(10)和图像采集与校正处理模块(7)，第2接口模块(8)连接NiosII软核(10)和图像存储与显示控制模块(9)；图像采集与校正处理模块(7)的AD驱动模块(45)，CCD时序驱动模块(46)，图像输入接口模块(44)和X射线自动曝光增益控制模块(29)通过第1接口模块(6)与NiosII软核(10)相连，实现NiosII软核(10)对AD的增益。

2、按照权利要求1所述医用X射线CCD型数字摄像机，其特征在于：所述的图像采集与校正处理模块(7)内部还包括第1SDRAM控制器模块(26)，以及依次连接的伽玛校正模块(22)，坏点校正模块(23)，非均匀性校正模块(24)，基于运动估计的自适应图像递归滤波处理模块(25)，图像增强处理模块(28)和图像显示均衡处理模块(49)，上述各个模块通过第1接口模块(6)与NiosII软核(10)相连，实现NiosII软核(10)对各个模块工作情况的监控。

3、按照权利要求2所述的医用X射线CCD型数字摄像机，其特征在于：所述的坏点校正模块(23)包括依次连接的坏点测试模块(50)，坏点坐标队列模块(51)，坐标比较模块(53)，插值补偿模块(52)和坏点校正控制接口模块(54)，插值补偿模块(52)通过坏点校正控制接口模块(54)与第1接口模块(6)相连接，并由NiosII软核(10)配置接口对是否进行坏点校正做出控制；非均匀性校正模块(24)包括非均匀性校正控制接口模块(60)，非均匀性校正计算模块(61)，横向校正参数产生模块(62)和纵向校正参数产生模块(63)，其中横向校正参数产生模块(62)和纵向校正参数产生模块(63)分别在水平和垂直方向上针对影像增强仪线性加抛物面性的特性所造成的图像失真进行校正，非均匀性校正控制接口模块(60)分别与第1接口模块(6)，非均匀性校正计算模块(61)，横向校正参数产生模块(62)和纵向校正参数产生模块(63)相连接，实现NiosII软核(10)分别对水平方向，垂直方向上的线性校正幅度和抛物面性校正幅度的控制；基于运动估计的自适应图像递归滤波处理模块(25)包括中值滤波模块(70)，运动估计模块(74)，递归滤波处理模块(79)和递归滤波控制接口模块(84)，其中中值滤波模块(70)包括中值计算模块(71)和第一RAM组(72、73)，运动估计模块(74)中包括搜索模块(75)，搜索结果处理模块(76)和第二RAM组(77、78)，通过与第1SDRAM控制器模块(26)的通信访问帧缓存数据，采用SAD绝对误差为评判标准，完成全搜索块匹配运动估计算法并输出运动矢量，递归滤波模块(79)包括递归滤波计算模块(80)，滤波控制模块(81)和第三RAM组(82、83)，与第1SDRAM控制器模块(26)通信访问帧缓存数据，并利用输入的运动矢量完成递归滤波算法，其中的滤波控制模块(81)完成搜索质量下降时递归滤波输出到中值滤波输出的切换，递归滤波控制接口模块(84)分别与第1接口模块(6)，运动估计模块(74)和递归滤波模块(79)相连接，实现NiosII软核(10)对滤波效果的控制；图像增强处理模块(28)包括增强处理控制接口模块(102)，归一化计算模块(101)，计算单元(100)，RAM和寄存器，增强处理控制接口模块(102)分别与第1接口模块(6)，归一化计算模块(101)和多个计算单元相连接，实现NiosII软核(10)对滤波效果的控制。

4、按照权利要求1所述医用X射线CCD型数字摄像机，其特征在于：所述的图像存储与显示控制模块(9)内部包括Overlay字符叠加数据输入管理模块(33)，Overlay数据输出管理模块(34)，Overlay数据叠加模块(40)，图像数据输入存储管理模块(35)，通道0图像数据输出管理和显示控制模块(36)，通道0双线性插值模块(38)，通道0伽玛校正模块(41)，通道1图像数据输出管理和显示控制模块(37)，通道0输出管理模块(39)，通道1伽玛校正模块(42)，视频控制信号产生模块(43)和第2SDRAM控制器模块(31)，上述各个模块与第2接口模块(8)相连接，实现NiosII软核(10)对各个模块工作情况的监控；所述的通道0显示伽玛校正模块(41)和通道1显示伽玛校正模块(42)包括针对CCD的伽玛校正模块(22)，其内部使用的LUT查找表由双端口RAM构成，该RAM的写端口直接与NiosII软核(10)的Avalon总线连接，实现NiosII软核(10)对校正幅度的控制。

5、按照权利要求4所述医用X射线CCD型数字摄像机，其特征在于：所述的通道0双线性插值模块(38)和通道0输出管理模块(39)包括第一寄存器REG(112)、第二寄存器REG(113)，第四RAM组(116、117)，第一计算单元(111)、第二计算单元(115)，第一选择器(114)、第二选择器(118)和双线性插值控制接口模块(110)，第一选择器(114)输出水平方向上进行插值之后的像素序列，第二选择器(118)输出垂直方向上进行插值之后的像素序列，双线性插值控制接口模块(110)与第二选择器(118)和第2接口模块(8)相连接，实现NiosII软核(10)对是否进行双线性插值做出控制。

6、按照权利要求4所述医用X射线CCD型数字摄像机，其特征在于：所述的图像数据输入存储管理模块(35)和图像输出管理和显示模块(36、37)配合，通过与第2SDRAM控制器模块(31)的通信实现图像数据在第2SDRAM(32)中的存储，实现与NiosII软核(10)的通信，通过LVDS驱动芯片(20)输出数字图像数据给采集卡(21)，同时通过视频DA转换芯片(11)双通道输出模拟信号给显示终端(12、13)，并且在双通道显示终端上显示不同的图像以便对比，支持垂直镜像，水平镜像，垂直加水平镜像显示功能；所述的视频控制信号产生模块(43)输出多种制式的视频显示控制信号，适用于不同类型的显示终端。

7、按照权利要求4所述医用X射线CCD型数字摄像机，其特征在于：所述的Overlay字符叠加数据输入管理模块(33)通过一个FIFO直接和NiosII软核(10)相连接，FIFO写端口和Avalon总线相连接，读端口和Overlay字符叠加数据输入管理模块(33)相连接，通过NiosII软核(10)输入Overlay数据，通过与第2SDRAM控制器模块(31)的通信实现Overlay数据在第2SDRAM(32)中的缓存，配合Overlay输出管理模块(34)输出给Overlay数据叠加控制模块(40)与图像数据进行叠加，最终在显示终端上显示叠加了菜单信息和消隐圆的X射线图像，实现与NiosII软核(10)的通信。

8、按照权利要求1所述医用X射线CCD型数字摄像机，其特征在于：NiosII软核(10)通过内部的SDRAM控制器和外部的SDRAM存储器进行通信，通过内部的Flash控制器与Flash存储器进行通信，通过内部的串口控制器和外部的串口进行通信，NiosII软核(10)平台上的软件管理系统完成Flash中摄像机参数配置的存取，提供用户使用界面，通过串口连接主控设备接口(19)，并按照主控设备发送的命令做出相应的工作参数的修改，实现人机交互。

Images