[go: up one dir, main page]

CN100579892C - 微型机电系统元件及其制造方法 - Google Patents

微型机电系统元件及其制造方法 Download PDF

Info

Publication number
CN100579892C
CN100579892C CN200710112586A CN200710112586A CN100579892C CN 100579892 C CN100579892 C CN 100579892C CN 200710112586 A CN200710112586 A CN 200710112586A CN 200710112586 A CN200710112586 A CN 200710112586A CN 100579892 C CN100579892 C CN 100579892C
Authority
CN
China
Prior art keywords
mentioned
presumptive area
terminal
micro
base support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710112586A
Other languages
English (en)
Other versions
CN101130426A (zh
Inventor
郑希元
福田宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101130426A publication Critical patent/CN101130426A/zh
Application granted granted Critical
Publication of CN100579892C publication Critical patent/CN100579892C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Gyroscopes (AREA)

Abstract

本发明提供角速度传感器、加速度传感器、综合传感器等的MEMS元件的密封和电极取出方法。在由底座支承部(10)所围的元件形成区域(DA)内形成有固定部(11)，在该固定部(11)上连接有梁(12)。而且，在梁(12)上连接有可动部(13)。此外，在元件形成区域(DA)内设有检测可动部(13)的位移的检测部(14)。在可动部(13)和检测部(14)上连接有布线部(15)，该布线部(15)从被气密密封的元件形成区域(DA)延伸到外侧的外部区域。布线部(15)贯穿底座支承部(10)连接在端子(17)上。在布线部(15)和底座支承部(10)之间形成有孔(16)，在该孔(16)内形成有绝缘膜(18)。由被埋入到该孔(16)的绝缘膜(18)使布线部(15)和底座支承部(10)绝缘。

Description

微型机电系统元件及其制造方法
技术领域
本发明涉及具有例如加速度传感器、角速度传感器、振子、机械滤波器等功能的微型机电系统元件(MEMS(Micro ElectroMechanical Systems)元件)及其制造技术，涉及被气密密封并与外部进行电信号交换的MEMS元件及其制造技术。
背景技术
图41表示以往的MEMS元件的密封技术和电极取出技术的一例。在该技术中，在衬底上形成有MEMS结构部501、梁502、电极支承部503以及包围MEMS结构部501形成的外周壁504。在其上下通过阳极接合来接合覆层505，通过喷砂等在由玻璃构成的覆层505上挖出贯通孔506后，形成导电膜507并进行加工，由此能与外部交换电信号。
例如，在由日本特开平10-213441(专利文献1)的说明书所公开的公知技术中，在上侧的覆层上形成贯通孔，使用填充在该贯通孔中的导电糊(或金属)将MEMS结构部和外部的电路板的布线图案等电连接。
例如，在由日本特开2000-186931(专利文献2)的说明书所公开的公知技术中，在角速度检测部(MEMS结构部)和覆层上形成贯通孔后，在其上淀积导电膜，通过图形化形成焊盘，与外部进行信号交换。
例如，在由非专利文献1所公开的技术中，在SOI(Silicon OnInsulator)晶片的活性层与MEMS元件一起混装形成外围电路，在MEMS元件部和外围电路之间形成隔离沟道而电绝缘。此外，外围电路部与MEMS元件部的信号交换，通过横跨在隔离沟道上方的空中布线来进行。
[专利文献1]日本特开平10-213441号公报
[专利文献2]日本特开2000-186931号公报
[非专利文献1]“Embedded Interconnect and Electrical Isolationfor High-Aspect-Ratio，SOI Inertial Instruments”，Transducers’97，pp.637-640
发明内容
但是，在上述现有技术中，在形成有MEMS结构部501、和包围MEMS结构部501形成的外周壁504的层的两面接合了覆层505。并且，在接合了覆层505后使用喷砂等挖出对应于电极数量的贯通孔506。然后，通过淀积或埋入导电膜或导电糊等的导体来形成电极，做成将MEMS结构部501和外部连接的结构。
因此，由于加工贯通孔506时的压力的影响，易于在接合面上产生微小缝隙，密封压力等包围MEMS结构部501的环境随时间变化的可能性大。
并且，由喷砂加工形成的贯通孔506，在加工开始的覆层505的表面呈大直径，在底面呈小直径。因此，必须依照在表面形成的孔径来设定贯通孔506间的节距，这不利于小型化。
尤其是在角速度传感器、加速度传感器、能同时测量角速度和加速度等各种物理量的综合传感器等中，所需的电极数多，因而存在由电极的大小限制了传感器的小型化的问题。
此外，由于多个电极支承部503在平面上彼此分离，所以为了气密密封，必需有包围MEMS结构部501、梁502和电极支承部503的形状的外周壁504，因此，不利于元件的小型化。
并且，通过喷砂等在覆层505上加工贯通孔506时，有可能在该覆层505和衬底的接合面上形成不连续的边沿，使导电膜发生断线，从而存在生产率变差的问题。
喷砂加工是用砂等小的磨料进行的加工方法，由于产生灰尘等问题而不能在无尘室中处理。因此，不能在无尘室中连续加工，有可能降低生产率、降低工作效率等。
此外，在非专利文献1的内容中，在SOI晶片的活性层上混装形成MEMS元件部和外围电路，其间由隔离沟道电分离，但没有提及晶片级的密封，在分割芯片时需要特别注意保护MEMS元件。
因此，本发明正是鉴于上述现有技术的问题而完成的，其目的在于，提供一种角速度传感器、加速度传感器、综合传感器等MEMS元件的密封和电极取出方法。
本发明的上述以及其它目的和新的特征将根据本说明书的记载和附图得以明确。
如下所述，简单说明本申请所公开的发明中有代表性的发明的概要。
本发明的微型机电系统元件，其特征在于：包括：(a)半导体衬底；(b)固定在上述半导体衬底上并包围预定区域地形成的底座支承部；(c)固定在上述半导体衬底上并形成于上述预定区域内的固定部；(d)连接上述固定部并形成于上述预定区域内的梁；(e)连接上述梁、且悬架在上述预定区域内的空间中的可动部；(f)在上述底座支承部所包围的上述预定区域的外侧形成的端子部；(g)贯穿上述底座支承部地连接上述可动部和上述端子部的布线部；(h)形成于上述底座支承部和上述布线部上并包围上述预定区域地形成的底座部；以及(i)形成于上述底座部上并覆盖上述预定区域的覆层，其中，在上述底座支承部和上述布线部之间、以及上述布线部和上述底座部之间形成有绝缘膜。
本发明的微型机电系统元件的制造方法，其特征在于：包括以下步骤：(a)准备半导体衬底的步骤，上述半导体衬底包含支承衬底、形成于上述支承衬底上的中间绝缘层、以及形成于上述中间绝缘层上的导体层；(b)在上述导体层上形成到达上述中间绝缘层的孔的步骤；(c)在上述孔内埋入第一绝缘膜的步骤；(d)在上述导体层上形成第一导体膜的步骤；(e)通过图形化上述第一导体膜而在预定区域的外侧形成端子部的步骤；(f)在上述导体层上形成第二绝缘膜的步骤；(g)在上述第二绝缘膜上形成第二导体膜的步骤；(h)通过图形化上述第二绝缘膜和上述第二导体膜来形成将上述预定区域和上述端子部开口的底座部的步骤；(i)通过图形化在上述预定区域和上述端子部露出的上述导体层，形成包围上述预定区域并隔着上述第二绝缘膜在上部形成有上述底座部的底座支承部，并且，在上述预定区域内形成固定部，进而，形成连接上述固定部并形成于上述预定区域内的梁、连接上述梁并形成于上述预定区域内的可动部、以及连接上述可动部和上述端子部的布线部，在贯穿上述底座支承部的上述布线部和上述底座支承部之间形成上述第一绝缘膜，在贯穿上述底座支承部的上述布线部和上述底座部之间形成上述第二绝缘膜的步骤；(j)通过除去形成于上述梁和上述可动部的下层的上述中间绝缘膜来将上述可动部悬架在上述预定区域内的空间中的步骤；以及(k)接合上述底座部和覆层来密封上述预定区域的步骤。
本发明的微型机电系统元件的制造方法，其特征在于：包括以下步骤：(a)准备半导体衬底的步骤，上述半导体衬底包含支承衬底、形成于上述支承衬底上的中间绝缘层、以及形成于上述中间绝缘层上的导体层；(b)通过图形化上述导体层来形成包围预定区域的底座支承部、形成在上述预定区域内的固定部、连接上述固定部并形成于上述预定区域内的梁、连接上述梁并形成于上述预定区域内的可动部、以及从上述预定区域贯穿上述底座支承部并延伸到外部的布线部的步骤；(c)形成第三绝缘膜以将图形化后的上述导体层埋入，使得在贯穿上述底座支承部的上述布线部的周围形成上述第三绝缘膜的步骤；(d)在位于上述预定区域的外部的上述导体层上形成端子部并连接上述端子部和上述布线部的步骤；(e)在隔着上述第三绝缘膜的上述底座支承部上形成底座部的步骤；(f)通过除去上述预定区域内的上述第三绝缘膜、和形成于上述梁和上述可动部的下层的上述中间绝缘膜，将上述可动部悬架在上述预定区域内的空间中的步骤；以及(g)接合上述底座部和覆层来密封上述预定区域的步骤。
如下所述，简单说明本申请所公开的发明中有代表性的发明取得的效果。
因为构成为在气密密封的预定区域的外部形成外部连接用电极，在外部连接用电极上使用具有开口部的覆层来密封预定区域，所以，无需在接合后的覆层上进行电极取出用的开口加工。因此，不会在接合面上产生微小缝隙，能够提高气密性。结果，能够制造压力的变动等随时间变化小的高性能、高可靠度的MEMS元件。
附图说明
图1是表示本发明的实施方式1的MEMS元件的结构的俯视图。
图2是表示在图1的A-A’线剖开的剖面的剖视图。
图3是表示在图1的B-B’线剖开的剖面的剖视图。
图4是表示在图1的C-C’线剖开的剖面的剖视图。
图5是表示实施方式1的MEMS元件的制造工序的俯视图。
图6是说明在图5的D-D’线剖开的剖面处的制造工序的剖视图。
图7是接着图6表示MEMS元件的制造工序的剖视图。
图8是接着图7表示MEMS元件的制造工序的剖视图。
图9是表示实施方式1的MEMS元件的制造工序的俯视图。
图10是说明在图9的E-E’线剖开的剖面处的制造工序的剖视图。
图11是接着图10表示MEMS元件的制造工序的剖视图。
图12是接着图11表示MEMS元件的制造工序的剖视图。
图13是表示实施方式1的MEMS元件的制造工序的俯视图。
图14是说明在图13的F-F’线剖开的剖面处的制造工序的剖视图。
图15是接着图14表示MEMS元件的制造工序的剖视图。
图16是表示实施方式1的MEMS元件的制造工序的俯视图。
图17是说明在图16的G-G’线剖开的剖面处的制造工序的剖视图。
图18是表示实施方式1的MEMS元件的制造工序的俯视图。
图19是表示实施方式2的MEMS元件的结构的立体图。
图20是表示在图19的y1-y1线剖开的剖面的剖视图。
图21是表示在图19的y2-y2线剖开的剖面的剖视图。
图22是表示实施方式2的MEMS元件的制造工序的俯视图。
图23是说明在图22的x1-x1线剖开的剖面处的制造工序的剖视图。
图24是接着图23表示MEMS元件的制造工序的剖视图。
图25是放大了图24的一部分的剖视图。
图26是说明在图22的y2-y2线剖开的剖面处的制造工序的剖视图。
图27是表示图25所示的制造工序的其它制造工序例的剖视图。
图28是接着图26表示MEMS元件的制造工序的剖视图。
图29是接着图28表示MEMS元件的制造工序的剖视图。
图30是接着图29表示MEMS元件的制造工序的剖视图。
图31是表示安装实施方式2的MEMS元件的例子的剖视图。
图32是表示实施方式3的MEMS元件的制造工序的剖视图。
图33是接着图32表示MEMS元件的制造工序的剖视图。
图34是接着图33表示MEMS元件的制造工序的剖视图。
图35是接着图34表示MEMS元件的制造工序的剖视图。
图36是接着图35表示MEMS元件的制造工序的剖视图。
图37是接着图36表示MEMS元件的制造工序的剖视图。
图38是表示实施方式4的MEMS元件的剖视图。
图39是表示实施方式5的MEMS元件的结构的俯视图。
图40是表示在图39的x2-x2线剖开的剖面的剖视图。
图41是表示本发明人所研究的技术的剖视图。
具体实施方式
在以下实施方式中，为方便起见在必要时分成多个部分或实施方式进行说明，但除了特别明示的情况之外，这些部分或实施方式并不是彼此无关的，而是一个是另一个的部分或全部变形例、详细、补充说明等的关系。
在以下的实施方式中，提及要素数等(包含个数、数值、量、范围等)时，除了特别明示的情况和在原理上明显被限定为特定数的情况之外，并不限定为该特定数，也可以在特定数以上或以下。
另外，在以下的实施方式中，其构成要素(也包含要素步骤等)，除了特别明示的情况和可以认为在原理上明显是必须的情况等之外，显然不一定是必须的。
同样，在以下的实施方式中，提及构成要素等的形状、位置关系等时，除了特别明示的情况和可以认为在原理上明显不是那样的情况等之外，也包含实质上近似或类似于其形状等的情况。这一点对上述数值和范围也同样。
并且，在用于说明实施方式的所有图中，原则上对同一部件标记同一符号，省略其重复的说明。为了易于看懂图，有时对俯视图也标有剖面线。
(实施方式1)
参照附图说明本实施方式1的微型机电系统元件(以下称为MEMS元件)。在本实施方式1中，作为MEMS元件的一个例子，以加速度传感器为例进行说明。图1是俯视示出本实施方式1的加速度传感器的主要构成要素的示意图。图2示出在图1的A-A’线剖开的剖面，图3示出在图1的B-B’线剖开的剖面。图4示出在图1的C-C’线剖开的剖面。
在图1中，MEMS元件1A包围元件形成区域(预定区域)DA地形成有底座支承部10。在该底座支承部10上形成有底座和通过与该底座接合来覆盖元件形成区域DA的覆层，但在图1中省略了该底座和覆层的图示。该底座和覆层的结构在图2至图4中示出，因此用图2至图4来说明。
在由底座支承部10所围的元件形成区域DA内，形成有固定部11。该固定部11被固定在下层的半导体衬底上。而且，在固定部11连接着可弹性形变的梁12。在该可弹性形变的梁12上，连接着可动部13。即，在由底座支承部10所围的元件形成区域DA的中央部，形成有作为加速度传感器的质量部的可动部13，夹着该可动部13的两侧形成有固定部11。而且，夹着可动部13形成的两侧的固定部11分别经由可弹性形变的梁12连接。该可动部13悬架在元件形成区域DA的空间，构成为可位移的结构。
在元件形成区域DA内，形成有用于检测可动部13的位移的检测部14。检测部14由呈梳齿状配置电极的电容元件形成。具体而言，其形成在元件形成区域DA内，由固定在半导体衬底上的固定电极14a和与可动部13一体化的可动电极14b构成。
包含可动电极14b的可动部13，经由布线部15与形成于元件形成区域DA外部的端子17电连接。端子17是外部连接用的电极。即，端子17是为了将在元件形成区域DA内产生的电信号输出到外部的集成电路而设置的。此时，梁12和固定部11被用作布线的一部分。元件形成区域DA是密闭的，将形成于元件形成区域DA外部的端子17与该密闭的元件形成区域DA内的可动部13连接，因此，布线部15构成为贯穿包围元件形成区域DA设置的底座支承部10。即，在底座支承部10之间，形成有将外部区域与元件形成区域DA连接的布线部15，该布线部15从元件形成区域DA向外部区域延伸。
在底座支承部10之间形成有布线部15，但在该布线部15和底座支承部10之间形成有孔16，埋入该孔16地形成有绝缘膜18。由该绝缘膜18防止布线部15和底座支承部10的电接触。即，布线部15和底座支承部10例如由多晶硅膜形成，因此一旦接触就会导致布线部15和底座支承部10导通。如图1所示，在底座支承部10之间形成有连接目标不同的多个布线部15。因此，当布线部15和底座支承部10导通时，多个布线部15彼此间发生短路。因此，在设置于底座支承部10和布线部15之间的孔16的内部形成绝缘膜18，以避免布线部15和底座支承部10的导通。此外，虽然在布线部15和底座支承部10之间形成有孔16，但如果存在由孔16造成的间隙，就不能将元件形成区域DA气密密封。因此，绝缘膜18具有使得布线部15和底座支承部10不电连接的功能，并且具有埋入孔16而不形成间隙的功能。
接下来，图2是表示在图1的A-A’线剖开的剖面的剖视图。在图2中，作为构成本实施方式1的MEMS元件1A的半导体衬底，例如使用SOI(Silicon On Insulator)衬底。即，SOI衬底，在支承衬底20a上形成有中间绝缘层21，在该中间绝缘层21上形成有导体层(活性层)。支承衬底20a例如由硅(Si)形成，中间绝缘层21例如由氧化硅(SiO2)形成。此外，在中间绝缘层21上形成的导体层例如由导电性硅形成。
支承衬底20a和中间绝缘层21的总厚度例如为几十μm至几百μm，导体层的厚度例如为几μm至几十μm。在本实施方式1中，使用了SOI衬底，但作为半导体衬底并不限于SOI衬底，可进行各种变更，也可以将例如使用了表面MEMS技术的导电性多晶硅或例如镍(Ni)等的镀层金属用作导体层。
如图2所示，在支承衬底20a上形成有中间绝缘层21，在该中间绝缘层21上形成有导体层。加工该导体层而形成底座支承部10、检测部的固定电极14a以及可动部13。即，将形成于中间绝缘层21上的同一导体层图形化，形成底座支承部10、固定电极14a以及可动部13。虽然未在图2中示出，但图1所示的固定部11、梁12、可动电极14b以及布线部15也通过图形化同一导体层而形成。由导体层形成的底座支承部10、固定部11(未在图2中示出)、固定电极14a以及布线部15(未在图2中示出)，隔着形成于下层的中间绝缘层21固定在支承衬底20a上。而在可动部13、可动电极14b(未在图2中示出)以及梁12(未在图2中示出)的下层形成的中间绝缘层21被除去，处于悬架在空间的状态。因此，可动部13等能够在平行于SOI衬底(支承衬底20a)的主面(元件形成面)的平面内移动。
在底座支承部10上形成有绝缘膜22，在该绝缘膜22上形成有底座23。绝缘膜22例如由氧化硅膜形成，底座23例如由多晶硅膜形成。在底座23上形成有覆层24，覆层24覆盖MEMS元件1A的元件形成区域DA。该覆层24例如由玻璃衬底形成，通过阳极接合与由多晶硅膜形成的底座接合。
接下来，图3是表示在图1的B-B’线剖开的剖面的剖视图。如图3所示，在支承衬底20a上形成有中间绝缘层21，在该中间绝缘层21上配置有通过图形化导体层而形成的底座支承部10。在底座支承部10之间形成有布线部15，该布线部15贯穿底座支承部10。即，如图1所示，布线部15从由底座支承部10所围的元件形成区域DA向位于元件形成区域DA外侧的外部区域延伸，布线部15在向外部区域延伸的中途与底座支承部10交叉。该交叉区域的剖面由图3示出。
在交叉的布线部15和底座支承部10之间设有到达中间绝缘层21的孔16，防止布线部15和底座支承部10直接接触。而且，在孔16的内部埋入了绝缘膜18。此外，在底座支承部10、布线部15以及绝缘膜18上形成有绝缘膜22，在该绝缘膜22上形成有底座23。在此，也可以认为在底座支承部10、布线部15以及绝缘膜18上直接形成底座23，但会产生以下所示的不妥。即，为了防止设于底座支承部10之间的多个布线部15彼此导通，在底座支承部10和布线部15之间形成有孔16，并在该孔16的内部埋入了绝缘膜18。因此，能够避免多个布线部15经由底座支承部10而彼此导通。但是，当在底座支承部10、布线部15以及绝缘膜18上直接形成底座23时，多个布线部15将经由该底座23连接。底座23由于要在与覆层24之间进行阳极接合而由导电性的多晶硅膜形成。因此，多个布线部15将经由底座23电连接。因此，在本实施方式1中，不在底座支承部10、布线部15以及绝缘膜18上直接形成底座23，而是在形成绝缘膜22之后在该绝缘膜22上形成底座23。由此，能够防止多个布线部15经由底座23电连接。这样，采用了以下对策，即，在布线部15和底座支承部10的交叉区域，覆盖布线部15的周围地形成绝缘膜，来抑制在多个布线部15之间发生短路。
接下来，图4是表示在图1的C-C’线剖开的剖面的剖视图。如图4所示，在支承衬底20a上形成有中间绝缘层21，在该中间绝缘层21上形成有SOI衬底的导体层。该导体层被图形化，形成了底座支承部10、固定部11、梁12、可动部13以及布线部15。即，底座支承部10、固定部11、梁12、可动部13以及布线部15通过加工同一导体层而来形成。而且，在底座支承部10和固定部11的下层形成有中间绝缘层21，隔着该中间绝缘层21固定在支承衬底20a上。而在梁12和可动部13的下层形成的中间绝缘层21被除去，梁12和可动部13悬架在元件形成区域DA的空间。
接下来，在底座支承部10和布线部15上，隔着绝缘膜22形成有底座23。该底座23和覆层24通过阳极接合而接合，使得由覆层24覆盖MEMS元件1A的元件形成区域DA。即，MEMS元件1A的元件形成区域DA由阳极接合在底座23上的覆层24气密密封。从该被气密密封的元件形成区域DA向外部区域延伸地形成有布线部15，该布线部15连接在形成于未被气密密封的外部区域的端子17上。在本实施方式1中，不在被气密密封的元件形成区域DA形成端子17，而是在元件形成区域DA的外侧的外部区域形成有端子17。而且，由于将该端子17与元件形成区域DA内的可动部13电连接，使得布线部15从被气密密封的元件形成区域DA向外部区域延伸。在形成于外部区域的端子17上没有形成覆层24。即，以在端子17的上部开口的方式在覆层24上形成有开口部，以能够用金属线等连接端子17和外部的集成电路。
本实施方式1的MEMS元件1A如上述那样构成，接下来说明本发明的特征。首先，本发明的特征之一在于，如图4所示，在被气密密封的元件形成区域DA的外侧的外部区域设有外部连接用的端子17。通过这样地构成，在安装覆层24之后不必在覆层24上进行端子形成用的开孔加工。因此，能够抑制在覆层24的接合面产生微小缝隙，能够提高气密性。结果，能够形成压力的变动等随时间变化小的高性能、高可靠度的MEMS元件1A。
例如，在示出本发明人所研究的技术的图41中，在衬底500上形成有MEMS结构部501、梁502、电极支承部503以及包围MEMS结构部501形成的外周壁504。而且，在外周壁504上通过阳极接合来接合覆层505，通过喷砂等在由玻璃构成的覆层505上挖出贯通孔506后，形成导电膜507并进行加工，由此能与外部交换信号。
但是，在该技术中，在形成有MEMS结构部501、和包围MEMS结构部501形成的外周壁504的层的两面接合了覆层505。并且，在接合了覆层505后使用喷砂等挖出对应于电极数量的贯通孔506。然后，通过淀积或埋入导电膜或导电糊等的导体来形成电极，做成连接MEMS结构部501和外部的结构。因此，由于加工贯通孔506时的压力的影响，易于在接合面上产生微小缝隙，存在密封压力等包围MEMS结构部501的环境随时间变化的问题。
而在本实施方式1中，在被气密密封的元件形成区域DA的外侧的外部区域设有外部连接用的端子17。因此，在安装了覆层24之后，不必在覆层24上进行端子形成用的开孔加工。因此，能够抑制在覆层24的接合面产生微小缝隙，能够提高气密性。结果，能够形成压力的变动等随时间变化小的高性能、高可靠度的MEMS元件1A。
这样，本发明的特征之一在于，在被气密密封的元件形成区域DA的外侧的外部区域形成端子17。当采用该结构时，必须形成将形成于元件形成区域DA内部的结构体和形成于外部区域的端子17电连接的布线部15。此时，因为包围元件形成区域DA地形成有底座支承部10，所以在要用布线部15连接元件形成区域DA的内部和外部的情况下，将导致底座支承部10和布线部15交叉。底座支承部10和布线部15例如由同一导体层形成，因此当使其直接交叉时会发生短路。即，通常被取出到外部区域的布线部15有多个，因此，当以与底座支承部10直接接触的状态形成贯穿底座支承部10的多个布线部15时，多个布线部15导通。因此，本实施方式1的特征之一在于，如图3所示，在底座支承部10和布线部15之间设有孔16，在该孔16的内部埋入了绝缘膜18。由此，能够在避免底座支承部10和布线部15的导通的同时使布线部15和底座支承部10交叉。即，能够在确保底座支承部10和布线部15之间的绝缘性的同时使布线部15从元件形成区域DA的内部向外部区域延伸。此外，即使形成孔16，也在该孔16的内部埋入绝缘膜18，因此并不是在底座支承部10上仅挖有孔16的状态。因此，能够将元件形成区域DA完全气密密封。即，通过在孔16中形成绝缘膜18，能够在确保底座支承部10和布线部15之间的绝缘性的同时使布线部15从元件形成区域DA的内部向外部区域延伸，并且能够充分进行元件形成区域DA的气密密封。
此外，如图3所示，在底座支承部10、布线部15以及绝缘膜18上形成底座23。底座23与在底座23上形成的覆层24阳极接合。因此，底座23例如由多晶硅膜形成，覆层24例如由玻璃衬底形成。这样，由于底座23由导电膜形成，当在布线部15上直接形成底座23时，多个布线部15将经由底座23电连接。因此，在底座支承部10、布线部15以及绝缘膜18上，隔着绝缘膜22形成底座23。这一点也是本发明的特征之一。由此，能够防止多个布线部15之间的短路。由此可知，特征之一在于，在底座支承部10和布线部15交叉的区域，布线部15的上下左右(周边)由绝缘膜覆盖。
接下来，本发明的特征之一还在于，如图4所示，在形成于位于元件形成区域DA外侧的外部区域的端子17上没有形成覆层24。即，覆层24延伸到端子17上，但以在端子17上开口的方式预先形成有开口部。由此，不必在覆层24上进行端子连接用的开孔加工，能够使MEMS元件1A的制造工序简化。
例如，在示出本发明人所研究的技术的图41中，难以在电极支承部503上形成具有开口部的覆层505。这是因为，电极支承部503设置在被气密密封的元件形成区域的内部，覆层505必须气密密封元件形成区域。即，当在覆层505上形成比电极支承部503大的开口部时，不能将元件形成区域气密密封。
而在本实施例1中，在气密密封的元件形成区域DA的外部设有端子17。即，在不必气密密封的外部区域形成有端子17。因此，能够构成为在覆层24上设置开口部而在端子17上开口。这样，在本实施方式1中，不必通过喷砂形成外部连接用的端子17，因此能够谋求制造工序的生产率提高。
基于喷砂的加工是使用砂等小的磨料进行的加工方法，由于产生灰尘等问题而不能在无尘室中处理。因此，不能在无尘室中连续加工，有可能降低生产率、降低工作效率等。
但是，在本实施方式1中，无需喷砂等开孔工序，因此，能够在无尘室中连续制造MEMS元件1A，能够谋求制造工序的生产率的提高和工作效率的提高。
此外，在本实施方式1的MEMS元件1A中，如图4所示，在支承衬底20a上形成有中间绝缘层21，在该中间绝缘层21上形成有导体层。而且，将该导体层图形化而形成有布线部15，在位于元件形成区域DA的外侧的外部区域，在布线部15上形成有端子17。这样，在本实施方式1中，能够在由导体层构成的布线部15上，使用例如铝膜等导体膜形成端子17。因此，能够借助于引线接合法等手段与外部的集成电路或电路板的布线图案连接。因此，与在通过喷砂加工形成的贯通孔的侧面淀积导体膜而形成电极(端子)的技术相比，与现有的半导体器件的制造工序的互换性高，能够提高端子17的连接可靠度。
接下来，说明本实施方式1的MEMS元件1A的动作。在图1中，当在x方向施加加速度时，梁12发生弹性形变，可动部13在x方向移动。由此，与可动部13一体形成的检测部14的可动电极14b也在x方向移动(位移)。因此，检测部14的可动电极14b与固定电极14a之间的距离(x方向)变化。因此，由可动电极14b和固定电极14a构成的电容元件的静电电容变化。能够通过利用外部电路等检测该静电电容的变化来测量加速度。可动电极14b和固定电极14a分别经由布线部15连接在端子17上，因此，能够通过将端子17电连接在独立于MEMS元件1A的电容测量用集成电路上，来测量可动电极14b和固定电极14a之间的静电电容变化。并且，能够在MEMS元件1A所在的支承衬底20a上形成电容测量用集成电路，并使用端子17与之电连接。
接下来，参照附图说明本实施方式1的MEMS元件1A的制造方法。首先，如图5所示，使用光刻技术和蚀刻技术在SOI衬底的导体层25上形成孔16。如图3所示，在其后的工序中形成的底座支承部10和布线部15的交叉区域，为了使底座支承部10和布线部15电绝缘而形成该孔16。使用在图5的D-D’线剖开的剖面(图6至图8)，说明形成孔16并在该孔16中埋入绝缘膜18的工序。
如图6所示，准备在支承衬底20a上形成有中间绝缘层21并在该中间绝缘层21上形成有导体层25的SOI衬底。然后，通过使用光刻技术和蚀刻技术在导体层25上形成孔16，该孔16贯穿导体层25，底面到达中间绝缘层21。由此，能够使在其后的工序中对导体层25进行图形化而形成的底座支承部10和布线部15在交叉区域分离。
接下来，如图7所示，在形成有孔16的导体层25上形成绝缘膜18。绝缘膜18例如由氧化硅膜形成，可以利用例如CVD(ChemicalVapor Deposition)法形成。该绝缘膜18，具有使在后述的工序中形成的底座支承部10和布线部15电绝缘的功能，并且具有将元件形成区域气密密封的功能。通过利用CVD法形成该绝缘膜18，能够形成气密性好的埋入膜。
接下来，如图8所示，通过使用例如化学机械研磨法(ChemicalMechanical Polishing)进行研磨，来除去在导体层25上形成的不需要的绝缘膜18。由此，能够只在形成于导体层25的孔16的内部埋入绝缘膜18。
然后，在孔16内埋入绝缘膜18之后，如图9所示，在导体层25上形成多个端子17。然后，在导体层25上形成绝缘膜22(在图9中未图示)，在该绝缘膜22上形成多晶硅膜27。然后，使用光刻技术和蚀刻技术对多晶硅膜27进行图形化，形成开口部26a和开口部26b。在开口部26a和开口部26b，除去多晶硅膜27和绝缘膜22(在图9中未图示)，露出导体层25。开口部26a与元件形成区域对应，开口部26b与端子形成区域(外部区域)对应。在从开口部26b露出的导体层25上形成有多个端子17。使用在图9的E-E’线剖开的剖视图(图10至图12)来说明图9所说明的到此为止的工序。
如图10所示，在导体层25上使用例如溅射法形成铝膜之后，通过使用光刻技术和蚀刻技术来将铝膜图形化。进行图形化，使得在形成于元件形成区域的外侧的外部区域形成多个端子17。即，在外部区域形成由铝膜构成的多个端子17。
接下来，如图11所示，在形成有端子17的导体层25的整个面上形成绝缘膜22。绝缘膜22例如由氧化硅膜形成，可以使用例如CVD法形成。接着，在绝缘膜22上形成多晶硅膜27。多晶硅膜27可以使用例如CVD法形成。
然后，如图12所示，通过使用光刻技术和蚀刻技术，将形成于导体层25上的绝缘膜22和多晶硅膜27图形化。进行图形化，使得在元件形成区域开口形成开口部26a(在图12中未图示，参照图9)和在端子形成区域(外部区域)开口形成开口部26b。在开口部26a和开口部26b，除去绝缘膜22和多晶硅膜27，露出导体层25。在此，在开口部26a和开口部26b以外的区域，绝缘膜22和多晶硅膜27残留下来，形成由多晶硅膜27构成的底座23。即，在残存多晶硅膜27的区域形成底座23，在没有残存多晶硅膜27的区域形成开口部26a和开口部26b。这样能够形成如图9所示的结构。
在本实施方式1中，构成为在导体层25的外部区域上形成端子17之后形成绝缘膜22。但是，并不限于此，例如，也可以在导体层25上形成绝缘膜22之后，在外部区域形成开口部，在从该开口部露出的导体层25上形成端子17。在这种情况下，通过在形成端子17之后形成多晶硅膜27并图形化来形成底座23，并且将形成有端子17的外部区域开口。并且，在本实施方式1中，在绝缘膜22上形成有多晶硅膜27，但也可以构成为形成非晶硅膜而不形成多晶硅膜27。
接下来，如图13所示，将导体层25图形化而形成MEMS元件的结构体，其中，上述导体层25是从在元件形成区域开口的开口部26a和在端子形成区域(外部区域)开口的开口部26b露出的导体层。使用表示在图13的F-F’线剖开的剖面的剖视图(图14、图15)来说明该工序。
如图14所示，通过使用光刻技术和蚀刻技术，将从开口部26a露出的导体层25图形化。由此，形成底座支承部10、固定电极14a以及可动部13。虽然未在图14中示出，但此时图1所示的固定部11、梁12、可动电极14b以及布线部15也通过将导体层25图形化来形成。这样能够由同一导体层形成MEMS元件的结构体。在本实施方式1中，完全由同一导体层25形成MEMS元件的结构体，因此，能够谋求比在各个层通过不同工序形成时简化制造工序。
接下来，如图15所示，通过蚀刻来除去形成于可动部13的下层的中间绝缘层21，由此在空间悬架可动部13。通过该工序能够形成可移动的可动部13。此外，虽然在图15中未示出，但如图4所示，在梁12的下层形成的中间绝缘膜21也被除去，梁12也在空间悬架。不除去形成于其它结构体的下层的中间绝缘层21。由此，能够将可动部13和梁12以外的结构体隔着中间绝缘层21固定在支承衬底20a上。
接下来，如图16所示，在MEMS结构体上安装具有预定的开口部的覆层24。此时，进行对位使得预定的开口部重叠在形成有多个端子17的开口部26b上。即，多个端子17从形成于覆层24的预定的开口部露出。由此，即使在形成覆层24之后也能够在端子17上开口，能够使用金属线等将端子17与外部的集成电路电连接。图17是在图16的G-G’线剖开的剖视图。如图17所示，与在底座支承部10上隔着绝缘膜22形成的底座23接合地形成有覆层24。该覆层24覆盖元件形成区域DA地形成，MEMS元件的形成有结构体的元件形成区域DA由覆层24气密密封。而在位于外部区域的端子17上形成有覆层24的开口部。形成有端子17的外部区域不同于元件形成区域，是没有被气密密封的区域。形成于外部区域的端子17和形成于元件形成区域DA内部的结构体，由从元件形成区域DA向外部区域延伸的布线部15连接。
在此，如图16所示，在MEMS元件上形成有多个端子17，由共同包含多个端子17地开口的覆层24密封。例如，在是端子17数量众多的角速度传感器、能同时测量角速度和加速度等的综合传感器等时，可以密集地形成端子17，在密集地形成的端子17上，由共同包含多个端子17地开口的覆层24密封。由此，与按端子形成贯通孔而取出布线的密封方法相比，能够谋求MEMS元件的小型化。并且，还能够降低覆层的加工成本。
即，在图41所示那样的结构中，相当于端子的电极支承部503处于被气密密封的空间内，因此，难以在用于气密密封的覆层505上设置开口部以在多个电极支承部503上开口。因此，在图41所示那样的结构中，必须在覆层505上设置贯通孔506并按电极支承部503形成取出布线。即，必须对多个电极支承部503中的每一个设置贯通孔506，难以使多个电极支承部503的间隔缩短。尤其是由喷砂加工形成的贯通孔506，在加工开始的覆层505的表面呈大直径，在底面呈小直径。因此，必须依照在表面形成的孔径来设定贯通孔506间的节距，这不利于小型化。尤其是在角速度传感器、加速度传感器、能同时测量角速度和加速度等各种物理量的综合传感器等中，所需的电极数多，因而由电极的大小限制了传感器的小型化。
而在本实施方式1的覆层24中，汇集多个端子17进行开口地形成有开口部。即，在包含多个端子17的区域上一并开口地形成开口部。这一点是本发明的特征之一。能够这样在覆层24中汇集多个端子17进行开口，是因为不是在气密密封的元件形成区域DA内形成多个端子17，而是在位于元件形成区域DA的外侧的未被密封的外部区域形成多个端子17。即，因为将端子17形成在外部区域，所以即使在覆层24上形成在端子17上开口的开口部也不会给气密密封带来任何影响。基于这样的理由，能够使用在端子17上具有开口部的覆层24。尤其是在本实施方式1中，形成于覆层24上的开口部，汇集多个端子17上的区域进行开口。通过这样地构成，能够实现MEMS元件的小型化。即，在本实施方式1中，因为不按端子形成贯通孔，所以不必考虑贯通孔的孔径，能够缩短多个端子17间的距离。因此，能够实现MEMS元件的小型化。并且，在本实施方式1中，因为不按端子17形成开口部，所以还具有易于加工覆层24的优点。由此，能够降低MEMS元件的制造成本。
在本实施方式1中，覆层24例如由玻璃衬底形成。由此，能够将由多晶硅膜构成的底座23和由玻璃衬底构成的覆层24阳极接合。结果，能进行晶片级的密封。因为能够将该覆层24和底座23阳极接合，所以能够将包含可动部13、梁12、固定部11、检测部14以及布线部15的一部分等的结构体密封为气密状态。因此，能够使收容MEMS元件的结构体的空间为真空或特定压力的气体氛围。由此，在可动部13的移动、用于对可动部13测定位移量的可动电极14b的移动等中，能够控制在收容MEMS元件的结构体的空间内存在的气体的流阻造成的阻力。
在本实施方式1中，使用玻璃衬底作为覆层24，但也可以使用硅衬底等其它材质的衬底。此外，作为接合方法，示出了通过阳极接合来接合覆层24和底座23的例子，但也可以采用利用等离子体或离子的表面活化的常温接合，或使用玻璃料、焊料等粘合剂来接合覆层24和底座23。
例如，通过使用硅衬底作为覆层24，能够通过常温接合来接合覆层24和由多晶硅膜构成的底座23。此时，因为覆层24和底座23是相同的材料，所以能够消除由密封材料之间的温度膨胀系数的差异造成的密封应力，因此，能够得到高性能的MEMS元件。
接下来，如图18所示，沿着分割线28分割与覆层24(在图18中未示出)接合的半导体衬底，由此将MEMS元件1A单片化。由此能够形成本实施方式1的MEMS元件1A。按照本实施方式1，通过将MEMS元件的结构体密封在密闭气氛中，并且在被密封的元件形成区域的外部设置与结构体电连接的端子，能够将来自结构体的电信号取出到外部。按照该技术，不必在密封用的覆层上设置贯通孔，并且能够将包围结构体的底座和覆层的接合部取为较大的面积，因此，具有气密性不会随时间变差的可靠度高的优点。
(实施方式2)
参照附图说明本实施方式2的MEMS元件，在本实施方式2中，作为MEMS元件的一个例子以角速度传感器为例进行说明。图19是俯视示出本实施方式2的角速度传感器的主要构成要素的立体图。图20示出在图19的y1-y1线剖开的剖面，图21示出在图19的y2-y2线剖开的剖面。
在图19中，在由SOI衬底构成的半导体衬底20上，隔着绝缘膜22形成有底座23，在由底座23所围的元件形成区域DA形成有开口部。在作为该元件形成区域DA的开口部形成有MEMS元件1B的结构体。例如，在元件形成区域DA的内部形成有固定部11和连接在该固定部11上的梁12，经由该梁12形成有成为质量体的可动部13。固定部11被固定在半导体衬底20上，而梁12和可动部13没有被固定在半导体衬底20上，而是悬架在空间能够进行位移。
在元件形成区域DA，形成有使可动部13发生基准振动(激励振动)的驱动部19。该驱动部19由固定在半导体衬底20上的固定电极19a和与可动部13一体形成的可动电极19b构成。此外，在元件形成区域DA，形成有检测可动部13的位移的检测部14。该检测部14由固定在半导体衬底20上的固定电极14a和与可动部13一体形成的可动电极14b构成。
从这样形成在元件形成区域DA的结构体分别取出布线部15，该布线部15从元件形成区域DA延伸到外侧的外部区域，在外部区域与端子17电连接。即，布线部15贯穿包围元件形成区域DA的底座23的下层，并延伸到外部区域。
接着，为了密闭元件形成区域DA，例如形成有由玻璃衬底构成的覆层24。该覆层24覆盖元件形成区域DA，在底座23上，与例如由多晶硅膜构成的底座23阳极接合。由此，能够密闭元件形成区域DA。另一方面，覆层24从元件形成区域DA延伸到外侧的区域，在形成有端子17的外部区域上开口。即，在覆层24上形成有开口部24a。此外，在覆层24上还形成有开口部24b。即，底座23包围元件形成区域DA地形成，并且从该元件形成区域DA延伸到外侧地形成。而且，在从元件形成区域DA延伸到外侧地形成的底座23上形成有阳极接合用电极23a。此时，覆层24延伸到阳极接合用电极23a上地形成，在阳极接合用电极23a上的覆层24上形成有开口部24b。即，底座23从覆层24的开口部24b露出，该露出的底座23的区域作为阳极接合用电极23a发挥作用。这一点是本发明的特征之一。通过这样在覆层24上设置开口部24b使底座23露出，能够在安装了覆层24之后向从该开口部24b露出的底座23(阳极接合用电极23a)施加电压，能够容易地将底座23和覆层24阳极接合。
图20是表示在图19的y1-y1线剖开的剖面的剖视图。在图20中，由SOI衬底构成的半导体衬底20，由支承衬底20a、形成在支承衬底20a上的中间绝缘层21、以及形成在中间绝缘层21上的导体层25形成。在导体层25上形成有绝缘膜22，在该绝缘膜22上形成有底座23。此外，在底座23上形成有覆层24。
将导体层25图形化，形成底座支承部10和布线部15。即，在底座支承部10之间形成有布线部15，该布线部15贯穿底座支承部10。即，布线部15从由形成于底座支承部10上的底座23所围的元件形成区域DA延伸到位于元件形成区域DA的外侧的外部区域，导致在向外部区域延伸的中途，布线部15与形成于底座23的下层的底座支承部10交叉。该交叉区域的剖面示于图20中。
在交叉的布线部15和底座支承部10之间，设有到达中间绝缘层21的孔16，以防止布线部15和底座支承部10直接接触。而且，在孔16的内部埋入了绝缘膜18。此外，在底座支承部10、布线部15以及绝缘膜18上形成有绝缘膜22，在该绝缘膜22上形成有底座23。这样，在布线部15和底座支承部10的交叉区域，覆盖布线部15的周围地形成绝缘膜，防止在多个布线部15之间发生短路。
图21是表示在图19的y2-y2线剖开的剖面的剖视图。在图21中，在支承衬底20a上形成有中间绝缘层21，在该中间绝缘层21上形成有SOI衬底的导体层25。将该导体层25图形化，形成端子支承部17a、布线部15、固定电极19a以及可动部13。底座支承部10也通过图形化导体层25而形成，但在图21中，虽未示出底座支承部10，但示出了在设于底座支承部10的孔16中埋入的绝缘膜18。在绝缘膜18(包含底座支承部10)上形成有绝缘膜22，在该绝缘膜22上形成有底座23。底座23与覆层24接合，由覆层24密封元件形成区域DA。端子支承部17a形成在被密封的元件形成区域DA的外侧，在端子支承部17a上形成有端子17。
本实施方式2的MEMS元件1B如上述那样构成，本实施方式2的MEMS元件1B也具有与上述实施方式1的MEMS元件1A相同的特征。因此，能够取得与在上述实施方式1的MEMS元件1A所说明的效果相同的效果。
例如，在本实施方式2中，也在被气密密封的元件形成区域DA的外侧的外部区域设有外部连接用的端子17。因此，不必在安装了覆层24之后在覆层24上进行端子形成用的开孔加工。因此，能够抑制在覆层24的接合面产生微小缝隙，能够提高气密性。结果，能够形成压力的变动等随时间变化小的高性能、高可靠度的MEMS元件1B。
并且，如图20所示，通过形成孔16并在该孔16中形成绝缘膜18，能够在确保底座支承部10和布线部15之间的绝缘性的同时，使布线部15从元件形成区域DA的内部向外部区域延伸，并且能够充分地进行元件形成区域DA的气密密封。
此外，如图21所示，在位于元件形成区域DA外侧的外部区域形成的端子17上没有形成覆层24，这一点是本发明的特征之一。即，覆层24延伸到端子17上，但以在端子17上开口的方式预先形成有开口部。由此，不必在覆层24上进行端子连接用的开孔加工，能够使MEMS元件1B的制造工序简化。
以上说明了主要的效果，但按照本实施方式2，还能够取得与上述实施方式1相同的其它效果。
接下来，说明本实施方式2的MEMS元件1B的动作。如图19所示，通过在驱动部19的可动电极19b和固定电极19a之间施加适当的电压，使可动部13始终在y方向进行基准振动(激励振动)。在这种状态下，当在图19的z轴周边施加角速度时，梁12借助于科里奥利力发生弹性形变，可动部13在与可动部13进行基准振动的y轴方向垂直的x轴方向位移。由此，检测部14的可动电极14b与固定电极14a之间的距离变化。因此，由可动电极14b和固定电极14a构成的电容元件的静电电容变化。能够通过利用外部电路等检测该静电电容的变化来测量角速度。可动电极14b和固定电极14a分别经由布线部15连接在端子17上，因此，通过将端子17电连接在独立于MEMS元件1B的电容测量用集成电路上，能够测量可动电极14b和固定电极14a之间的静电电容变化。并且，能够在MEMS元件1B所在的支承衬底20a上形成电容测量用集成电路，并使用端子17与之电连接。
接下来，参照附图说明本实施方式2的MEMS元件1B的制造方法。如图22所示，通过使用光刻技术和蚀刻技术在SOI衬底的导体层25上形成孔16。图22的虚线所示的结构，表示在后述的工序中形成的结构体。由图示可知在该结构体的哪个位置形成孔16。使用在图22的x1-x1线剖开的剖面图(图23、图24)，说明形成孔16后在该孔16埋入绝缘膜18的工序。
准备如图23所示在支承衬底20a上形成有中间绝缘层21并在该中间绝缘层21上形成有导体层的SOI衬底。然后，通过使用光刻技术和蚀刻技术，蚀刻导体层25形成到达中间绝缘层21的孔16。接下来，如图24所示，通过使用例如C VD法形成埋入孔16的绝缘膜18和覆盖导体层25的绝缘膜22。绝缘膜18和绝缘膜22例如可由氧化硅膜形成。图25是放大了图24所示的孔16形成区域的剖视图。
接下来，使用在图22的y2-y2线剖开的剖面图说明接着图24的工序。如图26所示，在绝缘膜22上形成多晶硅膜后，通过使用光刻技术和蚀刻技术来图形化绝缘膜22和多晶硅膜。进行图形化，使得仅在底座23的形成区域残留绝缘膜22和多晶硅膜。由此，能够形成由多晶硅膜构成的底座23。
这里，底座23也可以由以下所示的工序形成。即，如与图25对应的图27所示，在孔16的表面和导体层25的表面使用热氧化法或CVD法形成薄的绝缘膜22。该绝缘膜22例如可由氧化硅膜和氮化硅膜形成。然后，使用CVD法等成膜技术，用硅或多晶硅埋入孔16的内部地在绝缘膜22上形成多晶硅膜27。然后，将多晶硅膜27的表面平坦化之后，使用光刻技术和蚀刻技术来形成底座23。这样，能够用多晶硅膜27埋入孔16，并且在绝缘膜22上形成底座23。按照该方法，如图27所示，用多晶硅膜27埋入孔16地构成，所以与如图25所示用绝缘膜18埋入孔16的情况相比，能够提高埋入特性。即，因为多晶硅膜27比氧化硅膜等的绝缘膜18的埋入特性好，所以能够充分地埋入孔16。通过使用该方法，能够在用几百nm左右的薄氧化硅膜(绝缘膜22)确保宽度几μm至几十μm的孔16的绝缘性之后，用易于得到几μm左右的厚度的多晶硅膜27埋入孔16，并且淀积在孔16以外的绝缘膜22上。
接下来，如图28所示，在形成有底座23的导体层25上，例如用溅射法形成铝膜。然后，通过使用光刻技术和蚀刻技术来将铝膜图形化。进行图形化，使得在形成MEMS元件1B的结构体的元件形成区域的外侧的外部区域形成端子17。
接着，如图29所示，通过使用光刻技术和蚀刻技术来将导体层25图形化。由此，在MEMS元件1B的元件形成区域形成布线部15、固定电极19a、可动部13，在元件形成区域外侧的外部区域形成端子支承部17a。虽然在图29中未图示，但图19所示的固定部11、梁12、驱动部19(可动电极19b)以及检测部14(固定电极14a、可动电极14b)也通过将导体部25图形化而形成。然后，通过除去在可动部13的下层形成的中间绝缘层21，使得可动部13悬架在空间而能够移动。虽然在图29中未图示，但在梁12、可动电极19b以及可动电极14b的下层形成的中间绝缘层21也被除去，这些结构体也悬架在空间而能够移动。
接下来，如图30所示，将具有预定的开口部的覆层24和所加工的SOI衬底接合。此时，在进行对位使得形成于覆层24的预定开口部配置在端子形成区域(外部区域)上的状态下，将底座23和覆层24阳极接合。即，覆层24例如由玻璃衬底形成。由此，能够将元件形成区域DA气密密封，并且能够在位于元件形成区域DA外侧的外部区域开口以露出端子17。
然后，通过分割单片化成各个MEMS元件1B。由此能够形成本实施方式2的MEMS元件1B。在本实施方式2中，使用玻璃衬底作为覆层24，但也可以使用硅衬底等其它材质的衬底。此外，作为接合方法，不限于阳极接合，还可以使用利用适当的粘合剂(玻璃料、焊料)的接合、或使用等离子体或离子的表面活化的常温接合。
图31表示通过上述工序制造的MEMS元件1B的实施方式的一个例子。在图31中，在引线30上形成有信号处理用IC31，在该信号处理用IC31上安装有MEMS元件1B。而且，形成于MEMS元件1B的端子17与形成于信号处理用IC31的端子31a由金属线32电连接。此外，信号处理用IC31上的端子31b由引线30和金属线33电连接。并且，在引线30上形成有端子30a。而且，引线30的主面、即形成有信号处理用IC31和MEMS元件1B的面由树脂34密封。这样，例如能够得到安装有角速度传感器的半导体器件。
按照本实施方式2，通过将MEMS元件的结构体密封在密闭气氛中，并且在被密封的元件形成区域的外部设置与结构体电连接的端子，能够将来自结构体的电信号取出到外部。根据该技术，不必在密封用的覆层上设置贯通孔，并且能够将包围结构体的底座和覆层的接合部取为较大的面积，因此，具有气密性不会随时间恶化的可靠度高的优点。
(实施方式3)
在本实施方式3中，与上述实施方式2相同，作为MEMS元件1B的一个例子以角速度传感器为例进行说明。本实施方式3的角速度传感器的结构与上述实施方式2的角速度传感器相同。不同点在于MEMS元件1B的制造方法，在本实施方式3中，说明一并形成上述实施方式2所说明的孔16和MEMS元件1B的结构体(固定部11、梁12、可动部13、检测部14、布线部15以及驱动部19)的例子。
参照附图说明本实施方式3的MEMS元件1B的制造方法，在说明中使用表示在图22的y2-y2线剖开的剖面的剖视图。
首先，准备如图32所示在支承衬底20a上形成有中间绝缘层21并在该中间绝缘层21上形成有导体层25的SOI衬底。然后，通过使用光刻技术和蚀刻技术将导体层25图形化，形成端子支承部17a、布线部15、固定电极19a以及可动部13。形成布线部15，以便将可动部13和端子支承部17a等电连接。虽然在图32中未图示，但还形成图19所示的固定部11、梁12、检测部14以及驱动部19。并且，虽然在图32中未图示，但还形成底座支承部10。还形成在底座支承部10之间形成的孔16。在图32中，在端子支承部17a和布线部15之间形成有空间，该空间包含孔16的内部空间。
接下来，如图33所示，埋入包含孔16(在图33中未示出)的内部空间的形成于导体层25的所有的沟，覆盖导体层25的表面地形成绝缘膜35。该绝缘膜35例如可由氧化硅膜形成，例如可使用CVD法形成。
接下来，如图34所示，通过使用光刻技术和蚀刻技术在绝缘膜35上形成孔。使端子支承部17a露出地形成该孔。然后，在包含端子支承部17a的绝缘膜35上形成例如铝膜，通过将该铝膜图形化，在端子支承部17a上形成端子17。该端子17形成在外部区域，为了用金属线等与形成在外部的信号处理IC和电路图案电连接而设置。
接下来，如图35所示，在形成硅或多晶硅膜之后，通过使用光刻技术和蚀刻技术将多晶硅膜图形化。通过该图形化来形成底座23。底座23在与玻璃衬底进行面接合(阳极接合)时作为电极和接合面使用。
接下来，如图36所示，通过蚀刻除去露出的绝缘膜35。此时，在底座23下部形成的绝缘膜35残存下来。在此，在底座23下部形成有孔16(在图36中未示出)的内部空间，图36中示出了被埋入到该内部空间的绝缘膜35。然后，通过除去在可动部13下层形成的中间绝缘层21，使得可动部13悬架在空间而能够移动。此外，虽然在图36中未示出，但在梁12、可动电极19b以及可动电极14b的下层形成的中间绝缘层21也被除去，这些结构体也悬架在空间而能够移动。
接下来，如图37所示，将具有预定的开口部的覆层24和所加工的SOI衬底接合。此时，在进行对位使得形成于覆层24的预定开口部配置在端子形成区域(外部区域)上的状态下，将底座23和覆层24阳极接合。即，覆层24例如由玻璃衬底形成。由此，能够将元件形成区域DA气密密封，并且能够在位于元件形成区域DA外侧的外部区域开口以露出端子17。通过在真空中或气体氛围中进行阳极接合，能够使元件形成区域DA处于真空状态或处于特定的气体氛围中。
然后，通过分割单片化成各个MEMS元件1B。由此能够形成本实施方式3的MEMS元件1B。在本实施方式3中，使用玻璃衬底作为覆层24，但也可以使用硅衬底等其它材质的衬底。此外，作为接合方法，不限于阳极接合，还可以使用利用适当的粘合剂(玻璃料、焊料等)的接合、或使用等离子体或离子的表面活化的常温接合。
按照本实施方式3，一并加工孔16、底座支承部10、固定部11、梁12、可动部13、检测部14、布线部15、端子支承部17a、驱动部19等形成于导体层25的结构体，因此，制造工序简单。结果，能够减少制造MEMS元件1B所需的掩模张数，能够提高生产效率。其它结构与上述实施方式2相同，因此能够得到与上述实施方式2相同的效果。
(实施方式4)
在上述实施方式2中，说明了通过阳极接合来接合SOI衬底和覆层的例子，在本实施方式4中，说明使用玻璃料或粘合剂来接合SOI衬底和覆层的例子。
图38是表示在本实施方式4的MEMS元件1B中使用玻璃料等粘合剂36接合SOI衬底和覆层24的结构的剖视图。在图38中，本实施方式4的MEMS元件1B具有与上述实施方式2的MEMS元件1B大致相同的结构，以下说明不同的结构。
在本实施方式4中，构成为不在绝缘膜35(包含底座支承部10
(未在图38中示出))上形成底座，而是用粘合剂36来接合该绝缘膜35和覆层24。在此，没有设置底座是出于以下所示的理由。在上述实施方式2中，通过阳极接合来接合SOI衬底和覆层。因此，作为与由玻璃衬底构成的覆层接合的材料必须是多晶硅膜。因此，形成由多晶硅膜构成的底座，将底座和覆层阳极接合。即，底座是阳极接合所必须的。而在本实施方式4中，不用阳极接合而是使用粘合剂36来接合SOI衬底和覆层24。由此，不必设置由多晶硅膜构成的底座。
按照本实施方式4，使用粘合剂36进行密封，因此即使是不能进行阳极接合或表面活化的常温接合的材料之间也能够进行接合。结果，密封材料的选择范围变宽，能够谋求生产效率提高。
本实施方式4的其它结构与上述实施方式2相同，因此能够得到与上述实施方式2相同的效果。
(实施方式5)
在实施方式5中，说明在构成MEMS元件的可动部的内部等周围被包围的区域形成有检测部时，可从形成于可动部的内部的检测部向外部电连接的MEMS元件的例子。
图39是表示本实施方式5的MEMS元件1C的结构的俯视图。如图39所示，在被气密密封的元件形成区域DA的内部形成有固定部11，在该固定部11上连接有可弹性形变的梁12。而且，在该梁12上形成有作为质量部的、且可位移的可动部13。在可动部13的内部，形成有周围被包围的检测部40。能够由该检测部40检测可动部13的位移作为电容变化来检测角速度。即，与可动部13一体形成的可动电极和形成于检测部40的固定电极之间的距离根据可动部13的位移而变化，由此，由可动电极和固定电极形成的电容元件的静电电容变化，将该静电电容的变化(电压变化等)作为电信号输出到连接在外部的信号处理用集成电路，由此能够检测角速度。
在此，检测部40的周围被可动部13包围着，因此，不能将检测部40的电信号取出到外部。因此，在本实施方式5中，由跨过可动部13地配置的空中布线42，连接检测部40和形成在可动部13外部的固定电极41。由此，能够用空中布线42将被可动部13包围周围的检测部40的电信号输出到固定电极41，并且，能够从该固定电极41输出到形成在元件形成区域DA外部的端子。空中布线42并非用于连接被气密密封的元件形成区域DA的内部和外部，而是在被气密密封的元件形成区域DA的内部形成，因此在密封时没有问题。
图40是表示在图39的x2-x2线剖开的剖面的剖视图。如图40所示，在支承衬底20a上隔着中间绝缘层21形成有检测部40。该检测部40由中间绝缘层21固定在支承衬底20a上，在该检测部40的外侧形成有可动部13。并且，在可动部13的外侧形成有固定电极41。而且，在检测部40和固定电极41之间跨过可动部13地连接有空中布线42，将检测部40和固定电极41电连接。这样，根据本实施方式5，即使在检测部40存在于由可动部13包围周围的区域时，也能够通过跨过可动部13地形成的空中布线42，从周围被包围的检测部40向外部取出电信号。
以上，基于实施方式具体说明了本发明人所做出的发明，但本发明并不限于上述实施方式，显然在不脱离本发明主旨的范围内可进行各种变更。
[工业上的可利用性]
本发明能够广泛地应用于制造加速度传感器、角速度传感器、综合传感器等MEMS元件的制造业。

Claims (19)

1.一种微型机电系统元件，其特征在于：
包括：
(a)半导体衬底；
(b)固定在上述半导体衬底上并包围预定区域地形成的底座支承部；
(c)固定在上述半导体衬底上并形成于上述预定区域内的固定部；
(d)连接于上述固定部并形成于上述预定区域内的梁；
(e)连接于上述梁、且悬架在上述预定区域内的空间中的可动部；
(f)在上述底座支承部所包围的上述预定区域的外侧形成的端子部；
(g)贯穿上述底座支承部地连接上述可动部和上述端子部的布线部；
(h)形成于上述底座支承部和上述布线部上并包围上述预定区域地形成的底座部；以及
(i)形成于上述底座部上并覆盖上述预定区域的覆层，
其中，在上述底座支承部和上述布线部之间、以及上述布线部和上述底座部之间形成有绝缘膜，
在上述底座支承部和上述底座部之间也形成有上述绝缘膜。
2.根据权利要求1所述的微型机电系统元件，其特征在于：
上述底座支承部、上述固定部、上述梁以及上述可动部通过加工同一导体层形成。
3.根据权利要求1所述的微型机电系统元件，其特征在于：
上述半导体衬底包含支承衬底、形成于支承衬底上的中间绝缘层、以及形成于上述中间绝缘层上的导体层。
4.根据权利要求3所述的微型机电系统元件，其特征在于：
上述导体层由多晶硅膜或金属膜形成。
5.根据权利要求3所述的微型机电系统元件，其特征在于：
通过加工上述导体层，来形成上述底座支承部、上述固定部、上述梁以及上述可动部。
6.根据权利要求1所述的微型机电系统元件，其特征在于：
上述覆层延伸到上述端子部上，在上述端子部上具有开口部。
7.根据权利要求6所述的微型机电系统元件，其特征在于：
上述端子部存在多个，形成于上述覆层的上述开口部在包含多个上述端子部的区域上开口。
8.根据权利要求1所述的微型机电系统元件，其特征在于：
上述覆层由玻璃衬底、半导体衬底或金属衬底中的任意一种形成。
9.根据权利要求1所述的微型机电系统元件，其特征在于：
上述底座部包围上述预定区域，并且，从上述预定区域向外侧延伸。
10.根据权利要求9所述的微型机电系统元件，其特征在于：
在上述底座部中从上述预定区域向外侧延伸的部分，形成有阳极接合用电极部，并且，上述覆层延伸到上述阳极接合用电极部上地形成，在上述阳极接合用电极部上的上述覆层上形成有开口部。
11.根据权利要求1所述的微型机电系统元件，其特征在于：
上述预定区域被气密密封。
12.一种微型机电系统元件的制造方法，其特征在于：
包括以下步骤：
(a)准备半导体衬底的步骤，上述半导体衬底包含支承衬底、形成于上述支承衬底上的中间绝缘层、以及形成于上述中间绝缘层上的导体层；
(b)在上述导体层上形成到达上述中间绝缘层的孔的步骤；
(c)在上述孔内埋入第一绝缘膜的步骤；
(d)在上述导体层上形成第一导体膜的步骤；
(e)通过图形化上述第一导体膜而在预定区域的外侧形成端子部的步骤；
(f)在上述导体层上形成第二绝缘膜的步骤；
(g)在上述第二绝缘膜上形成第二导体膜的步骤；
(h)通过图形化上述第二绝缘膜和上述第二导体膜来形成对上述预定区域和上述端子部进行开口的底座部的步骤；
(i)通过图形化在上述预定区域和上述端子部露出的上述导体层，形成包围上述预定区域并隔着上述第二绝缘膜在上部形成有上述底座部的底座支承部，并且，在上述预定区域内形成固定部，进而，形成连接于上述固定部并形成于上述预定区域内的梁、连接于上述梁并形成于上述预定区域内的可动部、以及连接上述可动部和上述端子部的布线部，使得在贯穿上述底座支承部的上述布线部和上述底座支承部之间形成上述第一绝缘膜，在贯穿上述底座支承部的上述布线部和上述底座部之间形成上述第二绝缘膜的步骤；
(j)通过除去形成于上述梁和上述可动部的下层的上述中间绝缘层来将上述可动部悬架在上述预定区域内的空间中的步骤；以及
(k)接合上述底座部和覆层来密封上述预定区域的步骤。
13.根据权利要求12所述的微型机电系统元件的制造方法，其特征在于：
上述覆层具有对形成于上述预定区域的外侧的上述端子部上的区域进行开口的开口部。
14.根据权利要求13所述的微型机电系统元件的制造方法，其特征在于：
上述覆层的上述开口部将多个上述端子部集中进行开口。
15.根据权利要求12所述的微型机电系统元件的制造方法，其特征在于：
上述第二导体膜是多晶硅膜。
16.根据权利要求15所述的微型机电系统元件的制造方法，其特征在于：
上述覆层是玻璃衬底，通过阳极接合来接合由上述多晶硅膜构成的上述底座和上述覆层。
17.根据权利要求15所述的微型机电系统元件的制造方法，其特征在于：
上述覆层是硅衬底，通过常温接合来接合由上述多晶硅膜构成的上述底座和上述覆层。
18.根据权利要求12所述的微型机电系统元件的制造方法，其特征在于：
上述步骤(c)通过使用化学气相生长法形成上述第一绝缘膜来实施。
19.一种微型机电系统元件的制造方法，其特征在于：
包括以下步骤：
(a)准备半导体衬底的步骤，上述半导体衬底包含支承衬底、形成于上述支承衬底上的中间绝缘层、以及形成于上述中间绝缘层上的导体层；
(b)通过图形化上述导体层来形成包围预定区域的底座支承部、形成在上述预定区域内的固定部、连接于上述固定部并形成于上述预定区域内的梁、连接于上述梁并形成于上述预定区域内的可动部、从上述预定区域贯穿上述底座支承部并延伸到外部的布线部、以及形成在上述预定区域的外部上的端子支承部的步骤；
(c)埋入图形化后的上述导体层地形成第三绝缘膜，使得在贯穿上述底座支承部的上述布线部的周围形成上述第三绝缘膜的步骤；
(d)在上述端子支承部上形成端子部并连接上述端子部和上述布线部的步骤；
(e)在隔着上述第三绝缘膜的上述底座支承部上形成底座部的步骤；
(f)通过除去上述预定区域内的上述第三绝缘膜、和形成于上述梁和上述可动部的下层的上述中间绝缘膜，将上述可动部悬架在上述预定区域内的空间中的步骤；以及
(g)接合上述底座部和覆层来密封上述预定区域的步骤。
CN200710112586A 2006-08-21 2007-06-22 微型机电系统元件及其制造方法 Expired - Fee Related CN100579892C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006224179A JP2008046078A (ja) 2006-08-21 2006-08-21 微小電気機械システム素子およびその製造方法
JP224179/2006 2006-08-21

Publications (2)

Publication Number Publication Date
CN101130426A CN101130426A (zh) 2008-02-27
CN100579892C true CN100579892C (zh) 2010-01-13

Family

ID=39100608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710112586A Expired - Fee Related CN100579892C (zh) 2006-08-21 2007-06-22 微型机电系统元件及其制造方法

Country Status (3)

Country Link
US (1) US20080042260A1 (zh)
JP (1) JP2008046078A (zh)
CN (1) CN100579892C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105050941A (zh) * 2013-03-14 2015-11-11 罗伯特·博世有限公司 用于微机械元件的加工方法和相应的微机械元件

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4481323B2 (ja) * 2007-07-20 2010-06-16 日立オートモティブシステムズ株式会社 物理量センサ及びその製造方法
JP2009074979A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 半導体装置
JP5223381B2 (ja) * 2008-03-04 2013-06-26 富士通株式会社 マイクロ可動素子、光スイッチング装置、およびマイクロ可動素子製造方法
US8413509B2 (en) * 2008-04-14 2013-04-09 Freescale Semiconductor, Inc. Spring member for use in a microelectromechanical systems sensor
EP2346083B1 (en) * 2008-09-22 2016-03-30 Alps Electric Co., Ltd. Mems sensor
JP4784641B2 (ja) 2008-12-23 2011-10-05 株式会社デンソー 半導体装置およびその製造方法
DE102009027898B4 (de) * 2009-07-21 2019-09-05 Robert Bosch Gmbh Herstellungsverfahren für ein mikromechanisches Bauelement
JP5444199B2 (ja) * 2010-12-06 2014-03-19 日立オートモティブシステムズ株式会社 複合センサ
CN102530832B (zh) * 2010-12-27 2014-06-18 上海丽恒光微电子科技有限公司 惯性微机电传感器及其制作方法
US9466532B2 (en) * 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
CN103224216B (zh) * 2012-01-31 2016-12-21 台湾积体电路制造股份有限公司 具有衬底通孔的微电子机械系统(mems)结构及其形成方法
WO2014178163A1 (ja) * 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
US9445536B1 (en) 2013-08-30 2016-09-13 Integrated Device Technology, Inc. Crystal oscillator fabrication methods using dual-deposition of mounting cement and dual-curing techniques
US9397151B1 (en) 2013-08-30 2016-07-19 Integrated Device Technology, Inc. Packaged integrated circuits having high-Q inductors therein and methods of forming same
JP6285128B2 (ja) * 2013-09-05 2018-02-28 日立オートモティブシステムズ株式会社 角速度センサ
JP6641899B2 (ja) * 2015-11-04 2020-02-05 セイコーエプソン株式会社 物理量センサー、物理量センサーデバイス、電子機器および移動体
US10473920B2 (en) * 2016-08-24 2019-11-12 Stmicroelectronics S.R.L. Hermetically sealed MEMS mirror and method of manufacture
JP6896576B2 (ja) * 2017-09-20 2021-06-30 株式会社東芝 ガスセンサおよびその製造方法
JP2020202613A (ja) * 2019-06-06 2020-12-17 国立大学法人 東京大学 静電型デバイスおよび静電型デバイス製造方法
US11292715B2 (en) * 2019-06-27 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive bond structure to increase membrane sensitivity in MEMS device
CN111762751B (zh) * 2020-07-06 2022-01-07 瑞声声学科技(深圳)有限公司 Mems导电件以及导电镀层的制备方法
CN116364699B (zh) * 2023-06-01 2023-08-25 绍兴中芯集成电路制造股份有限公司 偏移检测结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786321B2 (ja) * 1990-09-07 1998-08-13 株式会社日立製作所 半導体容量式加速度センサ及びその製造方法
US5536988A (en) * 1993-06-01 1996-07-16 Cornell Research Foundation, Inc. Compound stage MEM actuator suspended for multidimensional motion
JP3319912B2 (ja) * 1995-06-29 2002-09-03 株式会社デンソー 半導体センサ用台座およびその加工方法
US6060336A (en) * 1998-12-11 2000-05-09 C.F. Wan Incorporated Micro-electro mechanical device made from mono-crystalline silicon and method of manufacture therefore
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
JP3714020B2 (ja) * 1999-04-20 2005-11-09 オムロン株式会社 半導体素子の密封構造
US6400009B1 (en) * 1999-10-15 2002-06-04 Lucent Technologies Inc. Hermatic firewall for MEMS packaging in flip-chip bonded geometry
US6768628B2 (en) * 2001-04-26 2004-07-27 Rockwell Automation Technologies, Inc. Method for fabricating an isolated microelectromechanical system (MEMS) device incorporating a wafer level cap
DE50112140D1 (de) * 2001-07-26 2007-04-12 Fraunhofer Ges Forschung Mikromechanisches bauelement
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7304395B2 (en) * 2005-07-05 2007-12-04 Oki Electric Industry Co., Ltd. Semiconductor chip package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105050941A (zh) * 2013-03-14 2015-11-11 罗伯特·博世有限公司 用于微机械元件的加工方法和相应的微机械元件
US9593012B2 (en) 2013-03-14 2017-03-14 Robert Bosch Gmbh Method for producing a micromechanical component, and corresponding micromechanical component
CN105050941B (zh) * 2013-03-14 2018-01-16 罗伯特·博世有限公司 用于微机械元件的加工方法和相应的微机械元件

Also Published As

Publication number Publication date
JP2008046078A (ja) 2008-02-28
CN101130426A (zh) 2008-02-27
US20080042260A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
CN100579892C (zh) 微型机电系统元件及其制造方法
US9518877B2 (en) Micromechanical component for a capacitive sensor device, and manufacturing method for a micromechanical component for a capacitive sensor device
US7104129B2 (en) Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
US8710599B2 (en) Micromachined devices and fabricating the same
US7247246B2 (en) Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
KR102217083B1 (ko) 압력 센서
KR100413789B1 (ko) 고진공 패키징 마이크로자이로스코프 및 그 제조방법
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
US20120267730A1 (en) Micro-electromechanical system (mems) device
US9908771B2 (en) Inertial and pressure sensors on single chip
US9194882B2 (en) Inertial and pressure sensors on single chip
US8828771B2 (en) Sensor manufacturing method
US20180246141A1 (en) Dynamic quantity sensor
JP2009016717A (ja) 半導体装置およびその製造方法
WO2015042701A1 (en) Mems device including an electrode guard ring and method of manufacturing the same
WO2015115365A1 (ja) センサおよびその製造方法
US10082438B2 (en) Multi-sensor system and method of forming same
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
US7531229B2 (en) Microstructured component and method for its manufacture
US20210380403A1 (en) Stress-isolated mems device comprising substrate having cavity and method of manufacture
WO2014208043A1 (ja) 物理量センサ
JP2012122838A (ja) Ｍｅｍｓ素子及びｍｅｍｓ素子の製造方法
JP2018179695A (ja) 電子装置
JP2011142230A (ja) 貫通電極及びその製造方法、並びに微小構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20200622

CF01 Termination of patent right due to non-payment of annual fee