[go: up one dir, main page]

CN100576575C - 背面入射型光检测元件 - Google Patents

背面入射型光检测元件 Download PDF

Info

Publication number
CN100576575C
CN100576575C CN200480021268A CN200480021268A CN100576575C CN 100576575 C CN100576575 C CN 100576575C CN 200480021268 A CN200480021268 A CN 200480021268A CN 200480021268 A CN200480021268 A CN 200480021268A CN 100576575 C CN100576575 C CN 100576575C
Authority
CN
China
Prior art keywords
semiconductor substrate
type
layer
recess
illuminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480021268A
Other languages
English (en)
Other versions
CN1826700A (zh
Inventor
柴山胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN1826700A publication Critical patent/CN1826700A/zh
Application granted granted Critical
Publication of CN100576575C publication Critical patent/CN100576575C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的目的在于提供一种背面入射型光检测元件，可使封装体充分小，且可抑制被检测光的散射。背面入射型光电二极管(1)具有：N型半导体基板(10)、P+型杂质半导体区域(11)、凹部(12)及覆盖层(13)。N型半导体基板(10)的表面(S1)侧的表层上形成有P+型杂质半导体区域(11)。在N型半导体基板(10)的背面(S2)中与P+型杂质半导体区域(11)相对的区域上，形成有做为被检测光的入射部的凹部(12)。此外，在背面(S2)上，设置有透过朝向凹部(12)入射的被检测光的覆盖层(13)。此处，覆盖层(13)设置在凹部(12)上的部分，相对设置在凹部(12)的外边缘部(14)上的部分下陷。

Description

背面入射型光检测元件
技术领域
本发明涉及一种背面入射型光检测元件。
背景技术
图24所示的现有的背面入射型光电二极管100中，N型硅基板101的表面侧的表层上形成有P+型高浓度杂质半导体区域102，及N+型高浓度杂质半导体区域103。在P+型高浓度杂质半导体区域102及N+型高浓度杂质半导体区域103上分别连接着阳电极104及阴电极105。在两电极104，105上形成有由焊锡形成的凸块电极106。此外，N型硅基板101在对应于P+型高浓度杂质半导体区域102的部分从背面侧被薄板化。该薄板化的部分形成被检测光的入射部。
如图24所示，背面入射型光电二极管100通过倒装结合(flipchipbonding)安装在陶瓷封装体107中。即，背面入射型光电二极管100的凸块(bump)电极106与设置在陶瓷封装体107的底面配线108上的焊料焊盘(solder pad)109连接。底面配线108以引线接合(wirebonding)的方式与输出端子销子110电连接。此外，窗框体111通过焊材112缝焊于陶瓷封装体107的表面。在窗框体111上对应于背面入射型光电二极管100的薄板化部分的位置上形成有开口，在该开口部分上设置有可使被检测光透过的铁镍钴合金(kovar)玻璃等的透明窗材料113。
在背面入射型光电二极管中，使用陶瓷封装体的上述构成，有该封装体变大的问题。
另一方面，在专利文献1中，揭示有对半导体电子部件的CSP(芯片尺寸等级封装)技术。在该技术中，用树脂等的有机材料密封制入半导体电子部件的晶片的两面，同时在设置在晶片的一面侧上的有机材料上利用光刻法(photolithography)形成开口，在该开口上形成有电极。
但是，上述CSP技术适用于背面入射型光电二极管，将该封装体小型化时，会产生以下问题。即，因为使成为被检测光的入射部的部分薄板化，所以背面入射型光电二极管的机械强度较弱。因此，在组装背面入射型光电二极管时，使用平筒夹，而非角锥筒夹。例如，加热、加压设置在光电二极管的表面侧的凸块电极等时，吸附通过平筒夹将背面作为吸附面的背面入射型光电二极管，并从加热区加入热量和压力。
在背面以树脂密封的背面入射型光电二极管中使用平筒夹时，会由于和筒夹的接触使树脂受损。背面入射型光电二极管的薄板化部分(即被检测光的入射部)的树脂在受损时，会有由于该损伤使被检测光散射的问题。而被检测光受到散射时，也会降低背面入射型光电二极管的灵敏度。
【专利文件1】日本特开平9-219421号公告
发明内容
本发明是为了解决上述课题而开发的，其目的在于提供一种背面入射型光检测元件，可使封装体充分小，并可抑制被检测光的散射。
为了解决上述课题，本发明的背面入射型光检测元件，具备：具有第一导电型的半导体基板；设置在半导体基板的第一面一侧的表层上，具有第二导电型的杂质半导体区域；在半导体基板的第二面中与杂质半导体区域对向的区域上形成的，入射被检测光的凹部；和设置在第二面上，由透过被检测光的树脂形成的覆盖层，其中，覆盖层设置在第二面的凹部上的部分，相对设置在凹部的外边缘部上的部分下陷。
在该背面入射型光检测元件中，通过设置覆盖层，提升了背面入射型光检测元件的机械强度。通过提高机械强度，可以进行晶片等级的切割，可以得到芯片尺寸的背面入射型光检测元件。由此，可实现封装体充分小的背面入射型光检测元件。此外，覆盖层由可透过被检测光的树脂形成，因此，不仅可以提升背面入射型光检测元件的机械强度，而且相对被检测光可以作为透过窗材起作用。
再者，覆盖层设置在凹部上的部分，相对于设置在凹部的外边缘部上的部分下陷。因此，即使在组装时使用平筒夹，设置在凹部上的覆盖层的表面也不会与平筒夹接触。由此，覆盖层表面中被检测光的入射部分不会受到损害，可以抑制被检测光的散射。
本发明的背面入射型光检测元件，优选具备设置在半导体基板的第一面上，支承半导体基板的支承膜。此时，可进一步提高背面入射型光检测元件的机械强度。
再者，优选具备：贯通支承膜，且一端与杂质半导体区域电连接的填充电极。此时，可以使得检测信号容易取出到背面入射型光检测元件的外部。
优选高浓度添加有第一导电型的杂质的高浓度杂质半导体区域露出到半导体基板的全体侧面上。此时，即使半导体基板的侧面有由于切割等受到损伤的情况，也可使半导体基板的侧面附近产生的不需要的载波被高浓度杂质半导体区域捕捉，因而可抑制暗电流或噪声。
半导体基板的第二面侧的表层中，优选在凹部的底面部分设置以高浓度添加有第一导电型的杂质的高浓度杂质层。该高浓度杂质层可作为累积层起作用。由此，通过被检测光的入射产生的载波很容易向半导体基板的第一面侧前进，可提高背面入射型光检测元件的灵敏度。
半导体基板的外边缘部的第二面侧的表层优选设置有以高浓度添加有第一导电型杂质的高浓度杂质层。此时，即使外缘部的第二面侧的表面附近有产生结晶缺陷的情况，也可以通过高浓度的杂质层抑制由于结晶缺陷产生的暗电流或噪声。
根据本发明，可实现使封装体充分小，且可抑制被检测光的散射的背面入射型光检测元件。
附图说明
图1是表示本发明的背面入射型光检测元件的第一实施方式的截面图。
图2是说明图1所示的背面入射型光二极管1的效果的图。
图3是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图4是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图5是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图6是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图7是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图8是显示制造图1所显示的背面入射型光二极管1的方法的工程图。
图9是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图10是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图11是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图12是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图13是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图14是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图15是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图16是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图17是表示制造图1所示的背面入射型光二极管1的方法的工序图。
图18是表示本发明的背面入射型光检测元件的第二实施方式的截面图。
图19是说明图18中形成N+型高浓度杂质半导体区域28的方法的一例的图。
图20是说明图18中形成N+型高浓度杂质半导体区域28的方法的一例的图。
图21是说明图18中形成N+型高浓度杂质半导体区域28的方法的一例的图。
图22是表示本发明的背面入射型光检测元件的第三实施方式的平面图。
图23是图22所示的背面入射型光电二极管3的沿着XII-XII线的截面图。
图24是表示现有的背面入射型光电二极管的截面图。
符号说明
1，2背面入射型光电二极管；3背面入射型光电二极管阵列；10，50N型半导体基板；11，51 P+型杂质半导体区域；12，52凹部；13，53覆盖层；14，54外边缘部；20半导体基板；21，61 N+型高浓度杂质层；22，28，62 N+型高浓度杂质半导体区域；23，24，63，64绝缘膜；25，65阳电极；26，66阴电极；31，71钝化膜；32，72支承膜；33a，33b，73a，73b填充电极；34a，34b，74a，74b UBM；35a，35b，75a，75b凸块；S1表面；S2背面；S3凹部底面；S4半导体基板20的侧面
具体实施方式
以下，详细说明附图及本发明的背面入射型光检测元件的优选实施方式。其中，在附图说明中，相同要素赋予相同的符号，并省略重复说明。此外，附图的尺寸比例不一定与说明中的一致。
图1是表示本发明的背面入射型光检测元件的第一实施方式的截面图。背面入射型光电二极管1，是从背面侧入射被检测光，由被检测光的入射产生载波，将产生的载波作为检测信号从表面侧输出。背面入射型光电二极管1具备：N型半导体基板10、P+型杂质半导体区域11、凹部12、以及覆盖层13。作为N型半导体基板10，例如，可使用添加有磷等的N型杂质的硅基板。N型半导体基板10的杂质浓度，例如为1012～1015/cm3。此外，N型半导体基板10的厚度t1，例如为200～500μm。
N型半导体基板10的表面(第一面)S1侧中的表层的一部分，形成有P+型杂质半导体区域11。P+型杂质半导体区域11是添加有硼等的P型杂质，而构成N型半导体基板10及pn接合。P+型杂质半导体区域11的杂质浓度，例如是1015～1020/cm3。此外，P+型杂质半导体区域11的深度，例如是0.1～20μm。
在N型半导体基板10的背面(第二面)S2中与P+型杂质半导体区域11相对的区域上，形成有凹部12。凹部12作为被检测光的入射部。凹部12的宽度是从背面S2朝向表面S1逐渐变狭窄的形状。具体来说，凹部12的形状，例如可为从背面S2朝向表面S1宽度逐渐变狭窄的四角锥状或圆锥状。凹部12的深度，例如是为2～400μm。此外，由于形成有凹部12，使N型半导体基板10中由凹部底面S3及P+型杂质半导体区域11夹持的区域比其他的区域进一步薄板化，使得来自于背面S2侧的被检测光的入射产生的载波，容易到达设置在表面S1侧表层上的P+型杂质半导体区域11附近。此外，该薄板化区域的厚度，例如为10～200μm。
在N型半导体基板10的背面S2上，设置有覆盖层13。覆盖层13由相对被检测光透明的树脂，即相对被检测光的波长具有充分透过率的树脂形成。作为这种树脂，例如可为环氧树脂类、硅树脂类、丙烯类或聚酰亚胺类，或由这些的复合材料形成的物质。该覆盖层13，可以作为保护背面S2的保护层，及向凹部12入射的被检测光透过的透过窗材的功能。并且，覆盖层13设置在凹部12上的部分，相对设置在凹部12的外边缘部14上的部分下陷。即，设置在形成凹部12的部分上的覆盖层13的表面，比设置在凹部12的外边缘部14上的覆盖层13的表面更深入N型半导体基板10一侧。在此处，所谓外边缘部14是指N型半导体基板10中从侧方将凹部12包围的部分。外边缘部14上覆盖层13的厚度，例如为5～500μm，优选250μm。
此外，背面入射型光电二极管1，具备：N+型高浓度杂质层21、N+型高浓度杂质半导体区域22、绝缘膜23，24、阳电极25及阴电极26。N+型高浓度杂质层21形成在N型半导体基板10的背面S2一侧的全体表层上。N+型高浓度杂质层21的N型杂质以比N型半导体基板10更高的浓度添加。N+型高浓度杂质层21的杂质浓度，例如为1015～1020/cm3。此外，N+型高浓度杂质层21的深度，例如为0.1～20μm。
在N型半导体基板10的表面S1一侧中的表层上，N+型高浓度杂质半导体区域22以与P+型杂质半导体区域11间隔的规定距离形成。N+型高浓度杂质半导体区域22，与N+型高浓度杂质层21同样，以高浓度添加N型杂质，是与后述阴电极26的接触层，同时具有可抑制表面S1中的表面泄露电流的功能。N+型高浓度杂质半导体区域22的杂质浓度，例如为1015～1020/cm3。此外，N+型高浓度杂质半导体区域22的深度，例如为0.1～30μm。
绝缘膜23及绝缘膜24分别在N型半导体基板10的表面S1和背面S2上形成。绝缘膜23，24，例如是由SiO2形成。绝缘膜23的厚度，例如为0.1～2μm。另一方面，绝缘膜24的厚度，例如为0.05～1μm。此外，在绝缘膜23上，形成有开口(接触孔)23a，23b，一方的开口23a设置在P+型杂质半导体区域11的部分上，另一方的开口23b设置在N+型高浓度杂质半导体区域22的部分上。
在含有绝缘膜23上的开口23a，23b的区域上，分别形成有阳电极25及阴电极26。这些电极25、26的厚度例如是为1μm。此外，这些电极25、26以分别填充开口23a，23b的方式设置。由此，阳电极25通过开口23a与P+型杂质半导体区域11直接连接、阴电极26通过开口23b与N+型高浓度杂质半导体区域22直接连接。作为阳电极25及阴电极26可使用Al。
再者，背面入射型光电二极管1，具有：钝化膜31、支承膜32、填充电极33a，33b、UBM〔凸块下方金属(Under Bump Metal)〕34a，34b、及凸块35a，35b。钝化膜31，在N型半导体基板10的表面S1上，以覆盖绝缘膜23、阳电极25及阴电极26的方式设置。此外，钝化膜31中，设置在阳电极25及阴电极26上的部分上，设置有被后述填充电极33a，33b填充的贯通孔31a。钝化膜31例如由氮化硅(SiN)形成，保护N型半导体基板10的表面S1。钝化膜31，例如可由等离子体CVD法形成。此外，钝化膜31的厚度，例如为1μm。
在钝化膜31上形成有支承膜32。支承膜32用来支承N型半导体基板10。此外，支承膜32中对应于钝化膜31的贯通孔31a的部分上，形成有与贯通孔31a一起被填充电极33a，33b充填的贯通孔32a。作为支承膜32的材料，例如可使用树脂或等离子体CVD法制成的SiO2。此外，支承膜32的厚度，例如是2～100μm，优选50μm。
填充电极33a，33b填充贯通孔31a，32a，同时其一端分别连接到阳电极25及阴电极26上，由此与P+型杂质半导体区域11及N+型高浓度杂质半导体区域22电连接。此外，填充电极33a，33b的另一端同时露出到支承膜32的表面。即，填充电极33a，33b贯通钝化膜31及支承膜32，分别从阳电极25及阴电极26延伸到支承膜32的表面。此外，填充电极33a，33b大致呈圆柱状。这些填充电极33a，33b使得电极25，26与后述的凸块35a，35b电连接。填充电极33a，33b，例如是由Cu制成。此外，贯通孔31a，32a的直径，例如为10～200μm，优选为100μm。
填充电极33a，33b露出到支承膜32表面上的部分上，形成有UBM34a，34b。UBM 34a，34b，例如由Ni及Au的层叠膜形成。此外，UBM34a，34b的厚度，例如为0.1～5μm。
在UBM 34a，34b的与填充电极33a，33b相反侧的面上，形成有凸块35a，35b。由此，凸块35a，35b分别与阳电极25及阴电极26电连接。凸块35a，35b除了与UBM 34a，34b的接触面以外，大致呈球状。作为凸块35a，35b，可使用例如焊锡、金、Ni-Au、Cu、或含有金属填充物的树脂等。
针对背面入射型光电二极管1的动作进行说明。此处，将逆偏电压施加在背面入射型光电二极管1上，在N型半导体基板10的薄板化区域上产生耗尽层。透过覆盖层13，从凹部12入射到N型半导体基板10的被检测光，主要在薄板化区域上被吸收。因而，在该区域中产生载波(空穴及电子)。产生的空穴及电子按照逆偏电场，分别朝向P+型杂质半导体区域11及N+型高浓度杂质半导体区域22移动。到达P+型杂质半导体区域11及N+型高浓度杂质半导体区域22的空穴及电子，通过填充电极33a，33b及UBM 34a，34b，朝向凸块35a，35b移动，做为来自凸块35a，35b的检测信号被输出。
下面说明背面入射型光电二极管1的效果。在背面入射型光电二极管1中，通过设置有覆盖层13，提升了背面入射型光电二极管1的机械强度。特别是，通过在凹部12上设置有覆盖层13，即使在组装时在背面入射型光电二极管1上施加压力和热，也可防止N型半导体基板10的薄板化区域的翘曲、弯曲、破损等。此外，通过提高机械强度，使得可以进行晶片等级的切割，因此可制成芯片尺寸的背面入射型光电二极管1。因而，可实现封装体充分小的背面入射型光电二极管1。此外，由于不需要陶瓷封装体等，可降低背面入射型光电二极管1的制造成本。综上所述，可实现价廉且可靠度高、且小型的背面入射型光电二极管1。
此外，覆盖层13设置在凹部12上的部分，相对于设置在凹部12的外边缘部14上的部分下陷。由此，如图2所示，即使在组装时使用平筒夹FC，设置在凹部12上的覆盖层13的表面也不和平筒夹FC接触。由此，覆盖层13表面中被检测光的入射部分不会受到损伤，因此可抑制被检测光的散射。从而，可实现高灵敏度的背面入射型光电二极管1。
此外，由于在外边缘部14上设置有覆盖层13，平筒夹FC不直接与外边缘部14接触。因此，可抑制由于与平筒夹FC的接触而在外边缘部14上产生的结晶缺陷。从而，可抑制结晶缺陷引起的暗电流或噪声的产生。
此外，使用树脂作为覆盖层13，容易将覆盖层13加工成所需要的形状。
由于设置有支承膜32，因而可进一步提高背面入射型光电二极管1的机械强度。
由于设置有填充电极33a，33b，可以很容易将检测信号从电极25，26取出到外部。其中，也在贯通孔31a，32a的侧壁上形成填充电极33a、33b，与阳电极25及阴电极26电连接。
N型半导体基板10的背面S2侧的整体表层上形成有N+型高浓度杂质层21。背面S2表层中的凹部12的底面S3上设置有N+型高浓度杂质层21，作为累积层起作用。由此，可防止N型半导体基板10产生的载波在底面S3附近再结合。因此，可实现更高灵敏度的背面入射型光电二极管1。此时，N+型高浓度杂质层21的杂质浓度，优选为1015/cm3以上。此时，N+型高浓度杂质层21适合作为累积层发挥作用。
此外，设置在N型半导体基板10的外边缘部14的背面S2侧中的N+型高浓度杂质层21，即使在外边缘部14上产生结晶缺陷的情况下，也可抑制结晶缺陷引起产生的暗电流或噪声。因此，背面入射型光电二极管1，可以获得高SN比的检测信号。此时，N+型高浓度杂质层21的杂质浓度优选为1015/cm3以上。此时，N+型高浓度杂质层21可充分地抑制结晶缺陷引起产生的暗电流或噪声。
接着参照图3～图17，说明图1所示的背面入射型光电二极管1的制造方法的一例。首先，准备由具有表面S1及背面S2做为(100)面的N型硅晶片形成的N型半导体基板10。在该N型半导体基板10上进行热氧化，在N型半导体基板10的表面S1上形成由SiO2构成的绝缘膜。并且，将绝缘膜的规定部分开口，从开口部将磷掺杂在N型半导体基板10上，由此形成N+型高浓度杂质半导体区域22。其后，将N型半导体基板10氧化，在表面S1上形成绝缘膜。此外，将绝缘膜的规定部分开口，从开口部将硼掺杂在N型半导体基板10上，由此形成P+型杂质半导体区域11。其后，将N型半导体基板10氧化，在表面S1上形成绝缘膜23(图3)。
接着，研磨N型半导体基板10的背面S2，并且将LP-CVD形成的SiN 82堆积在N型半导体基板10的背面S2上(图4)。此外，为了形成凹部12，在背面S2上的SiN82上形成开口85(图5)。然后，通过KOH等从开口85实施蚀刻，形成凹部12(图6)。
其次，除去SiN 82后，对形成有凹部12的N型半导体基板10的背面S2侧，使用离子注入等掺杂N杂质，由此可在背面S2侧的全体表层上形成N+型高浓度杂质层21(图7)。其后，实施热氧化，在背面S2侧的全体表层上形成绝缘膜24(图8)。在表面S1的绝缘膜23上形成电极用的接触孔，将铝堆积在表面S1上，实施规定的图型化，由此形成阳电极25及阴电极26(图9)。
其次，在形成阳电极25及阴电极26的N型半导体基板10的表面S1上，通过等离子体CVD法堆积由SiN形成的钝化膜31。此外，钝化膜31中对应于凸块35a，35b的部分上形成有开口31a(图10)。并且，在表面S1上形成有由树脂形成的厚的支承膜32，同时在对应于钝化膜31的开口31a的部分上形成有开口32a。此时，作为支承膜32的树脂，例如可使用环氧树脂类、丙烯类、或聚酰亚胺类的物质。或者，也可使用由等离子体CVD等形成的SiO2。此外，支承膜32的开口32a，例如可使用感光性的树脂以光刻法形成，或者使用蚀刻等通过图型化形成(图11)。此外，以填充开口31a及开口32a的方式，堆积由Cu制成的导电性部件33。例如，可通过溅射等在从开口31a及开口32a露出的阳电极25及阴电极26的表面上堆积铜种层(seed layer)等后，在该铜种层上通过电镀堆积Cu等进行(图12)。
其次，通过研磨导电性部件33，除去堆积在支承膜32上的导电性部件33。由此，形成填充电极33a，33b(图13)。此外，在覆盖背面S2侧的全体的形态下，通过旋涂或印刷等将由树脂形成的覆盖层13涂敷后，固化被涂敷的覆盖层13。此时，设置在覆盖层13中凹部12上的部分下陷(图14)。再者，在表面S1上的填充电极33a，33b上以无电解电镀法分别形成Ni及Au等的层叠膜构成的UBM 34a，34b。此外，在UBM 34a，34b上通过印刷或球搭载法形成由焊锡等构成的凸块35a，35b(图15)。
最后，为了获得单片化的背面入射型光电二极管1，进行切割。在切割时，如图16中点划线L1所示，以通过N型半导体基板10的背面S2中外边缘部14的中央的方式切割。由此，得到背面入射型光电二极管1(图17)。
图18是表示本发明的背面入射型光检测元件的第二实施方式的截面图。背面入射型光电二极管2具有：半导体基板20、P+型杂质半导体区域11、凹部12及覆盖层13。
在半导体基板20的表面S1侧中的表层的一部分上，形成有P+型杂质半导体区域11。另一方面，在半导体基板20的背面S2中与P+型杂质半导体区域11相对的区域上，形成有凹部12。此外，在半导体基板20的背面S2上，设置有覆盖层13。覆盖层13设置在凹部12上的部分，相对设置在凹部12的外边缘部14上的部分下陷。
此外，背面入射型光电二极管2，具有：N+型高浓度杂质半导体区域28、绝缘膜23，24、阳电极25、及阴电极26。N+型高浓度杂质半导体区域28以露出到半导体基板20整体的侧面S4上的方式形成。此外，N+型高浓度杂质半导体区域28也露出到半导体基板20的背面S2全体上。因此，半导体基板20中，未形成P+型杂质半导体区域11及N+型高浓度杂质半导体区域28任何一个的部分20a，从半导体基板20的侧面S4及背面S2，由N+型高浓度杂质半导体区域28完全围住。
接着参照图19～图21，表示形成N+型高浓度杂质半导体区域28的方法的一例。首先，准备半导体基板20。在半导体基板20中，N+型高浓度杂质层41残留表面S1的一部分，从背面S2扩大。残留的表面S1侧是与N+型高浓度杂质层41相比杂质浓度更低的N型杂质层42(图19)。其次，从表面S1以高浓度掺杂N型杂质，形成N+型高浓度杂质半导体区域43(图20)。然后，通过热处理使N+型杂质更深地扩散，由此该N+型高浓度杂质半导体区域43可到达N+型高浓度杂质层41(图21)。由以上，形成由N+型高浓度杂质层41及N+型高浓度杂质半导体区域43形成的N+型高浓度杂质半导体区域28。其中，在图21中，分别以虚线L2，L3表示形成P+型杂质半导体区域11及凹部12的区域。根据此方法，可省略从半导体基板20的背面S2一侧掺杂杂质的工序，因此可简化N+型高浓度杂质半导体区域28的制造工序，进而简化背面入射型光电二极管2整体的制造工序。
回到图18，在半导体基板20的表面S1及背面S2上，分别形成有绝缘膜23及绝缘膜24。此外，在绝缘膜23上，形成有开口23a，23b，一方的开口23a设置在P+型杂质半导体区域11的部分上，另一方的开口23b设置在N+型高浓度杂质半导体区域28的部分上。
在含有绝缘膜23上的开口23a，23b的区域上，分别形成有阳电极25及阴电极26。这些电极25、26分别以填充开口23a，23b的方式设置。由此，阳电极25通过开口23a与P+型杂质半导体区域11直接连接，阴电极26通过开口23b与N+型高浓度杂质半导体区域28直接连接。
再者，背面入射型光电二极管2，具有：钝化膜31、支承膜32、填充电极33a，33b、UBM 34a，34b、及凸块35a，35b。钝化膜31，在半导体基板20的表面S1上，以覆盖绝缘膜23、阳电极25及阴电极26的方式设置。在钝化膜31上形成有支承膜32。此外，填充电极33a，33b贯通钝化膜31及支承膜32，分别从阳电极25及阴电极26延伸到支承膜32的表面上。在填充电极33a，33b露出到支承膜32上的部分上，形成有UBM 34a，34b。在UBM 34a，34b的与填充电极33a，33b相反侧的面上，形成有凸块35a，35b。
以下说明背面入射型光电二极管2的效果。在背面入射型光电二极管2中，通过设置有覆盖层13，提升了背面入射型光电二极管2的机械强度。此外，通过提升机械强度，使得可以实现在晶片等级的切割，因此可制成芯片尺寸级的背面入射型光电二极管2。因而，可实现封装体充分小的背面入射型光电二极管2。
再者，覆盖层13设置在凹部12上的部分，相对于设置在凹部12的外边缘部14上的部分下陷。从而，即使在组装时使用平筒夹，设置在凹部12上的覆盖层13的表面也不与平筒夹接触。因此，覆盖层13表面中被检测光的入射部分不会受到损伤，可抑制被检测光的散射。从而，可实现高灵敏度的背面入射型光电二极管2。
再者，在背面入射型光电二极管2中，N+型高浓度杂质半导体区域28以露出到半导体基板20的侧面S4全体上的方式形成。因此，在半导体基板20的侧面S4附近产生的不需要的载波，可由N+型高浓度杂质半导体区域28捕捉，由此可抑制暗电流或噪声。由于侧面S4位于切断线上，虽然切断时有可能产生结晶缺陷，但是可由N+型高浓度杂质半导体区域28抑制该结晶缺陷引起产生的暗电流或噪声。因此，背面入射型光电二极管2，可以获得更高SN比的检测信号。
此外，半导体基板20的一部分20a，从半导体基板20的侧面S4及背面S2侧由N+型高浓度杂质半导体区域28完全围住。因而，可实现将被围住的部分20a做成I层的PIN构造。背面入射型光电二极管2，利用这种PIN构造，在施加更高的电压时，可广泛地选取耗尽层的宽度，因而使灵敏度上升，同时可降低电容，使高速响应成为可能。
图22是表示本发明的背面入射型光检测元件的第三实施方式的平面图。背面入射型光电二极管阵列3，通过纵横方向分别为8列，全部有64个的背面入射型光电二极管配列成格子状形成。这些光电二极管的配列间距，例如为1mm。图22，表示背面入射型光电二极管阵列3从背面侧看去的形态。在各光电二极管中，与图1的背面入射型光电二极管1同样，背面以覆盖层覆盖，同时覆盖层的规定部分下陷形成。在图22中，覆盖层的下陷部分以虚线L4表示。
图23是沿着图22所示的背面入射型光电二极管阵列3的XII-XII线的截面图。在该截面图中显示有：图22所示的64个光电二极管中的2个光电二极管P1，P2。如图23所示，背面入射型光电二极管阵列3具有：N型半导体基板50、P+型杂质半导体区域51、凹部52、及覆盖层53。
在N型半导体基板50的表面S1侧中的表层上，形成有多个P+型杂质半导体区域51。这些P+型杂质半导体区域51，相对光电二极管P1，P2分别设置。各P+型杂质半导体区域51的面积，例如为0.75×0.75mm2。N型半导体基板50的背面S2中与P+型杂质半导体区域51相对的区域上，形成有凹部52。此处，随着设置多个P+型杂质半导体区域51，也形成有多个凹部52。P+型杂质半导体区域51及凹部52，各一组设置在各光电二极管P1，P2上。此外，在N型半导体基板50的背面S2上，设置有覆盖层53。覆盖层53设置在凹部52上的部分，相对设置在凹部52的外边缘部54上的部分下陷。
此外，背面入射型光电二极管阵列3具有：N+型高浓度杂质层61、N+型高浓度杂质半导体区域62、绝缘膜63，64、阳电极65及阴电极66。N+型高浓度杂质层61在N型半导体基板50的背面S2侧的全体表层上形成。N+型高浓度杂质半导体区域62在N型半导体基板50的表面S1侧中的表层上形成。该N+型高浓度杂质半导体区域62，优选以围住构成各光电二极管的P+型杂质半导体区域51的方式设置。
在N型半导体基板50的表面S1及背面S2上分别形成绝缘膜63及绝缘膜64。在绝缘膜63上形成有开口63a，63b，一方的开口63a设置在P+型杂质半导体区域51的部分上，另一方的开口63b设置在N+型高浓度杂质半导体区域62的部分上。
在含有绝缘膜63上的开口63a，63b的区域上，分别形成有阳电极65及阴电极66。阳电极65及阴电极66是各一组设置在各光电二极管P1，P2上。此外，这些电极65，66分别以填充开口63a，63b的方式设置。由此，阳电极65通过开口63a与P+型杂质半导体区域51直接连接，阴电极66通过开口63b与N+型高浓度杂质半导体区域62直接连接。
再者，背面入射型光电二极管阵列3，具有：钝化膜71、支承膜72、填充电极73a，73b、UBM 74a，74b、及凸块75a，75b。钝化膜71，在N型半导体基板50的表面S1上，以覆盖绝缘膜63、阳电极65及阴电极66的方式设置。在钝化膜71上形成有支承膜72。此外，填充电极73a，73b贯通钝化膜71及支承膜72，分别从阳电极65及阴电极66延伸到支承膜72的表面上。在填充电极73a，73b露出到支承膜72表面上的部分，形成有UBM 74a，74b。在UBM 74a，74b的与填充电极73a，73b相反侧的面上，形成有凸块75a，75b。
下面说明背面入射型光电二极管阵列3的效果。在背面入射型光电二极管阵列3中，通过设置有覆盖层53，提升背面入射型光电二极管阵列3的机械强度。此外，由于提高了机械强度，使得可能实现在晶片等级的切割，因此可制成芯片尺寸级的背面入射型光电二极管阵列3。由此，可实现封装体充分小的背面入射型光电二极管阵列3。
此外，覆盖层53设置在凹部52上的部分，相对于设置在凹部52的外边缘部54上的部分下陷。从而，即使在组装时使用平筒夹，设置在凹部52上的覆盖层53的表面也不与平筒夹接触。因而，覆盖层53表面中被检测光的入射部分不会受到损伤，可抑制被检测光的散射。从而，可实现高灵敏度的背面入射型光电二极管阵列3。
再者，在N型半导体基板50的表面S1侧的表层中多个区域上，形成有P+型杂质半导体区域51，同时在背面S2中分别与P+型杂质半导体区域51相对的区域上，形成有凹部52，由此构成多个光电二极管。因此，背面入射型光电二极管阵列3可适用于与各光电二极管对应的1像素的摄像传感器等上。
本发明的背面入射型光检测元件，并不限定于上述实施方式，而可有各种的变形。例如，图1的背面入射型光电二极管1中，也可使用P型半导体基板取代N型半导体基板。此时，将杂质半导体区域11做成N型，高浓度杂质层21及高浓度杂质半导体区域22则具有P型的导电型。
此外，虽然在图12中，显示了堆积Cu形成的导电性部件33的例子，但也可使用Ni取代Cu，而在从开口31a及开口32a露出的阳电极25及阴电极26的表面上，可以直接施加Ni的无电解电镀。在此情况下，也可省略在图13中说明的，研磨导电性部件33的表面的工序。
并且，虽然在图15中以在填充电极33a，33b上形成有UBM 34a，34b及凸块35a，35b为例，但也有将填充电极33a，33b本身作为凸块的方法。即，将填充电极33a，33b充填到开口32a中的状态的支承膜32(参照图14)表面，使用O2等进行干蚀刻。由此，使填充电极33a，33b的一部分从支承膜32表面突出，该突出的部分可以作为凸块使用。在此情况下，也不需形成UBM 34a，34b。或者，作为导电性部件33，也可使用导电性树脂。由此，利用印刷等可短时间内完成对贯通孔的充填作业。
此外，在图20中，也可以使用N+型高浓度杂质层和比N+型高浓度杂质层杂质浓度更低的N+型杂质层贴合的贴合晶片作为半导体基板20。在此情况下，半导体基板20的表面S1侧上设置有N型杂质层，在背面S2侧设置N+型高浓度杂质层。
产业上的可利用性
根据本发明，可实现一种背面入射型光检测元件，其可使封装体充分小，并且可抑制被检测光的散射。

Claims (8)

1.一种背面入射型光检测元件，具有：
具有第一导电型的半导体基板；
设置在所述半导体基板的第一面侧的表层上，具有第二导电型的杂质半导体区域；
在所述半导体基板的第二面中的与所述杂质半导体区域相对的区域形成的，入射被检测光的凹部；和
设置在所述第二面上，由透过所述被检测光的树脂形成的覆盖层，其中，
所述覆盖层，从所述第二面的所述凹部上到所述凹部的外边缘部上连续地一体地设置，
所述覆盖层设置在所述第二面的所述凹部上的部分，相对设置在所述凹部的外边缘部上的部分下陷，
所述覆盖层以设置在所述第二面的所述凹部的外边缘部上的部分的表面高于设置在所述凹部上的部分的表面的方式形成，
所述覆盖层的表面从设置在所述第二面的所述凹部的外边缘部上的部分到设置在所述凹部上的部分形成有曲面。
2.如权利要求1所述的背面入射型光检测元件，其特征在于，具有：设置在所述半导体基板的所述第一面上，支承所述半导体基板的支承膜。
3.如权利要求2所述的背面入射型光检测元件，其特征在于，具有：贯通所述支承膜，同时一端与所述杂质半导体区域电连接的填充电极。
4.如权利要求1所述的背面入射型光检测元件，其特征在于：使得以高浓度添加有所述第一导电型杂质的高浓度杂质半导体区域露出到所述半导体基板的全部侧面上。
5.如权利要求1所述的背面入射型光检测元件，其特征在于：所述半导体基板的所述第二面侧的表层中，在所述凹部的底面部分设置有以高浓度添加有所述第一导电型杂质的高浓度杂质层。
6.如权利要求1所述的背面入射型光检测元件，其特征在于：所述半导体基板的所述外边缘部的所述第二面的表层上设置有以高浓度添加有所述第一导电型杂质的高浓度杂质层。
7.如权利要求1所述的背面入射型光检测元件，其特征在于：所述覆盖层，在所述半导体基板的所述第2面侧，设置在从所述凹部上到所述凹部的所述外边缘部上连续地形成的绝缘膜上。
8.如权利要求1所述的背面入射型光检测元件，其特征在于：所述凹部的宽度是从所述第二面朝向所述第一面逐渐变窄的形状。
CN200480021268A 2003-07-23 2004-07-22 背面入射型光检测元件 Expired - Fee Related CN100576575C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP278567/2003 2003-07-23
JP2003278567A JP2005045073A (ja) 2003-07-23 2003-07-23 裏面入射型光検出素子

Publications (2)

Publication Number Publication Date
CN1826700A CN1826700A (zh) 2006-08-30
CN100576575C true CN100576575C (zh) 2009-12-30

Family

ID=34074728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480021268A Expired - Fee Related CN100576575C (zh) 2003-07-23 2004-07-22 背面入射型光检测元件

Country Status (9)

Country Link
US (1) US7420257B2 (zh)
EP (1) EP1648036B1 (zh)
JP (1) JP2005045073A (zh)
KR (1) KR20060064560A (zh)
CN (1) CN100576575C (zh)
DE (1) DE602004019536D1 (zh)
IL (1) IL173281A (zh)
TW (1) TWI331395B (zh)
WO (1) WO2005008788A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919731A (zh) * 2013-01-11 2015-09-16 株式会社V技术 光互联装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP4499385B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
US7576371B1 (en) 2006-03-03 2009-08-18 Array Optronix, Inc. Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
WO2008108970A2 (en) 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
US8017982B2 (en) 2007-06-12 2011-09-13 Micron Technology, Inc. Imagers with contact plugs extending through the substrates thereof and imager fabrication methods
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8193615B2 (en) 2007-07-31 2012-06-05 DigitalOptics Corporation Europe Limited Semiconductor packaging process using through silicon vias
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
US8809923B2 (en) 2008-02-06 2014-08-19 Omnivision Technologies, Inc. Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185207B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185236B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP2013065912A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
JP5805680B2 (ja) * 2009-02-24 2015-11-04 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185157B2 (ja) 2009-02-25 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5389956B2 (ja) 2009-03-13 2014-01-15 テッセラ，インコーポレイテッド ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
JP5363222B2 (ja) * 2009-07-13 2013-12-11 浜松ホトニクス株式会社 半導体光検出素子及び半導体光検出素子の製造方法
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
JP2013536865A (ja) 2010-08-31 2013-09-26 キメリクス，インコーポレイテッド ホスホン酸エステル誘導体およびその合成方法
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
JP6803137B2 (ja) * 2015-09-30 2020-12-23 浜松ホトニクス株式会社 裏面入射型固体撮像素子
US12062680B2 (en) 2018-06-29 2024-08-13 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic apparatus, and method for producing solid-state imaging device
US11610927B2 (en) * 2020-02-27 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capping structure along image sensor element to mitigate damage to active layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5171792A (zh) * 1974-12-19 1976-06-21 Minolta Camera Kk
NL8700370A (nl) 1987-02-16 1988-09-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting.
JPH02148862A (ja) 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
JP2650389B2 (ja) * 1989-01-12 1997-09-03 松下電器産業株式会社 受光素子とその製造方法
FR2656738B1 (fr) * 1989-12-29 1995-03-17 Telemecanique Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
DE4102285A1 (de) 1991-01-26 1992-08-06 Messerschmitt Boelkow Blohm Verfahren zur herstellung einer membrandiode
JP3091903B2 (ja) 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US5852322A (en) * 1995-05-19 1998-12-22 Dr. Johannes Heidenhain Gmbh Radiation-sensitive detector element and method for producing it
DE19549228A1 (de) * 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
EP1548836B1 (en) * 2002-08-09 2008-06-18 Hamamatsu Photonics K. K. Photodiode array and radiation detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919731A (zh) * 2013-01-11 2015-09-16 株式会社V技术 光互联装置

Also Published As

Publication number Publication date
CN1826700A (zh) 2006-08-30
EP1648036A4 (en) 2007-03-21
TWI331395B (en) 2010-10-01
KR20060064560A (ko) 2006-06-13
IL173281A0 (en) 2006-06-11
IL173281A (en) 2010-04-15
EP1648036B1 (en) 2009-02-18
DE602004019536D1 (de) 2009-04-02
EP1648036A1 (en) 2006-04-19
US7420257B2 (en) 2008-09-02
US20070007556A1 (en) 2007-01-11
JP2005045073A (ja) 2005-02-17
WO2005008788A1 (ja) 2005-01-27
TW200509383A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
CN100576575C (zh) 背面入射型光检测元件
US7560790B2 (en) Backside-illuminated photodetector
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4482455B2 (ja) 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置
CN100438053C (zh) 光电二极管阵列及其制造方法和放射线检测器
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
KR101047671B1 (ko) 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
CN119092521A (zh) 光检测装置的制造方法、及光检测装置
JP2006203076A (ja) 光検出素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20210722

CF01 Termination of patent right due to non-payment of annual fee