[go: up one dir, main page]

CN100539057C - 焊料凸块的制造方法 - Google Patents

焊料凸块的制造方法 Download PDF

Info

Publication number
CN100539057C
CN100539057C CNB2006101478069A CN200610147806A CN100539057C CN 100539057 C CN100539057 C CN 100539057C CN B2006101478069 A CNB2006101478069 A CN B2006101478069A CN 200610147806 A CN200610147806 A CN 200610147806A CN 100539057 C CN100539057 C CN 100539057C
Authority
CN
China
Prior art keywords
solder projection
metal level
temperature
manufacture method
wire welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101478069A
Other languages
English (en)
Other versions
CN101207048A (zh
Inventor
王继明
李润领
孟津
梅娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101478069A priority Critical patent/CN100539057C/zh
Publication of CN101207048A publication Critical patent/CN101207048A/zh
Application granted granted Critical
Publication of CN100539057C publication Critical patent/CN100539057C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种焊料凸块的制造方法，包括：提供一具有引线焊块的半导体基底；在所述引线焊块上至少形成一金属层；在所述金属层上形成光刻胶层，并图形化形成开口，所述开口位于所述引线焊块上方相应位置，且所述开口底部露出所述金属层；用电镀法在所述开口中形成焊料凸块，所述电镀法中电流的平均电流密度为3至4ASD；去除所述光刻胶层和未被所述焊料凸块覆盖的金属层；对所述焊料凸块回流。本发明的制造方法能够使形成的焊料凸块个组分的分布均匀，强度较大，更有利于向电路板和其它基底粘合。

Description

焊料凸块的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种焊料凸块的制造方法。
背景技术
随着半导体制造技术的发展，芯片尺寸趋向微型化，电路板基底上的芯片密度日益增加，传统的封装技术正成为制约电路性能提高的瓶颈，促使芯片的封装技术由原来的切割压线技术发展为目前的倒装芯片(Flip chip)技术。倒装芯片技术是在芯片制造完成后，在芯片的引线焊块(Bond Pad)上形成焊料凸块(Solder Bump)，将芯片切割后直接将带有焊料凸块的芯片粘贴于印刷电路板(PCB)或其它基底上。这需要芯片上的焊料凸块具有良好的机械强度及导电性能。专利申请号为200310104780.6的中国专利公开了一种焊料凸块的制造方法。图1至图5为所述专利文件公开的焊料凸块的制造方法的各步骤相应结构的剖面示意图。
如图1所示，在一半导体基底100上形成有引线焊块102，在所述半导体基底100上形成有保护层104，所述引线焊块102的表面被露出。
如图2所示，在所述保护层104及引线焊块102的表面沉积金属层106，所述金属层为106为钛、钨、铬、钛化钨、铜、镍中的一种或组合。
如图3所示，在所述金属层106上旋涂光刻胶层107，并通过曝光显影形成开口图案105，所述开口图案105位于所述电极焊盘的正上方，在所述开口图案105中的金属层106上形成铜层108。
如图4所示，在所述铜层108上电镀焊料凸块109。所述焊料凸块包括锡和银，并以锡为主要成分。
如图5所示，去除所述光刻胶层107，以所述焊料凸块109为掩模，刻蚀去掉未被所述焊料凸块109覆盖的金属层106，通过回流形成球形焊料凸块110，回流的温度为230至270度，同时，铜在回流过程中扩撒到所述焊料凸块110中，成为焊料凸块的一部分。上述方法形成的焊料凸块为锡-银-铜的合金，通过扩散的方法在焊料凸块中掺入铜，锡和银通过电镀的方法形成于焊料凸块之中，电镀时电流的平均电流密度一般为4至6ASD，电镀速度较快，形成焊料凸块中银的分布不均匀，容易形成空洞，在受外部到剪切力时，焊料凸块容易从中间断裂，从而导致形成的焊料凸块焊接于电路板或其它基底上时不能承受较大的外力而断裂，导致焊接失败。
发明内容
因此，本发明的目的在于提供一种焊料凸块的制造方法，以解决现有焊料凸块的制造方法形成的焊料凸块中各组分的分布不均匀的问题。
为达到上述目的，本发明提供的一种焊料凸块的制造方法，包括：提供一具有引线焊块的半导体基底；在所述引线焊块上至少形成一金属层；在所述金属层上形成光刻胶层，并图形化形成开口，所述开口位于所述引线焊块上方相应位置，且所述开口底部露出所述金属层；用电镀法在所述开口中形成焊料凸块，所述电镀法中电流的平均电流密度为3至4ASD；去除所述光刻胶层和未被所述焊料凸块覆盖的金属层；对所述焊料凸块回流。
所述焊料凸块为锡银合金。
所述电镀形成锡银合金的步骤如下：将所述金属层连接至直流电源的负极，并使第一电流值的电流流过所述金属层，直至所述焊料凸块填满所述开口；至少使一大于第一电流值的第二电流值的电流流过所述金属层，持续时间为3至10分钟。
所述第一电流值为0.45至0.65A。
所述回流工艺步骤如下：在惰性气体环境下，将所述焊料凸块加热至第一温度，并持续时间30至60分钟；将所述焊料凸块加热至高于第一温度的第二温度，并持续时间30至60分钟；将所述焊料凸块加热至高于第二温度的第三温度，并持续时间30至60分钟；将所述焊料凸块降温至小于第一温度的第四温度，并持续时间10至50分钟。
所述金属层为钛、钨、铬、钛化钨、铜、镍中的一种或组合。
所述第一电流值为0.45至0.65A。
本发明还提供一种焊料凸块的制造方法，包括：提供一金属层的半导体基底，在所述金属层上形成有光刻胶层，在所述光刻胶层中形成有底部露出所述金属层的开口；将所述金属层连接至直流电源的阴极，使第一电流值的电流流过所述金属层，以执行第一步电镀，直至所述焊料凸块填满所述开口，并使流过所述开口底部的金属层的电流的平均电流密度为3至4ASD；至少使一大于第一电流值的第二电流值的电流流过所述金属层，并使流过所述开口底部的金属层的电流的平均电流密度为3至4ASD；去除所述光刻胶层；去除未被所述焊料凸块覆盖的金属层；对所述焊料凸块回流。
所述填充的焊料为锡和银。
所述焊料中银的含量为1.8至2.8％。
与现有技术相比，本发明具有以下优点：
本发明形成焊料凸块的方法中一方面通过减小电镀时电流的平均电流密度，提高电镀中银的含量，银的硬度相对较大，提高银的含量可提高形成的焊料凸块的硬度；另外，由于小的电流密度使得电镀的速度相对较慢，使得银在锡为主要成分的焊料凸块中均匀分布；另一方面，本发明通过不同电流值的多步电镀，使得每一步的电镀的平均电流密度均为3至4ASD，从而使得整个电镀过程的电镀速度不变，有利于形成的焊料凸块中各组分分布均匀，且不会形成空洞，保证了形成的焊料凸块具有较大的强度，能够承受更大的外部的剪切力。
本发明的方法通过回流工艺形成球形的焊料凸块。通过逐步升温，使得整个焊料凸块温度均匀上升至熔点，依赖于液态的焊料凸块的表面张力，回流形成球形的焊料凸块。通过逐步升温的方法，使得整个焊料凸块内部温度和应力分布均匀一致，形成的焊料凸块表面光滑没有毛刺，更容易的将该焊料凸块焊接至电路板表面和其它基底表面，且粘结性能较好。
附图说明
图1至图5为现有一种焊料凸块的制造方法的各步骤相应的结构的剖面示意图；
图6为本发明的焊料凸块的制造方法的第一实施例的流程图；
图7至图14为本发明的焊料凸块的制造方法第一实施例的各步骤相应的结构的剖面示意图；
图15为本发明的焊料凸块的制造方法的第二实施例的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图6为本发明焊料凸块的制造方法的第一实施例的流程图。
如图6所示，首先，提供一半导体基底(S100)，所述半导体基底为单晶硅、多晶硅、非晶硅中的一种，所述半导体基底已经完成前段的器件制造和后段的金属互连，在所述半导体基底表面形成有引线焊块，所述引线焊块为铝、铜或铝铜合金，在所述引线焊块以外的半导体基底表面形成有保护层，所述保护层为有机聚合物。
为增强后续工艺中形成的焊料凸块和所述引线焊块的粘结性能，在所述引线焊块及保护层上至少形成一金属层(S110)。所述金属层为钛、钨、铬、钛化钨、铜、镍、金、铬中的一种或组合，其形成方法为物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、原子层沉积、电镀中的任何一种。该金属层也作为后续电镀形成焊料凸块工艺中的电极阴极，与直流电源负极连接。
在所述金属层上旋涂光刻胶，并通过曝光显影形成开口，所述开口位于所述引线焊块上方相应位置，且所述开口底部露出所述金属层(S120)。所述开口的尺寸大于其下方相应的引线焊块的尺寸。
用电镀法在所述开口中填充焊料，形成焊料凸块，并使通过所述开口底部的金属层的电流的平均电流密度为3至4ASD(S130)。所述焊料为锡和银，形成的焊料凸块中银的含量为1.8至2.8％。其步骤为：将所述金属层连接至直流电源的阴极，并使第一电流值的电流流过所述金属层，直至所述焊料凸块填满所述开口；至少使一大于第一电流值的第二电流值的电流流过所述金属层，持续时间为3至10分钟。本实施例中所述第一电流值为0.45至0.65A。本步骤中通过减小电镀时电流的平均电流密度，提高形成的焊料凸块中银的含量，银的硬度相对较大，提高银的含量可提高形成的焊料凸块的硬度；另外，由于小的电流密度使得电镀的速度相对较慢，使得银在锡为主要成分的焊料凸块中均匀分布；，本实施例中还通过执行多步电镀工艺，使得形成的焊料凸块中银分布均匀，且不会形成空洞，提高了形成的焊料凸块的强度，使得形成的焊料凸块能够承受更大的外来的剪切力。
通过氧气等离子体灰化和湿法清洗去除所述光刻胶层，接着以所述焊料凸块为掩模层，通过干法或湿法刻蚀去除未被所述焊料凸块覆盖的金属层(S140)。
对所述焊料执行回流工艺，以使所述焊料凸块成为球形(S150)。其步骤如下：在惰性气体环境下，将所述焊料加热至第一温度，并持续时间30至60分钟；将所述焊料加热至高于第一温度的第二温度，并持续时间30至60分钟；将所述焊料加热至高于第二温度的第三温度，并持续时间30至60分钟；将所述焊料降温至小于第一温度的第四温度，并持续时间10至50分钟。本实施例中，所述第一温度为120至180度，第二温度为220至240度，第三温度为240至280度，第四温度为30至80度。本方法中通过逐渐持续升温至所述焊料的熔点然后降温的回流工艺，使得形成的球形的焊料凸块表面光滑，没有毛刺，更容易的将该焊料凸块焊接至电路板表面和其它基底表面，且粘结性能较好。
下面结合剖面图对本发明的焊料凸块的制造方法进行详细描述。图7至图14为本发明的焊料凸块的制造方法第一实施例的各步骤相应的结构的剖面示意图。
步骤一，如图7所示，提供一半导体基底200，所述半导体基底200为单晶硅、多晶硅、非晶硅中的一种，所述半导体基底200已经完成前段的器件制造和后段的金属互连，在所述半导体基底200表面形成有引线焊块202，所述引线焊块202为铝、铜或铝铜合金，所述引线焊块202与后段的金属互连线连通。在所述引线焊块202以外的半导体基底200表面形成有保护层204，所述保护层204为有机聚合物，该保护层204用于保护该半导体基底中的器件不受外来的损伤。
步骤二，如图8所示，在所述引线焊块及保护层上形成金属层206，所述金属层206为一层或多层，其材质为钛、钨、铬、钛化钨、铜、镍、金、铬中的一种或组合。所述金属层206的形成方法为物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、原子层沉积、电镀中的任何一种。所述金属层206用于增强后续工艺中形成的焊料凸块和所述引线焊块的粘结性能，并作为后续电镀形成焊料凸块工艺中的电极阴极，与直流电源负极连接。
步骤三，如图9所示，在所述金属层206上旋涂光刻胶层207，并通过曝光显影形成开口205，所述开口205位于所述引线焊块202上方相应位置，且所述开口205底部露出所述金属层206的表面。所述开口205的尺寸大于其下方相应的引线焊块202的尺寸。
步骤四，执行第一步电镀工艺：将所述形成有开口205的半导体基底200放入电镀槽中，所述电镀槽盛有包含待电镀金属的离子的电镀液，使所述金属层206连接至直流电源的负极，并使所述直流电源的正极连结电镀槽的阳极，在所述金属层206、电镀液、阳极组成的回路中通过第一电流值的电流，并使得流过所述开口205底部的金属层206的电流的平均电流密度为3至4ASD，在所述开口205底部的金属层206上形成如图10所示的焊料凸块209，所述焊料凸块209至少填满所述开口205。本实施例中所述待电镀的金属为锡和银，所述第一电流值为0.45至0.65A，形成的焊料凸块中银的含量为1.8％至2.8％，所述第一步电镀工艺的持续时间为10至40分钟，形成的焊料凸块209的填满所述开口205。
接着执行第二步电镀工艺：改变流过所述金属层206、电镀液、阳极回路的电流，使得第二电流值的电流流过该回路，所述第二电流值为0.55至0.65A，并保持平均电镀密度为3至4ASD。所述第二步电镀工艺的持续时间为3至4分钟，
然后，执行第三步电镀工艺：改变流过所述金属层206、电镀液、阳极回路的电流为第三电流值，所述第三电流值为0.7至0.8A，平均电流密度为3至4ASD，所述第三步电镀工艺持续时间为3至5分钟。
再接着，执行第四步电镀工艺：改变流过所述金属层206、电镀液、阳极回路的电流为第四电流值，所述第四电流值为0.85至0.95A，平均电流密度为3至4ASD，持续时间为3至5分钟。
执行第五步电镀工艺：改变流过所述金属层206、电镀液、阳极回路的电流为第五电流值，所述第五电流值为1至1.1A，平均电流密度为3至4ASD，持续时间为3至5分钟。
最后，执行第六步电镀工艺：改变流过所述金属层206、电镀液、阳极回路的电流为第六电流值，所述第六电流值为1.25至1.35A，平均电流密度为3至4ASD，持续时间为3至5分钟。经过上述数步的电镀，形成如图11所示的焊料凸块209a。
本步骤中一方面通过减小电镀时的平均电流密度，从而提高电镀中银的含量，由于银的硬度相对较大，提高银的含量可提高形成的焊料凸块的硬度；另外，由于小的电流密度使得电镀的速度相对较慢，这有助于使得电镀的银在锡为主要成分的焊料凸块209a中均匀分布；本发明通过还不同电流值的多步电镀，使得每一步的电镀的平均电流密度均为3至4ASD，从而使得整个电镀过程的电镀速度不变，有利于形成的焊料凸块209a中各组分均匀分布，且不会形成空洞，保证了形成的焊料凸块具有较大的强度，能够承受更大的外部的剪切力。
步骤五，如图12所示，通过氧气等离子体灰化和湿法清洗去除所述光刻胶层207，接着如图13所示，以所述焊料凸块209a为掩模层，去除未被所述焊料凸块209a覆盖的金属层206，去除的方法为干法等离子体刻蚀或湿法刻蚀，并使所述保护层204表面露出。
步骤六，对所述焊料凸块209a执行回流工艺，形成如图14所示的球形的焊料凸块209b。本实施例中所述回流工艺步骤如下：在惰性气体环境下，将所述焊料凸块加热至120至140度，并持续时间30至60分钟；将所述焊料凸块加热至160至180度，并在该温度下持续40至60分钟；将所述焊料凸块加热至180至190度，并在该温度下持续40至60分钟；将所述焊料凸块加热至220至240度，并在该温度下持续40至60分钟；将所述焊料凸块加热至240至280度，并在该温度下持续40至60分钟；将所述焊料凸块冷却至30至80度，并在该温度下持续10至50分钟，接着冷却至室温。经过本实施例所述的一系列的加热升温的步骤，使得整个焊料凸块温度均匀上升至熔点，依赖于液态的焊料凸块的表面张力，回流形成球形的焊料凸块。通过逐步升温的方法，使得整个焊料凸块内部温度和应力分布均匀一致，整个焊料凸块能够均匀熔化，回流成的焊料凸块表面光滑，没有毛刺，更容易的将该焊料凸块焊接至电路板表面和其它基底表面，且粘结性能较好。
图15为本发明焊料凸块制造方法的第二实施例的流程图。
如图15所示，首先，提供一半导体基底，在所述半导体基底上形成有数个引线焊块，所述引线焊块之间形成有保护层，在所述引线焊块和保护层上形成有金属层，在所述金属层上形成有光刻胶层，在所述光刻胶层中形成有底部露出所述金属层表面的开口(S200)。
接着，将所述金属层连接至直流电源的阴极，并使第一电流值流过所述金属层，以执行第一步电镀，直至所述焊料凸块填满所述开口，在所述开口中的金属层上形成焊料凸块，并使流过所述开口底部的金属层中的电流的平均电流密度为3至4ASD。本实施例中所述焊料凸块的锡、银合金，其中银的含量为1.8至2.8％(S210)。
至少使一大于第一电流值的第二电流值的电流流过所述金属层，并使流过所述开口底部的金属层的电流的平均电流密度为3至4ASD(S220)；
通过氧气等离子体去除所述光刻胶层(S230)。
通过干法刻蚀或湿法刻蚀去除未被所述焊料凸块覆盖的金属层(S240)；
对所述焊料凸块执行回流步骤，形成球形的焊料凸块(S250)。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1、一种焊料凸块的制造方法，包括：
提供一具有引线焊块的半导体基底；
在所述引线焊块上至少形成一金属层；
在所述金属层上形成光刻胶层，并图形化形成开口，所述开口位于所述引线焊块上方相应位置，且所述开口底部露出所述金属层；
用电镀法在所述开口中形成焊料凸块，所述电镀法中电流的平均电流密度为3至4ASD；
去除所述光刻胶层和未被所述焊料凸块覆盖的金属层；
对所述焊料凸块回流；其中，所述回流工艺步骤如下：
在惰性气体环境下，将所述焊料凸块加热至第一温度，并持续时间30至60分钟；
将所述焊料凸块加热至高于第一温度的第二温度，并持续时间30至60分钟；
将所述焊料凸块加热至高于第二温度的第三温度，并持续时间30至60分钟；
将所述焊料凸块降温至小于第一温度的第四温度，并持续时间10至50分钟。
2、如权利要求1所述的焊料凸块的制造方法，其特征在于：所述焊料凸块为锡银合金。
3、如权利要求2所述的焊料凸块的制造方法，其特征在于，所述电镀形成锡银合金的步骤如下：将所述金属层连接至直流电源的负极，并使第一电流值的电流流过所述金属层，直至所述焊料凸块填满所述开口；
至少使一大于第一电流值的第二电流值的电流流过所述金属层，持续时间为3至10分钟。
4、如权利要求3所述的焊料凸块的制造方法，其特征在于：所述第一电流值为0.45至0.65A。
5、如权利要求1所述的焊料凸块的制造方法，其特征在于：所述第一温度为120℃至140℃。
6、如权利要求5所述的焊料凸块的制造方法，其特征在于：所述第四温度为30℃至80℃。
7、如权利要求1所述的焊料凸块的制造方法，其特征在于：所述金属层为钛、钨、铬、钛化钨、铜、镍中的一种或组合。
CNB2006101478069A 2006-12-22 2006-12-22 焊料凸块的制造方法 Active CN100539057C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101478069A CN100539057C (zh) 2006-12-22 2006-12-22 焊料凸块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101478069A CN100539057C (zh) 2006-12-22 2006-12-22 焊料凸块的制造方法

Publications (2)

Publication Number Publication Date
CN101207048A CN101207048A (zh) 2008-06-25
CN100539057C true CN100539057C (zh) 2009-09-09

Family

ID=39567119

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101478069A Active CN100539057C (zh) 2006-12-22 2006-12-22 焊料凸块的制造方法

Country Status (1)

Country Link
CN (1) CN100539057C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194719A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 在封装过程中提高焊点特性的方法
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103809103B (zh) * 2012-11-08 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN107732649B (zh) * 2017-11-13 2023-08-04 苏州长光华芯光电技术股份有限公司 去除微通道冷却封装激光器的热沉镀铟毛刺的装置和方法
CN108646159B (zh) * 2018-03-14 2020-06-16 北京工业大学 一种微型焊点热电耦合测试方法

Also Published As

Publication number Publication date
CN101207048A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
TWI402925B (zh) 金屬柱凸塊結構及其形成方法
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
US20030075792A1 (en) Electronic devices with semiconductor chips and a leadframe with device positions and methods for producing the same
CN100539057C (zh) 焊料凸块的制造方法
CN102569171B (zh) 改善冠状缺陷的线路结构及其制作方法
JPWO2018150971A1 (ja) 半導体素子及びその製造方法
TWI453882B (zh) 封裝基板及其製造方法
CN101740420B (zh) 铜支柱制作工艺
CN101770963B (zh) 形成导电层的方法及半导体器件
KR100393864B1 (ko) 반도체 장치
CN100459082C (zh) 铅锡合金凸点制作方法
JP6485098B2 (ja) 電子デバイス及びその製造方法
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
CN101459087B (zh) 再分布金属线及再分布凸点的制作方法
TW201250883A (en) METHOD FOR MANUFACTURING Sn ALLOY BUMP
CN102005396B (zh) 凸点制作方法以及凸点结构
JP2002217226A (ja) はんだバンプ形成方法
TWI273639B (en) Etchant and method for forming bumps
CN111696956B (zh) 用于半导体封装件的Cu表面上的多孔Cu
JP4937623B2 (ja) 半導体装置の製造方法
WO2020213133A1 (ja) 半導体装置
EP3940772A1 (en) Semiconductor structure and manufacturing method therefor
TWI858929B (zh) 發光二極體封裝結構及其製造方法
JP3916850B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111122

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation