[go: up one dir, main page]

CN100483613C - 量子点制作方法 - Google Patents

量子点制作方法 Download PDF

Info

Publication number
CN100483613C
CN100483613C CNB2005100333250A CN200510033325A CN100483613C CN 100483613 C CN100483613 C CN 100483613C CN B2005100333250 A CNB2005100333250 A CN B2005100333250A CN 200510033325 A CN200510033325 A CN 200510033325A CN 100483613 C CN100483613 C CN 100483613C
Authority
CN
China
Prior art keywords
substrate
quantum
insulating barrier
quantum point
making method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100333250A
Other languages
English (en)
Other versions
CN1825534A (zh
Inventor
颜硕廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai State Intellectual Property Services Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2005100333250A priority Critical patent/CN100483613C/zh
Priority to US11/307,725 priority patent/US20060189104A1/en
Publication of CN1825534A publication Critical patent/CN1825534A/zh
Application granted granted Critical
Publication of CN100483613C publication Critical patent/CN100483613C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/814—Quantum box structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种量子点制作方法。该量子点制作方法包括以下步骤：首先，在一具有单晶结构的基底上形成一具有非晶结构的绝缘层；然后，在上述绝缘层上形成多个孔洞结构，以暴露出基底；通过选择性成长机制在孔洞结构中形成一与基底具有相同晶格结构的量子点，其中，选择性成长机制分为两种，第一种是在基底上可成长量子点，而在绝缘层上不会成长量子点；第二种是在绝缘层上生长量子点较在基底上成长量子点具备更长的孵化期，所述孵化期是指量子点从无到开始生长所花费的时间；最后，去除绝缘层以获取多个量子点。本发明所提供的量子点制作方法，通过选择性生长机理，控制量子点仅在基底上生长，而不在绝缘层上生长；从而无须再通过光罩制版工艺定义出量子点，可避免大量表面能态的产生；进而可改善量子点的光学性质。

Description

量子点制作方法
【技术领域】
本发明涉及一种半导体器件制作方法，尤指一种量子点制作方法。
【背景技术】
量子点(Quantum Dot，简称QD)是一种零维自由的量子结构(ZeroDimensional Quantum Structures)，其在各个方向的尺寸大小均在10nm左右。当颗粒尺寸达到纳米量级时，尺寸限域将引起尺寸效应、量子限域、宏观量子隧道效应及表面效应。因此，量子点展现出许多不同于宏观材料的物理及化学性质。
近年来，半导体量子点发展出许多用途，例如高性能单电子器件、生物医学器件、传感及探测器件、光学器件等，已经引起广泛的讨论及研究。
目前，大多利用量子阱(Quantum Well)结构进一步形成量子点结构。例如，美国专利第5,229,332号，其利用一基底或外延成长一量子阱薄膜结构后，再以各种不同的光罩制版及蚀刻技术，在量子阱薄膜上形成量子点。另外，美国专利第6,730,531号，其采用的量子点形成方法的步骤为：在一半导体基底上形成一第一绝缘层，通过蚀刻第一绝缘层形成曝露半导体基底的开口；在开口中及邻近开口的第一绝缘层上形成单晶半导体层；然后，采用光罩制版及蚀刻方法去除开口中半导体层及在邻近开口的第一绝缘层上的部分单晶层，最终在邻近开口的第一绝缘层上形成量子点。
由于美国专利第5,229,332号及第6,730,531号揭露的量子点形成方法均是通过光罩制版及蚀刻技术在量子井薄膜上形成量子点。然而，在光罩制版过程中，其将使所获得的量子点结构产生许多表面能态(Surface State)。这些表面能态将成为非发光的结合中心(Non-radiative Recombination Center)的主要来源，进而使得量子点的光学性质变差，例如，目前的量子点的发光强度较量子阱结构低，且其光学能态宽度亦多半比量子阱结构宽。因此，有必要避免在量子点制备过程中产生大量的表面能态，以改善量子点结构的光学性能，如使其发光效率更高、稳定性更好等。
有鉴于此，为了要制作出良好的量子点结构，首先就必须要避免在工艺中产生大量的表面能态，以改善量子点结构的光学性质。
【发明内容】
以下将以若干实施例说明一量子点制作方法，其在量子点制作过程中，可避免大量表面能态的产生，从而改善量子点的光学性质。
为实现上述内容，提供一种量子点制作方法，其包括以下步骤：
在一具有单晶结构的基底(Substrate)上形成一具有非晶结构(Amorphous)的绝缘层；
在该绝缘层上形成多个孔洞结构，以暴露出基底；
通过选择性成长机制在孔洞结构中形成一具有与基底具有相同晶格结构的量子点，其中，选择性成长机制分为两种，第一种是在基底上可成长量子点，而在绝缘层上不会成长量子点；第二种是在绝缘层上生长量子点较在基底上成长量子点具备更长的孵化期，所述孵化期是指量子点从无到开始生长所花费的时间；
去除绝缘层。
所述基底的材质包括化合物半导体。
优选的，所述化合物半导体包括IIIA-VA及IIA-VIA化合物半导体。
所述绝缘层的材质包括二氧化硅(SiO2)、氮化硅(Si3N4)、碳氧化硅(SiOC)或碳氮化硅(SiCN)。
所述量子点的材质为单晶结构材料。
优选的，所述单晶结构材料包括化合物半导体。
更优选的，所述化合物半导体包括IIIA-VA或IIA-VIA化合物半导体。
所述孔洞结构的形成方法包括以下步骤：在绝缘层上一掩膜层；采用光刻技术在掩膜层上形成孔洞图案；采用蚀刻工艺将孔洞图案转移到绝缘层上，从而在绝缘层上形成多个孔洞结构。
所述量子点的形成方法包括金属有机化学气相沉积法(Metal OrganicChemical Vapor Deposition，简称MOVCD)、超高真空化学气相沉积法(UltraHigh Vacuum Chemical Vapor Deposition，简称UHVCVD)、分子束外延法(Molecular Beam Epitaxy，简称MBE)。
所述绝缘层的去除方法包括蚀刻。
相对于现有技术，本技术方案的量子点制作方法，通过选择性生长机理，控制量子点仅生长在基底上，而不生长在绝缘层上；从而无须再通过光罩制版工艺定义出量子点，可避免大量表面能态的产生；进而可改善量子点的光学性质。
【附图说明】
图1是相关本发明实施例的基底上形成有一绝缘层的示意图。
图2～图5是相关本发明实施例的在绝缘层上形成孔洞结构的流程示意图。
图6是通过选择性生长机制在图5所示的孔洞结构中生长出量子点的示意图。
图7是去除图6所示绝缘层的示意图。
【具体实施方式】
下面结合附图将对本发明作进一步的详细说明。
参见图1～图7，本发明第一实施例所提供的量子点制作方法，包括以下步骤：
首先，在一具有单晶结构的基底上形成一具有非晶结构的绝缘层。如图1所示，在一氮化铝(AlN)基底1上沉积一二氧化硅绝缘层2，二氧化硅绝缘层2的厚度约为100纳米。基底1的材质不限于本实施例中的氮化铝，其它的IIIA-VA(3□5族)及IIA-VIA(2□6族)化合物半导体均可，该化合物半导体可为二元、三元、或四元结构；绝缘层2的材质亦不限于本实施例中的二氧化硅，其它如氮化硅、碳氧化硅、碳氮化硅等非晶结构材料均可。
然后，在绝缘层2上形成多个孔洞结构21。如图2～图5所示，其制作过程可为：在二氧化硅绝缘层2上旋涂一掩膜层3；采用光刻技术(PhotoLithography)在上述掩膜层3上形成孔洞图案31(Pattern)，孔洞的直径不大于20纳米；然后将掩膜层上的孔洞图案31通过蚀刻工艺转移至其下的二氧化硅绝缘层2上，也即蚀刻未被光阻覆盖的二氧化硅区域，使二氧化硅绝缘层2与掩膜层3具有相同的图案；去除光阻，如采用硫酸溶液湿蚀刻或臭氧干蚀刻等方法去除，当然，应根据光阻材料的不同选择合适的去除方法。最终可在二氧化硅绝缘层2上形成多个孔洞结构21。
然后，通过选择性成长机制在孔洞结构中形成一与基底1具有相同晶格结构的量子点。参见图6，利用上述已具有多个孔洞结构21的二氧化硅绝缘层2，通过金属有机化学气相沈积法成长氮化镓(GaN)量子点4在二氧化硅绝缘层2的孔洞结构21中。由于氮化镓选择性成长(Selective Growth)在氮化铝基底1之上，而不易成长在二氧化硅绝缘层2上；故无须再通过光罩制版工艺定义出量子点结构，进而可避免大量的表面能态的产生。其中，量子点4的材质不限于本实施例中的氮化镓，其它的III A-V A及II A-VI A化合物半导体、V A(4族)的硅(Si)与锗(Ge)均可，该化合物半导体可为二元、三元、或四元结构，且量子点4的材质应为单晶结构。量子点的形成方法不限于有机金属化学气相沉积法，其它如超高真空化学气相沉积法、分子束外延法等均可。
最后，去除二氧化硅绝缘层2。采用蚀刻制程将二氧化硅绝缘层2蚀刻掉，进而在氮化铝基底1上形成具有规则性图案、直径不大于20纳米的氮化镓量子点4图案分布(参见图7)。
选择性成长机制说明如下：选择性成长机制分为两种，第一种是在基底上可成长量子点，而在绝缘层上不会成长量子点；第二种是在基底上可成长量子点，在绝缘层上不易成长量子点，即在基底上与在绝缘层上的量子点成长的孵化期(Incubation Time)不同，量子点在绝缘层上的孵化期较其在基底上的孵化期长；所谓孵化期是指量子点从无到开始生长所需花费的时间。对于第二种情形，可通过控制量子点生长时间达到选择性成长。对于本发明的第一实施例中，基底1的材质采用氮化铝，绝缘层2的材质采用二氧化硅，量子点4的材质采用氮化镓。氮化铝及氮化镓均为单晶结构材料，且氮化铝与氮化镓为同一族的化合物半导体，晶格结构较类似。在高真空条件下的金属有机化学气相沉积过程中，氮化镓会根据氮化铝的晶格排列而应变(Strained)，在孔洞结构21中形成单晶氮化镓量子点4；而二氧化硅为一非晶结构材料，其晶格结构与氮化镓的晶格结构相差甚多，从而不易使氮化镓依照二氧化硅的非晶格结构应变成为量子点；最终使得氮化镓量子点4在单晶结构基底1与非晶结构绝缘层2之间产生选择性成长特性。
另外，本领域技术人员还可在本发明精神内做其它变化，如采用其它方法在基底上生长量子点等设计。当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (9)

1.一种量子点制作方法，包括下列步骤：在一具有单晶结构的基底上形成一具有非晶结构的绝缘层；在上述绝缘层上形成多个孔洞结构，以暴露出基底；通过选择性成长机制在孔洞结构中形成一具有与基底相同晶格结构的量子点，其中，选择性成长机制分为两种，第一种是在基底上可成长量子点，而在绝缘层上不会成长量子点；第二种是在绝缘层上生长量子点较在基底上成长量子点具备更长的孵化期，所述孵化期是指量子点从无到开始生长所花费的时间；去除绝缘层。
2.如权利要求1所述的量子点制作方法，其特征在于所述基底的材质包括化合物半导体。
3.如权利要求1所述的量子点制作方法，其特征在于所述绝缘层的材质包括二氧化硅、氮化硅、碳氧化硅或碳氮化硅。
4.如权利要求1所述的量子点制作方法，其特征在于所述量子点的材质为单晶结构材料。
5.如权利要求4所述的量子点制作方法，其特征在于所述单晶结构材料包括化合物半导体。
6.如权利要求2或5所述的量子点制作方法，其特征在于所述化合物半导体包括IIIA-VA或IIA-VIA化合物半导体。
7.如权利要求1所述的量子点制作方法，其特征在于所述孔洞结构的形成方法包括以下步骤：在绝缘层上一掩膜层；采用光刻技术在光阻层上形成孔洞图案；采用蚀刻工艺将孔洞图案转移到绝缘层上，从而在绝缘层上形成多个孔洞结构。
8.如权利要求1所述的量子点制作方法，其特征在于所述量子点的形成方法包括金属有机化学气相沉积法、超高真空化学气相沉积法或分子束外延法。
9.如权利要求1所述的量子点制作方法，其特征在于所述绝缘层的去除方法包括蚀刻。
CNB2005100333250A 2005-02-24 2005-02-24 量子点制作方法 Expired - Fee Related CN100483613C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005100333250A CN100483613C (zh) 2005-02-24 2005-02-24 量子点制作方法
US11/307,725 US20060189104A1 (en) 2005-02-24 2006-02-18 Method for forming a quantum dot pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100333250A CN100483613C (zh) 2005-02-24 2005-02-24 量子点制作方法

Publications (2)

Publication Number Publication Date
CN1825534A CN1825534A (zh) 2006-08-30
CN100483613C true CN100483613C (zh) 2009-04-29

Family

ID=36913299

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100333250A Expired - Fee Related CN100483613C (zh) 2005-02-24 2005-02-24 量子点制作方法

Country Status (2)

Country Link
US (1) US20060189104A1 (zh)
CN (1) CN100483613C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213638B (zh) 2005-06-30 2011-07-06 L·皮尔·德罗什蒙 电子元件及制造方法
CN101830430B (zh) * 2010-05-24 2013-03-27 山东大学 一种大面积、高度均匀有序量子点阵列制造方法
KR101154368B1 (ko) 2010-09-27 2012-06-15 엘지이노텍 주식회사 광변환부재 제조방법 및 그 제조방법으로 제조된 광변환부재를 포함하는 백라이트 유닛
EP2636069B1 (en) * 2010-11-03 2021-07-07 L. Pierre De Rochemont Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
WO2013019299A2 (en) * 2011-05-11 2013-02-07 Qd Vision, Inc. Method for processing devices including quantum dots and devices
US9490414B2 (en) 2011-08-31 2016-11-08 L. Pierre de Rochemont Fully integrated thermoelectric devices and their application to aerospace de-icing systems
CN102290435B (zh) * 2011-09-14 2013-11-06 青岛理工大学 一种大面积量子点及其阵列制造方法
CN102623307B (zh) * 2012-03-29 2014-01-08 中国科学院半导体研究所 通用的多种材料间全限制量子点的自对准制备方法
US9281203B2 (en) 2013-08-23 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon dot formation by direct self-assembly method for flash memory
US9064821B2 (en) 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484277A (zh) * 2002-09-17 2004-03-24 ����ʿ�뵼�����޹�˾ 量子点形成方法
WO2004054006A1 (en) * 2002-12-10 2004-06-24 Lg Innotek Co., Ltd Led and fabrication method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149030B2 (ja) * 1991-06-13 2001-03-26 富士通株式会社 半導体量子箱装置及びその製造方法
JP3235144B2 (ja) * 1991-08-02 2001-12-04 ソニー株式会社 量子箱列の作製方法
US5482890A (en) * 1994-10-14 1996-01-09 National Science Council Method of fabricating quantum dot structures
KR100301116B1 (ko) * 1998-12-02 2001-10-20 오길록 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
KR100763897B1 (ko) * 2002-12-23 2007-10-05 삼성전자주식회사 나노도트를 가지는 메모리 제조방법
US8318520B2 (en) * 2005-12-30 2012-11-27 Lin Ming-Nung Method of microminiaturizing a nano-structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484277A (zh) * 2002-09-17 2004-03-24 ����ʿ�뵼�����޹�˾ 量子点形成方法
WO2004054006A1 (en) * 2002-12-10 2004-06-24 Lg Innotek Co., Ltd Led and fabrication method thereof

Also Published As

Publication number Publication date
US20060189104A1 (en) 2006-08-24
CN1825534A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
JP7009358B2 (ja) グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法
TWI477666B (zh) 具有微構造的外延結構體的製備方法
KR102208684B1 (ko) 반도체 발광 소자 및 그 제조 방법
US7122827B2 (en) Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
JP4048191B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3149030B2 (ja) 半導体量子箱装置及びその製造方法
TWI459589B (zh) 外延結構體的製備方法
TW201301551A (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
US9355840B2 (en) High quality devices growth on pixelated patterned templates
TWI458672B (zh) 具有微構造的外延結構體
CN102593297A (zh) 模板、其制造方法及制造半导体发光器件的方法
CN100483613C (zh) 量子点制作方法
CN104766910A (zh) 一种GaN纳米线及其制备方法
JP2006261659A (ja) 半導体発光素子の製造方法
US7514282B2 (en) Patterned silicon submicron tubes
CN110289206A (zh) 氮化镓异质整合在硅基板的半导体结构及其制造方法
US8698284B2 (en) Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same
CN103489978A (zh) 发光二极管及其制造方法
CN101944538A (zh) 半导体结构及其制造方法
CN114599827A (zh) 非极性ⅲ族氮化物二元和三元材料，及其获得方法和用途
KR100593941B1 (ko) 3족 질화물 발광 소자의 제조 방법
WO2022077254A1 (zh) 微型led结构的制作方法
CN106847664B (zh) 一种纳米线的制造方法及用于制造纳米线的沟槽结构
KR102504967B1 (ko) 고감도 센서용 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170825

Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee after: Shanghai State Intellectual Property Services Co., Ltd.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Co-patentee before: Hon Hai Precision Industry Co., Ltd.

Patentee before: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20190224