[go: up one dir, main page]

CN100481452C - 半导体装置及其金属栅极的形成方法 - Google Patents

半导体装置及其金属栅极的形成方法 Download PDF

Info

Publication number
CN100481452C
CN100481452C CNB2004100840528A CN200410084052A CN100481452C CN 100481452 C CN100481452 C CN 100481452C CN B2004100840528 A CNB2004100840528 A CN B2004100840528A CN 200410084052 A CN200410084052 A CN 200410084052A CN 100481452 C CN100481452 C CN 100481452C
Authority
CN
China
Prior art keywords
spacer
grid
metal gates
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100840528A
Other languages
English (en)
Other versions
CN1674283A (zh
Inventor
黄健朝
陈光鑫
杨富量
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1674283A publication Critical patent/CN1674283A/zh
Application granted granted Critical
Publication of CN100481452C publication Critical patent/CN100481452C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H10D30/0213—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation providing different silicide thicknesses on gate electrodes and on source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置及其金属栅极的形成方法。其形成方法包括：提供一个基底，其上具有一个栅极；形成多个薄膜，具有位于基底与栅极上的第一薄膜，以及位于第一薄膜旁边的第二薄膜；刻蚀薄膜以形成多个相邻的隔离物，具有位于基底上且位于栅极旁边的第一隔离物，以及位于上述第一隔离物旁边的第二隔离物；刻蚀第一隔离物；形成一个紧邻栅极的金属层；以及使金属层与栅极发生反应，以形成一个金属栅极。本发明金属栅极的形成方法，可以形成不同材料的栅极，并且具有不同厚度的栅介电层，因而能够提高半导体装置的性能。

Description

半导体装置及其金属栅极的形成方法
技术领域
本发明涉及一种半导体制程，特别是涉及一种金属栅极的形成方法。
背景技术
金属氧化物场效应晶体管(metal-oxide-se miconductorfield effect transistor，MOSFET)栅介电层的完整性与MOSFET装置的可靠性和使用寿命密切相关。栅介电层的厚度随产品尺寸的缩小而变薄，因而导致栅极漏电流，增加了耗电量，降低了装置的性能。
高介电常数材料是指介电常数大于5的材料，例如SiON、HfOxSiy或HfO2，可以用来实现漏电流与等效栅极氧化层厚度(eq uivalent oxide thickness，EOT)的最小化。金属栅极可以用来降低栅极阻抗。此外，金属栅极还可以降低来自多晶硅栅极的硼离子的隧道效应所造成的栅极漏电流。
在栅极的形成方面，存在着许多制程因素所造成的问题，例如化学机械研磨的终点侦测、隔离物和衬垫所造成的失效，以及栅极多晶硅的失效。在源极与漏极的接点形成方面，其问题包括浅沟槽隔离的失效和隔离物氧化物衬垫的失效。这些制程通常具有繁复的步骤，因而增加了制程成本。
因此，需要一种金属栅极制造方法的改进方案，克服上述现有技术中所提到的缺点。
发明内容
有鉴于此，本发明的主要目的在于提供一种半导体装置及其栅极的形成方法，以改善上述现有技术在形成金属栅极时所面临的问题。
为了实现上述目的，本发明提供一种半导体装置，包括：一个基底；多个位于所述基底上的栅极；分别位于各所述栅极与所述基底之间的第一栅介电层，所述第一栅介电层的厚度大体相同；所述栅极中至少一个的材料为第一材料；所述栅极中至少一个为金属栅极，其材料为不同于所述第一材料的第二材料；至少一个位于所述基底上的第二栅极，所述第二栅极的材料是不同于所述第一材料和所述第二材料的第三材料；以及位于所述第二栅极与所述基底之间的第二栅介电层，所述第二栅介电层的厚度不同于所述第一栅介电层的厚度。
本发明所述的半导体装置，所述第一材料为多晶硅。
本发明所述的半导体装置，所述第二材料是金属、金属合金、金属硅化物中的一个或其组合。
本发明所述的半导体装置，所述第一栅介电层中至少一个是氧化物。
本发明所述的半导体装置，所述第一栅介电层中至少一个是高介电常数材料。
本发明所述的半导体装置，所述第三材料是金属硅化物。
本发明所述的半导体装置，所述第三材料是混合物。
本发明所述的半导体装置，所述第二栅介电层是氧化物或高介电常数材料。
为了实现上述目的，本发明提供一种半导体装置，包括：一个基底；一个位于所述基底上的金属栅极；一个位于所述基底上且位于所述金属栅极的旁边的第一隔离物；以及一个位于所述第一隔离物上和所述金属栅极的周围且与所述金属栅极分离的一个第二隔离物。
本发明所述的半导体装置，所述金属栅极为金属硅化物。
本发明所述的半导体装置，所述第二隔离物是氮氧化硅、氮化硅、碳化硅中的一个或其组合。
本发明所述的半导体装置，所述第一隔离物位于所述栅极的周围，两者之间界有一个间隔区域，并且所述第二隔离物位于所述间隔区域的内外。
本发明所述的半导体装置，所述第二隔离物与所述栅极之间界有一个间隔区域，并且所述间隔区域的内外还包括一个第三隔离物。
本发明所述的半导体装置，所述第一隔离物为二氧化硅。
本发明所述的半导体装置，所述第二隔离物和所述第三隔离物是氮氧化硅、氮化硅中的一个或其组合。
为了实现上述目的，本发明提供一种金属栅极的形成方法，适用于半导体装置，包括：提供一个基底，其上具有一个栅极；形成位于所述基底上且位于所述栅极旁边的第一隔离物；形成位于所述第一隔离物旁的第二隔离物；刻蚀所述第一隔离物，移除相邻于所述栅极与所述第二隔离物的部分，使留下的所述第一隔离物的上表面与所述第二隔离物的下表面等高，且使留下的所述第一隔离物位于所述基底和所述第二隔离物之间；形成一个金属层紧邻所述栅极；以及使所述金属层与所述栅极发生反应，形成一个金属栅极。
本发明所述的金属栅极的形成方法，所述栅极为多晶硅。
本发明所述的金属栅极的形成方法，所述第一隔离物为二氧化硅。
本发明所述的金属栅极的形成方法，所述第二隔离物为氮氧化硅、氮化硅、碳化硅中的一个或其组合。
本发明所述的金属栅极的形成方法，所述第一隔离物与所述第二隔离物是使用化学气相沉积法形成。
本发明所述的金属栅极的形成方法，刻蚀所述第一隔离物，使其上表面大体与所述第二隔离物的下表面等高。
本发明所述的金属栅极的形成方法，所述金属层为镍。
本发明所述的金属栅极的形成方法，所述金属层与所述栅极的反应形成一个硅化镍栅极。
本发明所述的金属栅极的形成方法，所述方法还包括：在形成所述第一隔离物与所述第二隔离物之后，对所述基底进行离子注入以形成一个源极与一个漏极。
本发明所述的金属栅极的形成方法，所述方法还包括：使所述金属层与所述基底发生反应以形成所述源极与所述漏极的接点。
本发明所述的金属栅极的形成方法，所述方法还包括：刻蚀未反应的所述金属层；以及在所述装置上形成一个接点刻蚀停止层。
本发明所述的金属栅极的形成方法，所述接点刻蚀停止层是氮氧化硅、氮化硅中的一个或其组合。
本发明所述的金属栅极的形成方法，还包括：在所述栅极的旁边形成一个偏移隔离物。
本发明提供的半导体装置和栅极形成方法，可以形成不同材料的栅极，并且具有不同厚度的栅介电层。因此，可以在核心元件使用较薄的栅介电层以增进其效能，而在其它核心元件与输入/输出元件(input/output device)使用较厚的栅介电层以减少栅极漏电流，从而获得高性能的核心元件。
附图说明
图1是剖面图，显示一个基底，其上具有一个介电层和一个栅极。
图2是剖面图，显示位于栅极旁边的偏移隔离物和基底上的轻掺杂漏极。
图3是剖面图，显示位于栅极旁边的第一隔离物和位于第一隔离物旁的第二隔离物。
图4是剖面图，显示基底上的源极和漏极。
图5是剖面图，显示刻蚀后的第一隔离物，其上表面约与第二隔离物的下表面等高。
图6是剖面图，显示在装置上刻蚀第一隔离物后所留下来的位置上沉积一个金属层。
图7是剖面图，显示使金属层与装置反应后所形成的金属栅极、源极和漏极的接点，并将未反应的金属层蚀除。
图8是剖面图，显示在装置上形成的接点刻蚀停止层。
图9是剖面图，显示在一个基底上形成多个不同材料的栅极，各栅极具有大约相同厚度的介电层。
图10是剖面图，显示在一个基底上形成多个不同材料的第一栅极，各第一栅极具有大约相同厚度的介电层；以及在上述基底上形成的第二栅极，其材料与第一栅极中的一个相同；第二栅极的介电层厚度不同于第一栅极的介电层厚度。
图11是剖面图，显示在一个基底上形成多个不同材料的第一栅极，各第一栅极具有大约相同厚度的介电层；以及在上述基底上形成的第二栅极，其材料不同于第一栅极；第二栅极的介电层厚度不同于第一栅极的介电层厚度。
具体实施方式
为使本发明的上述和其它目的、特征和优点更明显易懂，以下给出较佳实施例，并结合附图详细说明。
如图1所示，在一个实施例中，半导体装置100的制造始于一个基底102。有许多种材料可以作为基底102，包括但不限于体硅(bulk silicon)、SOI(silicon on insulator，绝缘体上长多晶硅膜)、硅锗(SiGe)或其它适当的半导体材料。在基底102上形成一个栅介电层104和一个栅极106。有许多种材料可以作为栅介电层104，包括但不限于氧化物和高介电常数材料，包括介电常数大于5的材料，例如SiON、HfOxSiy、HfO2或上述材料的组合。有许多种材料可以作为栅极106，包括但不限于多晶硅。图1所示的基底102上的栅介电层104及其上的栅极106，可以使用适当的光刻、刻蚀等现有技术，形成图形化的栅介电层104与栅极106。例如，图形化下层材料表面的制程包括光刻胶的图形化、干刻蚀以及光刻胶的剥除。光刻胶的图形化包括下列步骤：光刻胶涂布、软烤(soft bake)、掩膜版对准、曝光、显影以及硬烤(hard bake)。
如图2所示，形成栅极106与栅介电层104之后，形成一个偏移隔离物108。有许多种材料可以作为偏移隔离物108，包括但不限于氧化物，例如二氧化硅。偏移隔离物108的形成，可以选择适当的现有技术，例如化学气相沉积法及其后的刻蚀。形成偏移隔离物108之后，可以使用离子注入技术，在基底102形成轻掺杂漏极110。由于偏移隔离物108的存在，轻掺杂漏极110自栅极106与栅介电层104之处，偏移了D长度。为了突出本发明的重点，后续附图将省略轻掺杂漏极110。
如图3所示，接下来，在基底102上和栅极106与栅介电层104的旁边形成一个隔离物112。隔离物112可以形成于偏移隔离物108上，而使偏移隔离物108成为隔离物112的一部分。隔离物114形成于隔离物112的旁边。有许多种材料可以作为隔离物112，包括氧化物，例如二氧化硅。有许多种材料可以作为隔离物114，包括氮氧化硅、氮化硅、碳化硅或上述材料的组合。隔离物112、114的形成，可以选择适当的现有技术，例如化学气相沉积法及其后的刻蚀。
如图4所示，在形成隔离物之后，使用掺杂方法(例如离子注入)在基底102形成一个源极116和一个漏极118，然后对装置100施以退火。
如图5所示，刻蚀隔离物112，移除相邻于栅极106和隔离物114的部分，形成隔离物112′。在本实施例中，将隔离物112刻蚀至与隔离物114的下表面120的高度大体相同的程度。
然后，如图6所示，在装置100上沉积一个金属层122。金属层122可以是单一金属或金属合金，包括但不限于镍、钴、钼、钨、钛、钽或其它性质相近的合金。金属层122的沉积可以使用适当的现有方法，例如化学气相沉积或物理气相沉积。金属层122的沉积量应该足以与栅极106反应而形成一个金属栅极。
如图7所示，将装置100升温一段时间，使得金属层122与栅极106发生反应而形成金属硅化物栅极(金属栅极)106′。所需的温度与时间取决于所选用的金属层122及栅极106。对镍金属层和多晶硅栅极而言，在350至600℃的温度下维持10秒至5分钟，即足以形成硅化镍栅极。金属层122还可以与基底102发生反应以形成源极116与漏极118的接点126。然后，将未反应的金属蚀除。
如图8所示，在形成金属栅极106′之后，在装置100上形成一个薄膜128。有许多种材料可以作为薄膜128，包括但不限于氮化硅、氮氧化硅或上述材料的组合。薄膜128还可以作为接点刻蚀停止层。薄膜128的形成可以使用适当的现有方法，例如化学气相沉积法。
在图8中，形成有金属栅极106′与薄膜128的装置100具有位于基底102上的金属栅极106′，栅介电层104介于金属栅极106′与基底102之间，隔离物112′则位于基底102上且在金属栅极106′的旁边。隔离物114位于隔离物112′的旁边和金属栅极106′的周围，且与金属栅极106′分离，两者之间介有一个间隔区域130。薄膜128位于间隔区域130的内外，覆于装置100的上面。
本发明栅极形成方法，可以形成不同材料的栅极，并且具有不同厚度的栅介电层。因此，可以在核心元件使用较薄的栅介电层以增进其效能，而在其它核心元件与输入/输出元件(input/output device)使用较厚的栅介电层以减少栅极漏电流，从而获得高性能的核心元件。
如图9所示，在一个实施例中，基底200的表面上具有栅极202和204。有许多种材料可以作为基底200，包括但不限于体硅或SOI。在基底200，每个栅极202与204均有相对应的源极116与漏极118。栅极202具有一个介电层206a，位于其与基底200之间。栅极204具有一个介电层206b，位于其与基底200之间。有许多种材料可以作为介电层206a与206b，包括但不限于氧化物与高介电常数材料，其中包括介电常数大于5的材料，例如SiON、HfOxSiy或HfO2。为了突出本发明的特点，装置上的隔离物、接点以及其它结构均被省略。介电层206a与206b具有大体相同的厚度H。栅极202的材料为材料A，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。栅极204的材料为材料B，不同于材料A，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。
如图10所示，在另一个实施例中，基底200的表面上具有栅极202、204和206。有许多种材料可以作为基底200，包括但不限于体硅或SOI。在基底200，每个栅极202、204、206均有相对应的源极116和漏极118。栅极202具有一个介电层208a，位于其与基底200之间。栅极204具有一个介电层208b，位于其与基底200之间。栅极206具有一个介电层210，位于其与基底200之间。有许多种材料可以作为介电层208a、208b和210，包括但不限于氧化物与高介电常数材料，其中包括介电常数大于5的材料，例如SiON、HfOxSiy或HfO2。为了突出本发明的特点，装置上的隔离物、接点以及其它结构均被省略。介电层208a与208b具有大体相同的厚度H，介电层210的厚度I大于厚度H。此外，厚度I也可以小于厚度H。栅极202的材料为材料A，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。栅极204的材料为材料B，不同于材料A，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。栅极206的材料则为材料A或B。
如图11所示，在另一个实施例中，基底200的表面上具有栅极202、204、206。有许多种材料可以作为基底200，包括但不限于体硅或SOI。在基底200，每个栅极202、204、206均有相对应的源极116和漏极118。栅极202具有一个介电层208a，位于其与基底200之间。栅极204具有一个介电层208b，位于其与基底200之间。栅极206具有一个介电层210，位于其与基底200之间。有许多种材料可以作为介电层208a、208b和210，包括但不限于氧化物与高介电常数材料，其中包括介电常数大于5的材料，例如SiON、HfOxSiy或HfO2。为了突出本发明的特点，装置上的隔离物、接点以及其它结构均被省略。介电层208a与208b具有大体相同的厚度H，介电层210的厚度I大于厚度H。此外，厚度I也可以小于厚度H。栅极202的材料为材料A，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。栅极204的材料为材料B，不同于材料A，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。栅极206的材料为材料C，不同于材料A或B，包括但不限于多晶硅、金属、金属合金、金属硅化物或上述材料的组合。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：半导体装置                   128：薄膜
102：基底                         130：间隔区域
104：栅介电层                     200：基底
106：栅极                         202：栅极
106′：金属栅极                   204：栅极
108：偏移隔离物                   206：栅极
110：轻掺杂漏极                   206a：栅介电层
112：隔离物                       206b：栅介电层
112′：隔离物                     208a：栅介电层
114：隔离物                       208b：栅介电层
116：源极                         210：栅介电层
118：漏极                         A、B、C：材料
120：下表面                       D：长度
122：金属层                       I、H：厚度
126：接点

Claims (18)

1、一种半导体装置，其特征在于包括：
一个基底；
一个位于所述基底上的金属栅极；
一个位于所述基底上且位于所述金属栅极的旁边的第一隔离物；以及
一个位于所述第一隔离物上和所述金属栅极的周围且与所述金属栅极分离的一个第二隔离物。
2、根据权利要求1所述的半导体装置，其特征在于所述金属栅极为金属硅化物。
3、根据权利要求1所述的半导体装置，其特征在于所述第二隔离物是氮氧化硅、氮化硅、碳化硅中的一个或其组合。
4、根据权利要求1所述的半导体装置，其特征在于所述第二隔离物与所述栅极之间界有一个间隔区域，并且所述间隔区域的内外还包括一个第三隔离物。
5、根据权利要求1所述的半导体装置，其特征在于所述第一隔离物为二氧化硅。
6、根据权利要求1所述的半导体装置，其特征在于所述第二隔离物和所述第三隔离物是氮氧化硅、氮化硅中的一个或其组合。
7、一种金属栅极的形成方法，适用于半导体装置，其特征在于包括：
提供一个基底，其上具有一个栅极；
形成位于所述基底上且位于所述栅极旁边的第一隔离物；
形成位于所述第一隔离物旁的第二隔离物；
刻蚀所述第一隔离物，移除相邻于所述栅极与所述第二隔离物的部分，使留下的所述第一隔离物的上表面与所述第二隔离物的下表面等高，且使留下的所述第一隔离物位于所述基底和所述第二隔离物之间；
形成一个金属层紧邻所述栅极；以及
使所述金属层与所述栅极发生反应，形成一个金属栅极。
8、根据权利要求7所述的金属栅极的形成方法，其特征在于所述栅极为多晶硅。
9、根据权利要求7所述的金属栅极的形成方法，其特征在于所述第一隔离物为二氧化硅。
10、根据权利要求7所述的金属栅极的形成方法，其特征在于所述第二隔离物为氮氧化硅、氮化硅、碳化硅中的一个或其组合。
11、根据权利要求7所述的金属栅极的形成方法，其特征在于所述第一隔离物与所述第二隔离物是使用化学气相沉积法形成。
12、根据权利要求7所述的金属栅极的形成方法，其特征在于所述金属层为镍。
13、根据权利要求7所述的金属栅极的形成方法，其特征在于所述金属层与所述栅极的反应形成一个硅化镍栅极。
14、根据权利要求7所述的金属栅极的形成方法，其特征在于所述方法还包括：
在形成所述第一隔离物与所述第二隔离物之后，对所述基底进行离子注入以形成一个源极与一个漏极。
15、根据权利要求14所述的金属栅极的形成方法，其特征在于所述方法还包括：使所述金属层与所述基底发生反应以形成所述源极与所述漏极的接点。
16、根据权利要求7所述的金属栅极的形成方法，其特征在于所述方法还包括：
刻蚀未反应的所述金属层；以及
在所述装置上形成一个接点刻蚀停止层。
17、根据权利要求16所述的金属栅极的形成方法，其特征在于所述接点刻蚀停止层是氮氧化硅、氮化硅中的一个或其组合。
18、根据权利要求7所述的金属栅极的形成方法，其特征在于还包括：
在所述栅极的旁边形成一个偏移隔离物。
CNB2004100840528A 2004-03-25 2004-10-19 半导体装置及其金属栅极的形成方法 Expired - Lifetime CN100481452C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/810,950 US20050212015A1 (en) 2004-03-25 2004-03-25 Metal gate semiconductor device and manufacturing method
US10/810,950 2004-03-25

Publications (2)

Publication Number Publication Date
CN1674283A CN1674283A (zh) 2005-09-28
CN100481452C true CN100481452C (zh) 2009-04-22

Family

ID=34988742

Family Applications (2)

Application Number Title Priority Date Filing Date
CNU200420118791XU Expired - Lifetime CN2742580Y (zh) 2004-03-25 2004-10-19 半导体装置
CNB2004100840528A Expired - Lifetime CN100481452C (zh) 2004-03-25 2004-10-19 半导体装置及其金属栅极的形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNU200420118791XU Expired - Lifetime CN2742580Y (zh) 2004-03-25 2004-10-19 半导体装置

Country Status (4)

Country Link
US (2) US20050212015A1 (zh)
CN (2) CN2742580Y (zh)
SG (1) SG115717A1 (zh)
TW (1) TWI242239B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212015A1 (en) * 2004-03-25 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate semiconductor device and manufacturing method
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
US7456062B1 (en) 2004-10-20 2008-11-25 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7402485B1 (en) 2004-10-20 2008-07-22 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7553732B1 (en) 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
JP2007035867A (ja) * 2005-07-26 2007-02-08 Oki Electric Ind Co Ltd 半導体装置
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US8106469B2 (en) * 2010-01-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of fluorine passivation
US9368592B2 (en) * 2014-01-28 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236187A (zh) * 1998-05-20 1999-11-24 三星电子株式会社 半导体器件的制造方法
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
US6100173A (en) * 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6333222B1 (en) * 1999-03-17 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6624019B2 (en) * 2000-05-30 2003-09-23 Samsung Electronics Co., Ltd. Merged memory and logic semiconductor device of salicided dual gate structure including embedded memory of self-aligned contact structure and manufacturing method thereof
CN1450600A (zh) * 2002-04-10 2003-10-22 台湾积体电路制造股份有限公司 制作双栅极结构的方法
CN1551333A (zh) * 2003-05-08 2004-12-01 �Ҵ���˾ 制造具有不同类型的晶体管的器件的方法
CN2742580Y (zh) * 2004-03-25 2005-11-23 台湾积体电路制造股份有限公司 半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US6696346B2 (en) 1997-12-24 2004-02-24 Rohm Co., Ltd. Method of manufacturing semiconductor device
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6130123A (en) * 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6583013B1 (en) * 1998-11-30 2003-06-24 Texas Instruments Incorporated Method for forming a mixed voltage circuit having complementary devices
US6096595A (en) * 1999-05-12 2000-08-01 Taiwan Semiconductor Manufacturing Company Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices
US6355531B1 (en) * 2000-08-09 2002-03-12 International Business Machines Corporation Method for fabricating semiconductor devices with different properties using maskless process
US6436749B1 (en) * 2000-09-08 2002-08-20 International Business Machines Corporation Method for forming mixed high voltage (HV/LV) transistors for CMOS devices using controlled gate depletion
US6689688B2 (en) 2002-06-25 2004-02-10 Advanced Micro Devices, Inc. Method and device using silicide contacts for semiconductor processing
US6723658B2 (en) * 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
US6699755B1 (en) 2003-03-24 2004-03-02 Powerchip Semiconductor Corp. Method for producing a gate
US6908850B2 (en) * 2003-09-10 2005-06-21 International Business Machines Corporation Structure and method for silicided metal gate transistors
US6929992B1 (en) * 2003-12-17 2005-08-16 Advanced Micro Devices, Inc. Strained silicon MOSFETs having NMOS gates with work functions for compensating NMOS threshold voltage shift

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236187A (zh) * 1998-05-20 1999-11-24 三星电子株式会社 半导体器件的制造方法
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
US6100173A (en) * 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6333222B1 (en) * 1999-03-17 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6624019B2 (en) * 2000-05-30 2003-09-23 Samsung Electronics Co., Ltd. Merged memory and logic semiconductor device of salicided dual gate structure including embedded memory of self-aligned contact structure and manufacturing method thereof
CN1450600A (zh) * 2002-04-10 2003-10-22 台湾积体电路制造股份有限公司 制作双栅极结构的方法
CN1551333A (zh) * 2003-05-08 2004-12-01 �Ҵ���˾ 制造具有不同类型的晶体管的器件的方法
CN2742580Y (zh) * 2004-03-25 2005-11-23 台湾积体电路制造股份有限公司 半导体装置

Also Published As

Publication number Publication date
US20060202237A1 (en) 2006-09-14
SG115717A1 (en) 2005-10-28
CN2742580Y (zh) 2005-11-23
TWI242239B (en) 2005-10-21
CN1674283A (zh) 2005-09-28
US7923759B2 (en) 2011-04-12
US20050212015A1 (en) 2005-09-29
TW200532780A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
KR100469129B1 (ko) 불휘발성 메모리 장치 및 그 제조방법
US6251729B1 (en) Method of manufacturing a nonvolatile memory
US7288451B2 (en) Method and structure for forming self-aligned, dual stress liner for CMOS devices
US7633127B2 (en) Silicide gate transistors and method of manufacture
US7388259B2 (en) Strained finFET CMOS device structures
EP1565931B1 (en) Strained finfet cmos device structures
US20070096200A1 (en) Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
US6380043B1 (en) Low temperature process to form elevated drain and source of a field effect transistor having high-K gate dielectric
JP4217406B2 (ja) スプリットゲート型フラッシュメモリ素子およびその製造方法
US7923759B2 (en) Metal gate semiconductor device and manufacturing method
CN101093816A (zh) 完全金属硅化栅极与无金属硅化电阻与其制备方法
US6423634B1 (en) Method of forming low resistance metal silicide region on a gate electrode of a transistor
EP0685883B1 (en) Method of forming an improved dielectric in an integrated circuit
CN100390939C (zh) 制造半导体器件的方法和用该方法获得的半导体器件
US7714376B2 (en) Non-volatile memory device with polysilicon spacer and method of forming the same
US6800525B2 (en) Method of manufacturing split gate flash memory device
US20070254420A1 (en) Source/drain implantation and channel strain transfer using different sized spacers and related semiconductor device
JPH07153952A (ja) 半導体装置及びその製造方法
US7179714B2 (en) Method of fabricating MOS transistor having fully silicided gate
US8269276B2 (en) Method for the production of MOS transistors
US6458678B1 (en) Transistor formed using a dual metal process for gate and source/drain region
US6429109B1 (en) Method to form high k dielectric and silicide to reduce poly depletion by using a sacrificial metal between oxide and gate
CN1979786B (zh) 制作应变硅晶体管的方法
US7022595B2 (en) Method for the selective formation of a silicide on a wafer using an implantation residue layer
CN119108400A (zh) 互补金属氧化物半导体电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090422

CX01 Expiry of patent term