CN100463182C - 铁电体存储器及其制造方法 - Google Patents
铁电体存储器及其制造方法 Download PDFInfo
- Publication number
- CN100463182C CN100463182C CNB2005101128959A CN200510112895A CN100463182C CN 100463182 C CN100463182 C CN 100463182C CN B2005101128959 A CNB2005101128959 A CN B2005101128959A CN 200510112895 A CN200510112895 A CN 200510112895A CN 100463182 C CN100463182 C CN 100463182C
- Authority
- CN
- China
- Prior art keywords
- barrier film
- ferroelectric
- ferroelectric memory
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种在制造工序以及制造之后,难以导致特性劣化,并且可靠性高的铁电体存储器及其制造方法。根据本发明的铁电体存储器(1000)的制造方法,包括以下工序:(a)通过在基板(10)的上方依次层积下部电极层(20)、铁电体层(30)、以及上部电极层(40),形成铁电体层积体;(b)对铁电体层积体进行图案形成,形成铁电体电容器(100);(c)供给氧气的同时通过物理气相沉积法,形成覆盖铁电体电容器(100)的第一屏障膜(50);(d)通过原子层化学气相沉积法,形成覆盖第一屏障膜(50)的第二屏障膜(60)。
Description
技术领域
本发明涉及一种铁电体存储器及其制造方法。本发明尤其涉及一种电容器部分被屏障膜覆盖的铁电体存储器及其制造方法。
背景技术
近年来,活跃地进行铁电体存储器的研究开发。铁电体存储器采用在下部电极层和上部电极层之间形成铁电体的结构。在铁电体存储器中使用的由包含Pb、Zr、以及Ti的氧化物构成的PZT系等铁电体材料,与氢等还原剂作用,受到氧缺损引起的损坏。并且,这种铁电体存储器,也可能受到由于PZT系铁电体材料的特有的压电特性引起的损坏。通过受到这些损坏,铁电体存储器产生极化量的减少或漏电流的增加等特性劣化的现象。
作为从这些还原剂保护铁电体存储器的方法,例如,在日本专利申请特开平11-74471号公报中,披露了通过用硅氮化膜覆盖铁电体电容器,从还原剂保护铁电体存储器的方法。
专利文献1:日本专利申请特开平11-74471号公报
发明内容
本发明的目的在于提供一种在制造工序以及制造之后,难以导致特性劣化,并且可靠性高的铁电体存储器及其制造方法。
根据本发明的铁电体存储器的制造方法,包括以下工序:(a)通过在基板的上方依次层积下部电极层、铁电体层、以及上部电极层,形成铁电体层积体;(b)对所述铁电体层积体进行图案形成,形成铁电体电容器;(c)通过物理气相沉积法(PVD),形成覆盖所述铁电体电容器的第一屏障膜;(d)通过化学气相沉积法(CVD),形成覆盖所述第一屏障膜的第二屏障膜。
根据本实施形式,在所述工序(d)中通过CVD形成第二屏障膜之前,在所述工序(c)中通过PVD形成第一屏障膜,因此,可以减少铁电体层由于在工序(d)中产生的氢等还原剂受到的损坏。
在根据本发明的铁电体存储器的制造方法中,所述化学气相沉积法是原子层化学气相沉积法(ALCVD)。
在工序(d)中,通过使用ALCVD,可以形成具有良好的覆盖度特性的第二屏障膜。
在根据本发明的铁电体存储器的制造方法中,所述物理气相沉积法是溅射法。
在根据本发明的铁电体存储器的制造方法中,在所述工序(c)中,在成膜所述第一屏障膜之后,对所述第一屏障膜以预定形状进行图案形成。
根据本实施形式,在铁电体存储器的预定区域之外的区域中,由于屏障膜只有一层,与屏障膜有两层的情况相比,容易进行用于形成接触孔等的蚀刻控制。
在根据本发明的铁电体存储器的制造方法中,所述第一屏障膜以及所述第二屏障膜由非导电性膜构成。
在根据本发明的铁电体存储器的制造方法中,所述非导电性膜是氧化铝或氧化钛。
在根据本发明的铁电体存储器的制造方法中,在所述工序(b)和(c)之间,还包括以下工序:通过化学气相沉积法,形成覆盖所述铁电体电容器的第三屏障膜,第三屏障膜的膜厚小于等于5nm,在所述工序(c)中,通过物理气相沉积法,形成覆盖所述第三屏障膜的第一屏障膜。
在根据本发明的铁电体存储器的制造方法中,在所述工序(c)中,供给氧气的同时,形成所述第一屏障膜。
根据本发明的铁电体存储器,包括:铁电体电容器,其具有从基体侧依次形成的下部电极层、铁电体层、以及上部电极层;多个屏障膜,覆盖所述铁电体电容器。
在根据本发明的铁电体存储器中,所述多个屏障膜的密度各不相同。
在根据本发明的铁电体存储器中,所述多个屏障膜包括:第一屏障膜,覆盖所述铁电体电容器;第二屏障膜,覆盖所述第一屏障膜。
在根据本发明的铁电体存储器中,所述第一屏障膜的密度比所述第二屏障膜的密度低。
在根据本发明的铁电体存储器中,所述多个屏障膜还包括:第三屏障膜,覆盖所述铁电体电容器,所述第一屏障膜覆盖所述第三屏障膜。
在根据本发明的铁电体存储器中,所述第三屏障膜的膜厚比所述第一屏障膜以及所述第二屏障膜小。
在根据本发明的铁电体存储器中,所述第三屏障膜的密度比所述第一屏障膜的密度高。
在根据本发明的铁电体存储器中,所述第一屏障膜具有氧供给能。
附图说明
图1为示出本实施形式所涉及的铁电体存储器的制造方法的剖面示意图。
图2为示出本实施形式所涉及的铁电体存储器的制造方法的剖面示意图。
图3为示出本实施形式所涉及的铁电体存储器的制造方法的剖面示意图。
图4为示出本实施形式所涉及的铁电体存储器的制造方法的剖面示意图。
图5为示出本实施形式所涉及的铁电体存储器的制造方法的剖面示意图。
图6为示出本实施形式所涉及的铁电体存储器的剖面示意图。
图7为示出本实施形式所涉及的铁电体存储器的残留极化量的示意图。
图8为示出第一变形例所涉及的铁电体存储器的电容器部分的剖面示意图。
图9为示出第一变形例所涉及的铁电体存储器的电容器部分的剖面示意图。
图10为示出屏障膜的氧排除量的示意图。
图11为示出第二变形例所涉及的铁电体存储器的残留极化量的示意图。
图12为示出第三变形例所涉及的铁电体存储器的制造方法的剖面示意图。
图13为示出第三变形例所涉及的铁电体存储器的剖面示意图。
具体实施方式
下面,参照附图说明本发明的优选实施形式。
1.铁电体存储器的制造方法
图1至图5为本发明的实施形式所涉及的铁电体存储器的制造方法的剖面示意图。
下面,说明铁电体存储器的制造方法的一例。
(1)首先,如图1所示,准备基体10。基体10例如可以由硅基板和在其上形成的氧化硅膜构成。并且,在基体10上可以形成晶体管等功能装置。
接着,在基体10上,依次层积用于下部电极的导电层20a(以下,下部电极层20a)、用于铁电体层的层30a(以下,铁电体层30a)、以及用于上部电极的导电层40a(以下,上部电极层40a),形成铁电体层积体200。
下部电极层20a只要是可以成为铁电体电容器的电极的物质,就不受特别的限制。下部电极层20a例如可以将Pt、Ir等贵金属、其氧化物(例如,IrOX等)、SrRu复合氧化物作为材料使用。并且,下部电极层20a可以是这些材料的单层,也可以是层积由多种材料构成的层的多层结构。作为下部电极层20a的成膜方法,使用溅射法、真空蒸镀、CVD等公知方法。
作为铁电体层30a的材质,可以使用由作为构成元素包含Pb、Zr、Ti的氧化物组成的PZT系铁电体形成。或者,可以适用在Ti位中掺杂Nb的Pb(Zr、Ti、Nb)O3(PZTN系)。或者,并不限定在这些材料上,而是例如可以适用SBT系、BST系、BIT系、BLT系的任意一种。作为铁电体层30a的成膜方法,例如有溶液涂布法(包括溶胶凝胶法、MOD(Metal Organic Decomposition)法等)、溅射法、CVD(Chemical Vapor Deposition)法等。
上部电极层40a可以使用与下部电极层20a相同的材料、以及成膜方法。
(2)之后,对铁电体层积体200进行图案形成,形成铁电体电容器100。首先,如图2所示,通过照相平版印刷技术在铁电体层积体200上形成保护层R。
接着,在铁电体层积体200中,蚀刻从保护层R露出的部分,如图3所示,形成铁电体电容器100。可以根据材质或膜厚选择适当的蚀刻方法,例如可以采用干式蚀刻法或湿式蚀刻法。
(3)之后,如图4所示,形成第一屏障膜50。第一屏障膜50,覆盖铁电体电容器100。作为第一屏障膜50的材质,例如可以适当使用氧化铝,但只要是将铁电体层30从氢等还原剂中保护的材质就可以,也可以适当使用氧化硅、氮化钛、氧化钛、氧化铝、氮化硅等。作为第一屏障膜50的成膜方法,可以使用溅射法、真空蒸镀法等物理气相沉积法(PVD)。
(4)之后,形成第二屏障膜60。第二屏障膜60形成在第一屏障膜50上。作为第二屏障膜60的材质,可以适当使用与第一屏障膜50的材质相同的材料。作为第二屏障膜60的成膜方法,可以使用原子层化学气相沉积法(ALCVD:Atomic-Layer CVD)。
接着,如图5所示,对第一屏障膜50和第二屏障膜60进行图案形成。
根据本实施形式的铁电体存储器的制造方法的特征如下。
根据本实施形式的铁电体存储器的制造方法,包括通过物理气相沉积法(PVD)形成第一屏障膜50的工序和通过化学气相沉积法(CVD)形成第二屏障膜60的工序。
以前的铁电体存储器,只具有一层通过PVD或CVD形成的屏障膜。通过PVD形成的屏障膜与通过CVD形成的屏障膜相比,由于覆盖度特性不好,因此不能从氢等还原剂中得到充分的保护。另一方面,通过CVD形成的屏障膜与通过PVD形成的屏障膜相比,由于膜应力大,因此铁电体材料的特有的压电特性引起的损坏大。另外,通过CVD形成的屏障膜,由于在成膜工序中产生化学反应,因此,生成氢等的还原剂,铁电体层30有可能受损。上述的CVD的特性比在ALCVD中更显著。
这样,在通过CVD形成第二屏障膜60之前,通过PVD形成第一屏障膜50,因此,覆盖铁电体层30的露出部分,可以从在制造工序中生成的还原剂中保护铁电体电容器100。因此,可以减少铁电体层30的受损。另外,第一屏障膜50与第二屏障膜60相比,由于膜应力小,因此可以减少铁电体材料的特有的压电特性引起的损坏。
另外,根据本实施形式的铁电体存储器,通过在第一屏障膜50上形成第二屏障膜60,与第一屏障膜50单层的情况相比,可以获得良好的覆盖度。尤其是,当第二屏障膜60通过ALCVD法形成的时候,可以实现更良好的覆盖度。因此,在制造铁电体存储器之后,可以减少铁电体层30由于氢等还原剂所受的损坏。如上所述,根据本实施形式的铁电体存储器,可以抑制制造工序的劣化以及制造后的特性劣化。
并且,在根据本实施形式的铁电体存储器100的制造工序中,根据需要可以进行热处理。例如,在铁电体层30a的成膜后以及工序(4)后可以进行热处理。在铁电体层30a的成膜后,例如进行干燥热处理以及脱脂热处理。干燥热处理工序在150℃~180℃下进行。干燥热处理在大气氛围下利用加热板等进行。同样,在脱脂热处理工序中,在保持为300℃~350℃的加热板上,在大气氛围下进行。在成膜后以及工序(4)后,在大气氛围中利用热快速退火(RTA)等,在600℃~700℃下进行后期退火。这样,可以形成上部电极层40和铁电体层30的良好的界面,并且,可以改善铁电体层30的结晶性。
2.铁电体存储器
根据本实施形式的铁电体存储器,可以通过上述的制造工序制造。图6为示出根据本发明的铁电体存储器的一例的剖面示意图。
铁电体存储器1000包括铁电体电容器100和基体10。铁电体电容器100包括:形成在基体10上的下部电极层20;形成在下部电极层20上的铁电体层30;形成在铁电体层30上的上部电极层40。
铁电体存储器1000包括形成在铁电体电容器100上的多个屏障膜。具体地,铁电体存储器1000还包括:第一屏障膜50,其形成为覆盖铁电体电容器100;第二屏障膜60,其形成为覆盖第一屏障膜50。第一屏障膜50和第二屏障膜60的密度相互不同。具体地,第一屏障膜50的密度优选比第二屏障膜60的密度低。例如,第一屏障膜50的密度为2.7~2.8g/cm3,第二屏障膜60的密度为3.1~3.4g/cm3。这样,由于可以减少对于铁电体电容器100的第一屏障膜50的膜应力,因此,可以抑制压电特性引起的损坏。并且,第二屏障膜60例如通过ALCVD法可以获得高密度、良好的覆盖度。因此,在铁电体存储器1000的制造工序中或制造后,可以减少铁电体层30由于氢等还原剂而所受到的损坏。
基体10包括基板11、晶体管16、第一接触部86、第二接触部82、第一绝缘层17、以及元件分离区域18。晶体管16包括形成在基板11上的源极12以及漏极15、栅极绝缘膜13、栅极14。并且,晶体管16可以通过公知的方法形成。
在第一绝缘层17中形成接触孔88以及84,在相关的接触孔88以及84中,形成具有导电性的第一接触部86以及第二接触部82。第一接触部86以及第二接触部82分别在基板11的面上沿着垂直方向形成,贯通第一绝缘层17。在第一接触部86的一个端部电连接晶体管16的源极12,在另一个端部电连接铁电体电容器100的下部电极层20。在第二接触部82的一个端部电连接晶体管16的漏极15,在另一个端部电连接后述的第四接触部78。
并且,铁电体存储器1000包括形成在第一绝缘层17上的第二绝缘层90、第三接触部74、第四接触部78、配线(或衬垫)70以及72。在第二绝缘层90中形成接触孔76以及80。贯通铁电体电容器100上的第一屏障膜50以及第二屏障膜60形成接触孔76。贯通基体10上的第二绝缘层90形成接触孔80。在接触孔76、80中,形成具有导电性的第三接触部74以及第四接触部78。在第三接触部74的一个端部电连接铁电体电容器100的上部电极层40,在另一个端部电连接配线70。通过第二接触部82和第四接触部78,可以实现晶体管16和配线72之间的电连接。
在本实施形式中,对具有所谓的堆栈结构的1T1C型铁电体存储器的制造工序进行说明,但是,上述的制造方法还可以适用于平面结构的1T1C型、2T2C型、以及简单矩阵型(交叉点型)等使用各种单元方式的铁电体存储器的制造工序。
3.实施例
图7是根据本实施形式的铁电体存储器的残留极化量以及其基体面内的不匀性的示意图。图7所示的图形的横轴表示残留极化量,纵轴表示残留极化量的累积频度。用标记a表示的值示出根据本实施形式的铁电体存储器的特性,用标记b表示的值示出现有技术的铁电体存储器的特性。
下面,对用于测定的铁电体存储器的样品进行说明。
作为下部电极层20以及上部电极层40的材质,使用由铂、氧化铱、铱组成的多层结构的复合电极。下部电极层20以及上部电极层40的膜厚是200nm(并且,上部、下部电极的材料膜厚可以不相同)。铁电体层30的材质使用了PZTN。铁电体层30的膜厚是150nm。作为根据本实施形式的铁电体存储器的第一屏障膜50以及第二屏障膜60的材质,使用了氧化铝。第一屏障膜50的膜厚是40nm,第二屏障膜60的膜厚是20nm。并且,铁电体电容器的100的尺寸是各边小于等于2μm的正方形尺寸。通过溅射法形成第一屏障膜50。作为溅射条件,采用基板温度为常温、RF功率为1.0kW、氧/Ar流量比为4%。通过ALCVD形成第二屏障膜60。作为ALCVD条件,采用基板温度为200~300℃、压力为1torr,反复进行下面的(3a)~(3d)。
(3a)作为第一原料分子提供臭氧400ms(微秒)
(3b)3200ms(微秒)清除(purge)
(3c)作为第二原料分子提供三甲铝(TMA)100ms(微秒)
(3d)800ms(微秒)清除
作为比较样品,通过ALCVD形成屏障膜,其膜厚为60nm。比较样品的材质以及膜厚等其他结构,与上述样品相同。
对上述的样品以及比较用样品分别求出残留极化量2Pr。
如图7所示,根据本实施形式的铁电体存储器的残留极化量2Pr比现有的高,并且,不均性少。因此,根据本实施形式的铁电体存储器,在制造工序以及制造之后,难以导致特性劣化,并且可靠性高。
而且,当铁电体电容器100被微细化为小于等于2μm时,上述的本发明的效果显著。
4.变形例
本发明并不限于上述的实施形式,在本发明的范围内可以进行变形。下面,对其变形例进行说明。
4.1.第一变形例
图8是示出根据第一变形例的铁电体存储器2000的电容器部分的剖面示意图。根据第一变形例的铁电体存储器2000的制造工序,在成膜第一屏障膜52之后,按预定的形状形成图案,之后成膜第二屏障膜62,这一点与不具有该图案形成工序的铁电体存储器1000的制造工序不同。
如图8所示,第一屏障膜52的图案形成,通过至少残留覆盖铁电体电容器100的区域而蚀刻进行。
图9是示出根据第一变形例的铁电体存储器2000的剖面示意图。如图8所示,通过第一屏障膜52以预定的形状形成图案,在基体10上,在覆盖铁电体电容器100的区域之外的区域,只剩下一层第二屏障膜62。如上所述,由于第二屏障膜62具有覆盖全部第一屏障膜52的形状,因此,可以防止在从第一屏障膜52被图案形成时产生的剖面浸入还原剂,并可以更加提高特性。
4.2.第二变形例
4.2.1.根据第二变形例的铁电体存储器及其制造方法
在根据第二变形例的铁电体存储器中,第一屏障膜可以具有氧供给能。具有氧供给能的第一屏障膜,例如,在上述的第一屏障膜的形成工序中,通过溅射时在生产气体中添加氧气的方法形成。通过生产气体包含氧气,氧被掺入到第一屏障膜中。这样,第一屏障膜将被掺入的氧例如在热处理时排除,提供给铁电体电容器100。并且,生产气体除了氧气也可以包含氩气等。
4.2.2.实施例
首先,测定各屏障膜的氧的排除量。在实验中,作为第一屏障膜,使用溅射时在生产气体中添加5%的氧气的物质和没有添加氧的物质。该第一屏障膜由具有40nm的膜厚的氧化铝膜组成。另外,作为第二屏障膜,使用通过ALCVD形成的具有20nm的膜厚的氧化铝膜。
进行这些屏障膜的TDS(升温排除法)分析。图10示出了测定结果。如图10所示,添加氧的第一屏障膜与其他屏障膜相比,氧的排除量显著的多。并且,添加氧的第一屏障膜的氧的排除量随着温度的上升而增加,特别是在大约600℃附近,氧的排除量最多。从而,在形成第一屏障膜后,进行上述的热处理工序,由于从第一屏障膜排除大量的氧,因此,可以抑制铁电体电容器100在制造工序中受到氧的缺损等损坏。
接着,对下面的样品以及比较用样品测定残留极化量2Pr。作为样品,使用在生产气体中添加5%的氧气的物质,作为比较用样品,使用没有添加氧的物质(比较用样品1)、以及没有形成第一屏障膜的物质即只有第二屏障膜的物质(比较用样品2)。其他的实验条件与3.实施例相同,因此省略其说明。
图11示出了对样品以及比较用样品测定残留极化量2Pr的结果。如图11所示,铁电体存储器通过第一屏障膜具有氧供给能,提高残留极化量2Pr。因此,根据本实施形式的铁电体存储器,在制造工序以及制造后,难以导致特性劣化,并且可靠性高。
4.3.第三变形例
图12是根据第三变形例的铁电体存储器3000的电容器部分的剖面示意图,图13是根据第三变形例的铁电体存储器3000的剖面示意图。根据第三变形例的铁电体存储器3000与铁电体存储器1000的不同点是还包含第三屏障膜66。
第三屏障膜66形成在第一屏障膜54和铁电体电容器100之间。换句话说,第三屏障膜66形成为覆盖铁电体电容器100,第一屏障膜54形成为覆盖第三屏障膜66。第三屏障膜66例如通过原子层化学气相沉积法(ALCVD)等化学气相沉积法形成。这样,可以使第三屏障膜66和铁电体电容器100之间的密合性良好。
第三屏障膜66的膜厚比第一屏障膜54以及第二屏障膜56的膜厚小,例如优选为小于等于5nm。从而,根据第三变形例的铁电体存储器3000,当第一屏障膜54具有氧供给能的时候,可以使从第一屏障膜54供给的氧向铁电体电容器100侧通过。
另外,第三屏障膜66的密度比第一屏障膜54的密度高。因此,可以使第三屏障膜66和铁电体电容器100之间的密合性良好。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。例如,在上述的例中,屏障膜是2层或3层,但也可以是大于等于4层。在本发明的要旨范围内可以获得各种变换形式。
符号说明
10、基体;11、基板;12、源极;13、栅极绝缘膜;14、栅极;15、漏极;16、晶体管;17、第一绝缘层;18、元件分离区域;20、下部电极层;30、铁电体层;40、上部电极层;50、52、54、第一屏障膜;60、62、64、第二屏障膜;66、第三屏障膜;70、72、配线;74、第三接触部;76、80、84、88、接触孔;78、第四接触部;82、第二接触部;86、第一接触部;90、第二绝缘层;100、铁电体电容器;1000、2000、铁电体存储器。
Claims (6)
1.一种铁电体存储器的制造方法,包括以下工序:
a.通过在基板的上方依次层积下部电极层、铁电体层、以及上部电极层,形成铁电体层积体;
b.对所述铁电体层积体进行图案形成,形成铁电体电容器;
b'.通过化学气相沉积法,形成覆盖所述铁电体电容器的第三屏障膜;
c.供给氧气的同时通过物理气相沉积法,形成覆盖所述铁电体电容器的第一屏障膜;
d.形成覆盖所述第一屏障膜的第二屏障膜;
其中,所述第三屏障膜的膜厚小于等于5nm。
2.一种铁电体存储器,包括:
铁电体电容器,其具有从基体侧依次形成的下部电极层、铁电体层、以及上部电极层;
第三屏障膜,形成为覆盖所述铁电体电容器的状态,且膜厚小于等于5nm;
第一屏障膜,形成为覆盖所述第三屏障膜,且具有氧供给能;以及,
第二屏障膜,形成为覆盖所述第一屏障膜。
3.根据权利要求2所述的铁电体存储器,其中,所述第一屏障膜、所述第二屏障膜和所述第三屏障膜的密度各不相同。
4.根据权利要求3所述的铁电体存储器,其中,所述第一屏障膜的密度比所述第二屏障膜的密度低。
5.根据权利要求3所述的铁电体存储器,其中,所述第三屏障膜的膜厚比所述第一屏障膜以及所述第二屏障膜小。
6.根据权利要求3所述的铁电体存储器,其中,所述第三屏障膜的密度比所述第一屏障膜的密度高。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303720 | 2004-10-19 | ||
JP2004303720 | 2004-10-19 | ||
JP2005234410 | 2005-08-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1763957A CN1763957A (zh) | 2006-04-26 |
CN100463182C true CN100463182C (zh) | 2009-02-18 |
Family
ID=36747992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101128959A Expired - Fee Related CN100463182C (zh) | 2004-10-19 | 2005-10-19 | 铁电体存储器及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5120568B2 (zh) |
CN (1) | CN100463182C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569090B (zh) * | 2010-12-31 | 2014-09-24 | 中芯国际集成电路制造(北京)有限公司 | Nmos晶体管的形成方法 |
CN111261634A (zh) * | 2020-02-10 | 2020-06-09 | 无锡拍字节科技有限公司 | 一种存储器件的制造设备及其方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1201250A (zh) * | 1997-05-23 | 1998-12-09 | 日本电气株式会社 | 带电容的半导体器件的制造方法 |
CN1216403A (zh) * | 1997-10-31 | 1999-05-12 | 日本电气株式会社 | 半导体器件及其生产方法 |
CN1227669A (zh) * | 1996-07-09 | 1999-09-01 | 株式会社日立制作所 | 半导体存储器及其制造方法 |
CN1230779A (zh) * | 1998-03-30 | 1999-10-06 | 三星电子株式会社 | 半导体器件及其制造方法 |
CN1239828A (zh) * | 1998-06-20 | 1999-12-29 | 三星电子株式会社 | 制造铁电存储器件的方法 |
CN1255751A (zh) * | 1998-12-01 | 2000-06-07 | 塞姆特里克斯公司 | 带有掺氧保护层的铁电集成电路及其制备方法 |
CN1366331A (zh) * | 2001-01-18 | 2002-08-28 | 株式会社Comtecs | Soi晶片的制造方法 |
US6781184B2 (en) * | 2001-11-29 | 2004-08-24 | Symetrix Corporation | Barrier layers for protecting metal oxides from hydrogen degradation |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3419665B2 (ja) * | 1997-10-27 | 2003-06-23 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6388285B1 (en) * | 1999-06-04 | 2002-05-14 | International Business Machines Corporation | Feram cell with internal oxygen source and method of oxygen release |
JP3950290B2 (ja) * | 1999-09-10 | 2007-07-25 | 三星電子株式会社 | キャパシタ保護膜を含む半導体メモリ素子及びその製造方法 |
JP2001210798A (ja) * | 1999-12-22 | 2001-08-03 | Texas Instr Inc <Ti> | コンデンサ構造の保護のための絶縁性と導電性の障壁の使用 |
JP3644887B2 (ja) * | 2000-04-11 | 2005-05-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2004087807A (ja) * | 2002-08-27 | 2004-03-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-10-19 CN CNB2005101128959A patent/CN100463182C/zh not_active Expired - Fee Related
-
2009
- 2009-11-20 JP JP2009264815A patent/JP5120568B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1227669A (zh) * | 1996-07-09 | 1999-09-01 | 株式会社日立制作所 | 半导体存储器及其制造方法 |
CN1201250A (zh) * | 1997-05-23 | 1998-12-09 | 日本电气株式会社 | 带电容的半导体器件的制造方法 |
CN1216403A (zh) * | 1997-10-31 | 1999-05-12 | 日本电气株式会社 | 半导体器件及其生产方法 |
CN1230779A (zh) * | 1998-03-30 | 1999-10-06 | 三星电子株式会社 | 半导体器件及其制造方法 |
CN1239828A (zh) * | 1998-06-20 | 1999-12-29 | 三星电子株式会社 | 制造铁电存储器件的方法 |
CN1255751A (zh) * | 1998-12-01 | 2000-06-07 | 塞姆特里克斯公司 | 带有掺氧保护层的铁电集成电路及其制备方法 |
CN1366331A (zh) * | 2001-01-18 | 2002-08-28 | 株式会社Comtecs | Soi晶片的制造方法 |
US6781184B2 (en) * | 2001-11-29 | 2004-08-24 | Symetrix Corporation | Barrier layers for protecting metal oxides from hydrogen degradation |
Also Published As
Publication number | Publication date |
---|---|
JP5120568B2 (ja) | 2013-01-16 |
JP2010045401A (ja) | 2010-02-25 |
CN1763957A (zh) | 2006-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100856661B1 (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
KR101025189B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100706847B1 (ko) | 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법 | |
JP2000164817A (ja) | 強誘電体メモリ及びその製造方法 | |
CN100380665C (zh) | 铁电体存储器元件及其制造方法 | |
EP1560265B1 (en) | Method of manufacturing a semiconductor device | |
US8305730B2 (en) | Capacitor and its manufacturing method | |
TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
CN101636836A (zh) | 半导体装置及其制造方法 | |
KR100973703B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN101203957B (zh) | 半导体装置的制造方法 | |
CN100463182C (zh) | 铁电体存储器及其制造方法 | |
US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
WO2005117103A1 (ja) | 半導体装置及びその製造方法 | |
JP4497312B2 (ja) | 強誘電体メモリの製造方法 | |
JP2006278550A (ja) | 半導体装置の製造方法 | |
US7527984B2 (en) | Semiconductor device | |
JP2006128274A (ja) | 強誘電体キャパシタおよび強誘電体メモリの製造方法 | |
JP2004311868A (ja) | 半導体装置 | |
JP4433200B2 (ja) | 強誘電体キャパシタおよび半導体装置 | |
WO2005081317A1 (ja) | 半導体装置の製造方法 | |
JP2001284549A (ja) | 強誘電性キャパシタの製造方法 | |
JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 | |
KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2003282827A (ja) | 強誘電体薄膜メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160415 Address after: Kanagawa Patentee after: Fujitsu Semiconductor Co., Ltd. Address before: Tokyo, Japan Patentee before: Seiko Epson Corp. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090218 Termination date: 20181019 |
|
CF01 | Termination of patent right due to non-payment of annual fee |