CN100461295C - 铁电存储装置及电子设备 - Google Patents
铁电存储装置及电子设备 Download PDFInfo
- Publication number
- CN100461295C CN100461295C CNB2005100831627A CN200510083162A CN100461295C CN 100461295 C CN100461295 C CN 100461295C CN B2005100831627 A CNB2005100831627 A CN B2005100831627A CN 200510083162 A CN200510083162 A CN 200510083162A CN 100461295 C CN100461295 C CN 100461295C
- Authority
- CN
- China
- Prior art keywords
- bit line
- ferroelectric
- data
- pseudo
- ferroelectric condenser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 230000015654 memory Effects 0.000 description 50
- 101100386518 Caenorhabditis elegans dbl-1 gene Proteins 0.000 description 37
- 238000010586 diagram Methods 0.000 description 23
- 101100223333 Caenorhabditis elegans dcap-2 gene Proteins 0.000 description 22
- 101100494767 Drosophila melanogaster Dcp-1 gene Proteins 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种读出动作稳定的铁电存储装置。该铁电存储装置的特征在于包括:电压源,用于产生预定电压;第一铁电电容器,其一端电连接至第一位线;第一电阻器,设置在第一位线和电压源之间,具有第一电阻值;第二铁电电容器,其一端电连接至第二位线;第二电阻器,设置在第二位线和电压源之间,具有与第一电阻值不同的第二电阻值;以及读出放大器,将向第一位线和第二位线供给预定电压时的第一位线的电位与第二位线的电位进行比较,判定写入到第一铁电电容器的数据。
Description
技术领域
本发明涉及铁电存储装置及电子设备。尤其涉及读出动作稳定的铁电存储装置。
背景技术
现有的FeRAM(铁电存储装置)在特开2002-100183号公报(专利文献1)中被披露。上述专利文献1披露的铁电存储装置在读出放大器的前级设有将二值化了的信号中的低电位侧的信号重新设定为0V的0电平设定电路。
专利文献1:特开2002-100183号公报
不过,在上述专利文献1披露的现有的FeRAM中,因为在存储单元上施加高电压,所以存在构成存储单元的铁电体的疲劳特性大、容易劣化的问题。而且,由于电路构造复杂,存在读出动作所需时间长,动作速度慢的问题。
发明内容
本发明的目的在于提供一种克服了以上技术缺陷的铁电存储装置及电子设备。通过权利要求范围内的独立权利要求所描述的技术特征的组合来实现该目的。而且,从属权利要求规定了本发明的最佳实施例。
为了解决上述技术问题,根据本发明的第一方面,提供了一种铁电存储装置,其包括:电压源,用于产生预定电压;第一位线和第二位线;第一铁电电容器,其一端电连接至第一位线;第一电阻器,设置在第一位线和电压源之间,具有第一电阻值;第一开关元件,设置在电压源和第一位线之间,对是否在规定(预定)的期间通过第一电阻器向第一位线供给预定电压进行切换;第二铁电电容器,其一端电连接至第二位线;第二电阻器,设置在第二位线和电压源之间,具有与所述第一电阻值不同的第二电阻值;第二开关元件,设置在电压源和第二位线之间,对是否在预定期间通过第二电阻器向第二位线供给预定电压进行切换;以及读出放大器,将向第一位线和第二位线供给预定电压时的第一位线的电位与第二位线的电位进行比较,判定写入到第一铁电电容器的数据。
在上述结构中,随着写入到第一铁电电容器的数据不同,第一位线的充电特性有很大地不同。也就是说,因为能够在写入到第一铁电电容器的数据间获得较大的读出电位差,所以能够基于该电位差判定写入到第一铁电电容器的数据。因此,根据上述结构,能够提供结构极其简单,读出动作稳定的铁电存储装置。
此外,在上述结构中,因为第二位线和第一位线的时间常数不同,所以由电压源供给预定电压时的第二位线的充电特性与第一位线的充电特性不同。而且,读出放大器基于该充电特性的差异判定写入到铁电电容器的数据。也就是说,在第一位线和第二位线上供给预定电压后的预定时间选择(timing)中的第一位线的电位和第二位线的电位不同,读出放大器能够基于该电位差判定写入到铁电电容器的数据。
因此,根据上述结构,能够以极其简单的结构实现稳定的读出动作。而且,即使在因发生工序变动和工序特性不一、动作温度变化、电源电压变化等导致铁电电容器的特性发生变化时,也能够进行稳定的读出该数据的动作。
例如,在第二铁电电容器上写入数据“0”作为参考电压数据时,将第二电阻值设置得比第一电阻值大,另一方面,写入数据“0”作为参考电压数据时,将第二电阻值设置得比第一电阻值小。
在上述的铁电存储装置中,优选第二铁电电容器被写入数据“0”。
在上述的结构中,为了使第二铁电电容器保持数据“0”,可以将其一端的电位设得比另一端高些。而且,在判定写入到第一铁电电容器的数据时,因为在应该生成参照电压的第二位线上供给预定电压,所以可以利用该预定电压将第二电容器一端的电位设得比另一端高,从而能够使第二电容器保持数据“0”。因此,根据上述结构,能够以极其简单的结构使第二电容器保持参考电压数据。
在上述的铁电存储装置中,优选第二铁电电容器的另一端接地。
在上述结构中,在判定写入到第一铁电电容器的数据时,在应该生成参考电压的第二位线上供给预定电压时,在该第二铁电电容器上施加该预定电压。也就是说,在上述结构中,因为作为参考电压数据写入的数据“0”没有被破坏,所以可以不进行向第二电容器的再写入动作。因此,根据上述结构,能够轻易地使第二铁电电容器保持参考电压数据。
在上述的铁电存储装置中,优选第二电阻值比第一电阻值大。
在上述结构中,第二位线的时间常数是将数据“0”写入到第一铁电电容器时的第一位线的时间常数和将数据“1”写入到第一铁电电容器时的第一位线的时间常数两者之间的值。也就是说,在第一位线和第二位线上供给预定电压时的第二位线的电位是将数据“0”写入到第一铁电电容器时的第一位线的电位和将数据“1”写入到第一铁电电容器时的第一位线的电位两者之间的值。因此,根据上述结构,能够根据第二位线的电位正确判定写入到第一铁电电容器的数据。
在上述的铁电存储装置中,第二电阻值优选这样的电阻值,使第二位线的时间常数是在第一铁电电容器上写入数据“1”时的第一位线的时间常数和在第一铁电电容器上写入数据“0”时的第一位线的时间常数二者之间的时间常数。
在上述结构中,在第一位线和第二位线上供给预定电压时的第二位线的电位是将数据“0”写入到第一铁电电容器时的第一位线的电位和将数据“1”写入到第一铁电电容器时的第一位线的电位两者之间的大致中央值。因此,根据上述结构,因为能够将参考电压的裕度取得大些,所以能够正确判定写入到第一铁电电容器的数据。
在上述的铁电存储装置中,第二电阻值小于第二位线的时间常数是在第一铁电电容器上写入数据“1”时的第一位线的时间常数和在第一铁电电容器上写入数据“0”时的第一位线的时间常数二者之间的时间常数时的电阻值,且优选第二位线的时间常数比在第一铁电电容器上写入数据“0”时的第一位线的时间常数大时的电阻值。
在上述结构中,在第一位线和第二位线上供给了规定电压时的第二位线的电位值小于在第一铁电电容器上写入数据“0”时的第一位线的电位和在第一铁电电容器上写入数据“1”时的第一位线的电位两者之间的大致中央值。因此,根据上述结构,由于疲劳特性的不同,写入“1”时的第一位线的电位下降,即使在这种情况下,也能够正确判定写入到第一铁电电容器的数据。
在上述的铁电存储装置中,优选第一铁电电容器具有与第二铁电电容器大致相等的电容。
在上述的铁电存储装置中,优选电压源生成与驱动该铁电存储装置的驱动电压大致相等的电压,作为预定电压。根据上述结构,因为能够将生成驱动电压的驱动电压源作为电压源使用,所以能够使铁电存储装置高度集成化。
在上述的铁电存储装置中,电压源可以生成铁电电容器的强制电压(抗电压)和驱动该铁电存储器的驱动电压两者之间的电压,作为预定电压。根据上述的结构,因为能够减小施加在构成铁电电容器的铁电体上的电压,所以能够抑制铁电特性的劣化,尤其是疲劳特性的劣化。而且,能够提供可靠性高的铁电存储装置。
在上述铁电存储装置中,电压源可以生成比铁电电容器的强制电压小的电压,作为预定电压。根据上述结构,能够抑制铁电特性的劣化,而且能够提供不需要再写入动作的铁电存储器。
在上述铁电存储装置中,开关优选其源极和漏极中的一个电连接至电压源或位线,另一个电连接至电阻器的n型晶体管。基于此,能够提供动作更加稳定的铁电存储装置。
该铁电存储装置优选还包括控制装置,在开始将预定电压供给到位线和电阻器上后,该控制装置控制开关以使在位线到达与预定电压大致相同的电位之前停止供给。这种情况下,该铁电存储装置优选还包括电连接至铁电电容器另一端的板线,以及板线控制部,在将预定电压供给到位线的期间,该板线控制部将板线的电位控制为接地电位。根据这种结构,因为能够在读出动作中获得大的读出电位,所以能够提供动作稳定的铁电存储装置。
根据本发明的第二方面,还可以提供具备上述的铁电存储装置的电子设备。这里,所说的电子设备一般指具备本发明所涉及的存储装置的、具有一定功能的设备,其结构没有特别限制,例如包括具备上述存储装置的一般计算机装置、便携式电话、PHS、PDA、电子笔记本、IC卡等的需要存储装置的所有装置。
附图说明
图1是表示本发明的铁电存储装置100的整体结构的框图。
图2是电容器阵列110的电路结构的一部分的示意图。
图3是在本实施例的铁电存储装置100中,读出写入到铁电电容器Cp的数据的读出动作和写入数据的写入动作的第一实施例的时序图。
图4是电容器阵列110的等效电路的示意图。
图5是表示铁电电容器Cp的Q-V磁滞特性和C-V特性的示意图。
图6是相对于向位线BL供给VCC的时间t,位线BL的电位的示意图。
图7是在本实施例的铁电存储装置100中,读出写入到铁电电容器Cp的数据的读出动作和写入数据的写入动作的第二实施例的时序图。
图8在本实施例的铁电存储装置100中,读出写入到铁电电容器Cp的数据的读出动作和写入数据的写入动作的第三实施例的时序图。
图9是第二实施例中的电容器阵列110的电路结构的一部分的示意图。
图10是相对于向位线BL和第一伪位线DBL1供给VCC的时间t,位线BL、第一伪位线DBL1和电位信号SAon的电位的示意图。
图11是第三实施例中的电容器阵列110的电路结构的一部分的示意图。
图12是相对于向位线BL和第二伪位线DBL2供给VCC的时间t,位线BL和第二伪位线DBL2的电位的示意图。
图13是第四实施例中的电容器阵列110的电路结构的一部分的示意图。
图14是在第二实施例至第四实施例中,使第一伪铁电电容器DCp1和第二伪铁电电容器DCp2保持数据“1”的结构的一例示意图。
具体实施方式
下面,参照附图,通过本发明的实施例对本发明进行说明。但是以下的实施例并不是对权利要求所保护范围的限定,而且,实施例中描述的技术特征并不都是本发明所要解决的技术问题的必要技术特征。
图1是本发明的铁电存储装置100的整体结构的一个实施例的框图。铁电存储装置100包括:电容器阵列110,具有多个以阵列结构设置的铁电电容器;位线控制部120;板线控制部130;以及字线控制部140。
位线控制部120控制位线BL的电位,而且,基于位线BL的电位,判定写入到铁电电容器Cp的数据。板线控制部130控制板线PL的电位。此外,字线控制部140控制字线WL的电位。
图2是第一实施例中的电容器阵列110的电路结构的一部分的示意图。电容器阵列110包括:位线BL;板线PL;铁电电容器Cp;作为电压源一例的恒电压源200;预充电电压源210;电阻器R1;作为开关的一例的晶体管TR1、TR2和TR3。而且,电容器阵列110具有多个铁电电容器Cp,该铁电电容器Cp电连接至位线BL和板线PL,布置成阵列状,在以下的描述中,以该多个铁电电容器Cp中的一个为例对铁电存储装置100的构造和动作进行说明。
铁电电容器Cp的一端通过晶体管TR2电连接至位线BL,另一端电连接至板线PL。也就是说,晶体管TR2的源极和漏极中的一个连接至铁电电容器Cp的一端,而且,另一个连接至位线BL。而且,在晶体管TR2的栅极上连接有字线WL,晶体管TR2根据字线WL的电位的变化,对是否电连接位线BL和铁电电容器Cp进行切换。
恒电压源200生成用于供给到位线BL的规定电压。恒电压源200生成诸如与驱动铁电存储装置100的驱动电压VCC大致相同的电压。这种情况下,恒电压源200设置在铁电存储装置100上,可以是生成驱动电压VCC的驱动电压源。
在另一个例子中,恒电压源200可以生成驱动电压VCC和后述的强制电压Vc之间的电压,而且,可以生成比强制电压Vc小的电压。下面参照图7和图8,对恒电压源200生成这些电压、并供给到位线BL时的铁电存储装置100的动作进行描述。
电阻器R1设置在位线BL和恒电压源200之间。而且,晶体管TR1设置在恒电压源200和位线BL之间,将在恒电压源200中生成的电压通过电阻器R1供给到位线BL。晶体管TR1的源极和漏极中的一个电连接至恒电压源200,而且,另一个电连接至电阻器R1。此外,在晶体管TR1的栅极上供给信号Read,根据信号Read的电位的变化,对是否通过电阻器R1将该电压供给到位线BL进行切换。
此外,在本实施例中,在位线BL的端部,恒电压源200通过晶体管TR1和电阻器R1设置,但是在其他的形态中,恒电压源200可以设置在位线BL上的多个晶体管TR2电连接的点之间,向位线BL供给预定电压。此外,恒电压源200可以设置在位线BL上的铁电电容器Cp电连接的点和晶体管TR3电连接的点之间,向位线BL供给预定电压。在这种情况下,电阻器R1优选设置在恒电压源200和位线BL之间,而且,晶体管TR1优选与电阻器R1串联设置。
预充电电压源210可以是具有这种结构的电压源,向位线BL供给0V作为预充电电压VPR。也就是说,电容器阵列110代替具有预充电电压源210的结构,具有可以通过晶体管TR3将位线BL接地的结构。
图3是在本实施例的铁电存储装置100中,读出写入到铁电电容器Cp的数据的读出动作和写入数据的写入动作的第一实施例的时序图。在本例中,恒电压源200生成驱动电压VCC作为供给到位线BL的电压。
首先,通过将信号PC的电位设为VCC,使晶体管TR3导通,对位线BL预充电。在本例中,预充电电压源210生成0V作为预充电电压VPR,位线BL被预充电为0V。
接着,通过将字线WL的电位从0V变化到VCC,使晶体管TR2导通。据此,铁电电容器Cp一端的电位变为0V,而且,因为板线PL的电位也为0V,所以铁电电容器Cp两端的电位差是0V。
接着,通过将信号PC的电位设为0V,使晶体管TR3非导通(截止),位线BL处于悬接(浮游)状态。而且,通过将信号Read的电位设为VCC,使晶体管TR1导通。基于此,由恒电压源200通过电阻器R1将VCC供给到位线BL,所以在位线BL的电位描绘出预定充电波形的同时,位线BL渐渐被充电。
这种时候,根据写入到铁电电容器Cp的数据其时间常数发生变化,所以根据该数据位线BL的充电波形不同。具体地说,当写入到铁电电容器Cp的数据为“0”时,位线BL的电位的上升为急剧的充电波形,当该数据为“1”时,位线BL的电位的上升与该数据为“0”时相比为缓和的充电波形。关于充电波形将参照图4和图5进行描述。
接着,在将信号Read的电位设定为VCC后经过了预定时间之后,通过将该电位设定为“0”,使晶体管TR1非导通。基于此,位线BL处于悬接状态,所以保持晶体管TR1非导通时的位线BL的电位。具体地说,在写入到铁电电容器Cp的数据为“0”时和该数据为“1”时二者之间,在位线BL上产生预定电位差。而且,通过设置在位线控制部120上的读出放大器(没有图示),放大位线BL的电位,基于增大的位线BL的电位,判断写入到铁电电容器Cp的数据。
接着,通过使板线PL的电位从0V变化到VCC之后,再变化到0V,向铁电电容器Cp再写入数据。而且,通过将位线BL和字线WL的电位设为0V,从而结束读出和写入动作。
图4是电容器阵列110的等效电路的示意图。铁电电容器Cp具有电容C,所以在本实施例的电容器阵列110中,电阻器R1、铁电电容器Cp和位线BL如该图所示形成RC串联电路。这里,使晶体管TR3导通,由恒压电压源200生成的电压为位线BL充电时,t秒后的位线BL上的点A的电位Vt如以下公式(1)所示:
Vt=VCC×(1-e-t/CR)(1)
这里,时间常数CR表示例如位线BL的电位上升到外加电压VCC的(1-e-1),即上升到63.2%的时间。也就是说,时间常数CR越大位线BL的充电时间越迟缓。因为时间常数CR根据铁电电容器Cp的电容C发生变化,所以该充电时间根据写入到铁电电容器Cp的数据发生变化。在以下的描述中,对根据写入到铁电电容器Cp的数据,铁电电容器Cp的电容C发生怎样地变化进行说明。
图5是铁电电容器Cp的Q-V磁滞特性和C-V特性的示意图。在图5(a)所示的铁电电容器Cp的Q-V磁滞特性中,特性曲线的斜率(ΔQ/ΔV)表示铁电电容器Cp的电容C,在特性曲线中,斜率陡峭时表示电容C的值较大,斜率平缓时表示电容C的值较小。
图5(b)是表示相对于电压V的铁电电容器Cp的电容C的C-V特性的示意图。如该图所示,电容C随着写入铁电电容器Cp的数据和电压V发生变化。也就是说,当在电容器铁电电容器Cp上渐渐地从0V开始施加正电压时,在写入到铁电电容器Cp的数据为“0”的情况下,电容C缓慢地减少。另一方面,在当该数据为“1”的情况下,电容C急剧地增加,当电压为铁电电容器Cp的极化量大致为零时的电压、即强制电压Vc和-Vc时电容C达到最大值后,电容C急速地减少。接着,对随着该电容C的变化,位线BL的带电位发生怎样地变化进行说明。
图6是相对于向位线BL供给VCC的时间t,位线BL的电位的示意图。如上所述,铁电电容器Cp的电容C随着写入到铁电电容器Cp的数据发生变化。因此,通过电阻器R1将VCC供给到位线BL上时,位线BL的电位在该数据为“0”时急速增加,在该数据为“1”时缓慢增加。也就是说,在预定时间T0时的位线BL的电位在该数据为“0”时和为“1”时产生ΔV的电位差。
参照图3,在使信号Read的电位从0V变化到VCC时,开始向位线BL充电,在使信号Read的电位从VCC变化到0V时,停止向位线BL充电,保持该停止时的电位的位线BL处于悬接状态。因此,在该数据为“0”和为“1”时,在产生规定电位差的时间选择中,通过停止对位线BL的充电,能够判断写入到铁电电容器Cp的数据。
图7是在本实施例的铁电存储装置100中,读出写入到铁电电容器Cp的数据的读出动作和写入数据的写入动作的第二实施例的时序图。本例中的读出动作和写入动作与第一实施例中的动作相同,但在本例中的恒电压源200生成铁电电容器Cp的强制电压Vc和驱动电压VCC之间的电压。因此,在本例中,充电到位线BL的电压比第一实施例的电压低,所以能够进一步降低施加在铁电电容器Cp上的电压。从而,能够进一步抑制构成铁电电容器Cp的铁电体的劣化。
图8是在本实施例的铁电存储装置100中,读出写入到铁电电容器Cp的数据的读出动作和写入数据的写入动作的第三实施例的时序图。
本例中的读出动作与第一实施例和第二实施例中的动作相同。一方面,在本例中,恒电压源200生成低于铁电电容器Cp的强制电压Vc的电压。也就是说,不能在铁电电容器Cp上供给高于强制电压Vc的电压。因此,通过读出动作不能破坏写入到铁电电容器Cp的数据,所以可以不必进行使板线PL的电位从0V变化到VCC的再写入动作。
根据本例,因为不需要再写入动作,所以能够降低铁电电容器Cp的功耗。而且,因为不需要再写入动作,所以能够抑制构成铁电电容器Cp的铁电体的疲劳。
图9是第二实施例中的电容器阵列110的电路构造的一部分的示意图。在以下的描述中,将以与第一实施例的不同点为中心对第二实施例的铁电存储装置100进行说明。而且,标注有与第一实施例相同的附图标记的结构,具有与上述实施例相同的功能。
在本实施例中,电容器阵列110在生成信号SAon这点上与第一实施例的结构不同,该信号SAon表示判定写入到铁电电容器Cp的数据的时间选择。具体地说,本实施例的电容器阵列110不仅具有第一实施例的结构,还包括:第一伪位线DBL1、第一伪铁电电容器DCp1、电阻器R2、作为开关的一例的晶体管TR4、读出放大器220、以及作为波形整形部的一例的缓冲器230。
第一伪铁电电容器DCp1的一端连接至第一伪位线DBL1,另一端接地。在本实施例中,第一伪铁电电容器DCp1具有与其他的铁电电容器Cp大致相同的面积和电容。在其他实施例中,第一伪铁电电容器DCp1可以通过晶体管等的开关连接至第一伪位线DBL1。这种情况下,优选该开关根据连接至铁电电容器Cp的晶体管TR2的动作进行控制。
电阻器R2设置在第一伪位线DBL1和恒电压源200之间。而且,晶体管TR4设置在恒电压源200和第一伪位线DBL1之间。对是否将在恒电压源200中生成的电压通过电阻器R2供给到第一伪位线DBL1进行切换。晶体管TR4的源极和漏极中的一个电连接至恒电压源200,而且,另一个电连接至电阻器R2。此外,在晶体管TR4的栅极上供给信号Read,根据信号Read的电位的变化,对是否通过电阻器R2将该电压供给到第一伪位线DBL1进行切换。也就是说,在本实施例中,晶体管TR4与晶体管TR1的动作同步,对是否将该电压供给到第一伪位线DBL1进行切换。
电阻器R2的电阻值优选由铁电电容器Cp和/或第一伪铁电电容器DCp1的磁滞特性决定。如对参照图5所作的说明,铁电电容器Cp和第一伪铁电电容器DCp1的电容(常誘電体容量:顺电电容)根据磁滞特性曲线的斜率发生变化。
例如,在磁滞特性曲线的斜率较大的情况下,与磁滞特性曲线的斜率较小的情况相比,铁电电容器Cp和第一伪铁电电容器DCp1的电容较大,所以位线BL和第一伪位线DBL1的时间常数也变大。也就是说,在位线BL和第一伪位线DBL1上供给预定电压时,磁滞特性曲线的斜率较大的情况下,该位线BL和第一伪位线DBL1的电位缓慢上升,另一方面,在该斜率较小的情况下,该位线BL和第一伪位线DBL1的电位急速上升。
因此,位线BL的电位在写入铁电电容器Cp的数据为“1”时和为“0”时产生ΔV电位差时,该电位差ΔV为最大时的时间选择根据铁电电容器Cp的磁滞特性发生变动。因此,优选这样设置电阻器R2的电阻值,根据磁滞特性,在读出放大器220动作的时间选择中,该电位差ΔV为最大的值或者获得充分的读出裕度的值。
缓冲器230接收第一伪位线DBL1的电位作为输入,生成整形该电位波形的电位信号SAon。在本实施例中,缓冲器230在第一伪位线DBL1的电位比预定电位低的时候输出0V作为电位信号SAon,在第一伪位线DBL1的电位比预定电位高的时候输出VCC作为电位信号SAon。该预定电位可以是与恒电压源200开始动作的电位大致相等的电位。
在本实施例中,电容器阵列110具有多级缓冲器230。而且,各缓冲器230也作为延迟元件发挥作用,通过使缓冲器230的级数发生变化,可以调整相对于电位波形的电位信号SAon的延迟时间。
读出放大器220根据电位信号SAon的电位发生变化的时间选择,基于位线BL的电位判定写入到铁电电容器Cp的数据。也就是说,在本实施例中,读出放大器220将电位信号SAon作为使能信号接收。
图10是相对于向位线BL和第一伪位线DBL1供给VCC的时间t,位线BL、第一伪位线DBL1和电位信号SAon的电位的示意图。本实施例的铁电存储装置100因为实现与第一实施例相同的动作,所以在以下的描述中,以第一伪位线DBL1的电位变化为中心,对本实施例的铁电存储装置100的动作进行说明。
首先,与第一实施例相同,将位线BL和第一伪位线DBL1预充电为0V,处于悬接状态。接着,使信号Read的电位从0V变化到VCC,使晶体管TR1和晶体管TR4导通。基于此,由恒电压源200分别通过电阻器R1和R2向位线BL和第一伪位线DBL1供给VCC,所以,如图10所示,位线BL和第一伪位线DBL1的电位在描绘预定充电波形的同时渐渐被充电。
在本实施例中,电阻器R2具有与电阻器R1大致相等的电阻值,在第一伪铁电电容器DCp1上写入数据“0”。而且,位线BL的电容与第一伪位线DBL1的电容大致相等。因此,第一伪位线DBL1的电位与在写入到铁电电容器Cp的数据为“0”时的位线BL的电位同样地上升。
接着,第一伪位线DBL1的电位超过缓冲器230的阈值时,缓冲器230输出VCC作为电位信号SAon。在本实施例中,缓冲器230也作为延迟元件发挥作用,所以在第一伪位线DBL1的电位超过该阈值后并经过时间Δt后,使电位信号SAon的电位从0V变化到VCC。
接着,电位信号SAon的电位超过读出放大器220的阈值时,读出放大器220开始动作。读出放大器220在电位信号SAon的电位超过该阈值时,将位线BL的电位与参考电压进行比较,判定写入到铁电电容器Cp的数据。读出放大器220在位线BL的电位比参考电位高的情况下,判定写入到铁电电容器Cp的数据为“0”。另一方面,读出放大器220在位线BL的电位比参考电位低的情况下,判定写入到铁电电容器Cp的数据为“1”。
在本实施例中,根据规定电压供给到位线BL和第一伪位线DBL1上时的该第一伪位线DBL1的电位发生变化的时间选择,能够使读出放大器220的动作开始。该时间选择由第一伪位线DBL1的时间常数、即连接至第一伪位线DBL1的第二电阻器和第一伪铁电电容器DCp1的特性决定。而且,即使诸如第一电阻器和铁电电容器Cp等的对位线BL的时间常数产生影响的特性发生了变化时,根据该变化,第一伪位线DBL1的时间常数也变化。因此,根据本实施例,能够提供即使在铁电电容器等的特性发生了变化的情况下也能够进行稳定读出动作的铁电存储装置100。
在本实施例中,读出放大器220基于电位波形的电位发生变化的时间选择,判定写入到铁电电容器Cp的数据。而且,该时间选择由缓冲器230整形电位波形的动作决定。因此,根据本实施例,通过缓冲器230能够将该时间选择设定为期望的时间选择,所以能够进一步使读出动作稳定。
图11是第三实施例中的电容器阵列110的电路结构的一部分的示意图。在以下的说明中,将以与第一实施例和/或第二实施例不同之处为中心对第三实施例的铁电存储装置100进行说明。此外,与第一实施例和/或第二实施例标注有相同的附图标记的器件具有与上述实施例相同的功能。
在本实施例中,电容器阵列110具有生成用于判定写入到铁电电容器Cp的数据的参考电压的结构,这一点是与第一实施例和/或第二实施例的不同之处。具体地说,本实施例的电容器阵列110不仅具有第一实施例的电路结构,还包括:第二伪位线DBL2、第二伪铁电电容器DCp2、电阻器R3、作为开关的一例的晶体管TR5、以及读出放大器220。
第二伪铁电电容器DCp2的一端连接至第二伪位线DBL2,另一端接地。在本实施例中,第二伪铁电电容器DCp2具有与其他的铁电电容器Cp大致相同的面积和电容。在其他示例中,第二伪铁电电容器DCp2可以通过晶体管等的开关连接至第二伪位线DBL2。这种情况下,该开关优选根据连接至铁电电容器Cp的晶体管TR2的动作进行控制。
电阻器R3设置在第二伪位线DBL2和恒电压源200之间。此外,晶体管TR5设置在恒电压源200和第二伪位线DBL2之间,对是否将在恒电压源200中生成的电压通过电阻器R3提供到第二伪位线DBL2进行切换。晶体管TR5的源极和漏极中的一个电连接至恒电压源200,而且,另一个电连接至电阻器R3。此外,在晶体管TR5的栅极上供给信号Read,根据信号Read的电位的变化,对是否通过电阻器R3将该电压供给到第二伪位线DBL2进行切换。也就是说,在本实施例中,晶体管TR5与晶体管TR1的动作同步,对是否将该电压供给到第二伪位线DBL2进行切换。
电阻器R3的电阻值根据写入到第二伪铁电电容器DCp2的数据进行设定。具体地说,电阻器R3的电阻值优选设定成这样的电阻值,以使第二伪位线DBL2的时间常数为由下面的公式(2)求得的值。
R1×(2CBL+Cp“1”+Cp“0”)/2 (2)
这里,CBL表示位线BL的电容,Cp“1”表示写入数据“1”时的Cp的电容,Cp“0”表示写入数据“0”时的铁电电容器Cp的电容。
此外,电阻器R3的电阻值可以是这样的电阻值,可以使第二伪位线DBL2的时间常数小于在铁电电容器Cp上写入数据“1”时的位线BL的时间常数,且大于在铁电电容器Cp上写入数据“0”时的位线BL的时间常数。
在本实施例中,因为在第二伪位线DBL2上写入数据“0”,电阻器R3的电阻值设定成比电阻器R1的电阻值大的值。电阻器R3的电阻值优选设定成这样的电阻值,可以使第二伪位线DBL2的时间常数小于由公式(2)求出的值。
在本实施例中,在第二伪位线DBL2的端部通过晶体管TR5和电阻器R3设置恒电压源200,但在其他形态中,恒电压源200可以设置在第二伪位线DBL2中的连接有第二伪铁电电容器DCp2的点和读出放大器220之间,可以在第二伪位线DBL2上供给预定电压。在这种情况下,电阻器R3优选设置在恒电压源200和第二伪位线DBL2之间,而且,优选晶体管TR5与电阻器R3串联设置。
第二伪位线DBL2的一端通过电阻器R3和晶体管TR5连接至恒电压源200,另一端连接至读出放大器220。读出放大器220与位线BL和第二伪位线DBL2的另一端连接,根据位线BL和第二伪位线DBL2的电位判定写入到铁电电容器Cp的数据。
第二伪位线DBL2优选对应其一条设置多条位线BL。例如第二伪位线DBL2可以以位线BL的块为单位设置,而且,可以对应铁电存储装置100设置一条第二伪位线。
图12是相对于向位线BL和第二伪位线DBL2供给VCC的时间t,位线BL和第二伪位线DBL2的电位的示意图。本实施例的铁电存储装置100因为进行与第一实施例相同的动作,所以在以下的描述中,以第二伪位线DBL2的电位的变化为中心,对本实施例的铁电存储装置100的动作进行说明。
首先,与第一实施例相同,将位线BL和第二伪位线DBL2预充电为0V,使其处于悬接状态。接着,使信号Read的电位从0V变化到VCC,使晶体管TR1和晶体管TR5导通。基于此,由恒电压源200分别通过电阻器R1和R3向位线BL和第二伪位线DBL2供给VCC,所以,如图12所示,位线BL和第二伪位线DBL2的电位在描绘预定充电波形的同时渐渐被充电。
在第二伪位线DBL2上写入数据“0”,电阻器R3的电阻值比电阻器R1的电阻值大。因此,第二伪位线DBL2的时间常数大于在铁电电容器Cp上写入数据“0”时的位线BL的时间常数,小于写入数据“1”时的位线BL的时间常数。因此,第二伪位线DBL2的电位与在铁电电容器Cp上写入数据“1”时的位线BL的电位相比上升得快,与在铁电电容器Cp上写入数据“0”时的位线BL的电位相比上升得慢。
接着,读出放大器220在位线BL和/或第二伪位线DBL2的电位开始上升后,在预定时间选择中,比较第二伪位线DBL2的电位和位线BL的电位,判定写入到铁电电容器Cp的数据。读出放大器220在位线BL的电位比第二伪位线DBL2的电位高的情况下,判定写入到铁电电容器Cp的数据为“0”。另一方面,读出放大器220在位线BL的电位比第二伪位线DBL2的电位低的情况下,判定写入到铁电电容器Cp的数据为“1”。
在本实施例中,因为第二伪位线DBL2与位线BL的时间常数不同,所以由电压源供给预定电压时的第二伪位线DBL2的充电特性与位线BL的充电特性不同。而且,读出放大器220根据充电特性的不同判定写入到铁电电容器Cp的数据。也就是说,在位线BL和第二伪位线DBL2上供给预定电压后的预定时间选择中的位线BL的电位与DBL2的电位不同,读出放大器220能够根据该电位差判定写入到铁电电容器Cp的数据。
因此,根据本实施例,能够以极其简单的结构实现稳定的读出动作。而且,即使在工序变动或工序特性不一、动作温度变化、电压源电压变化等引起铁电电容器的特性发生变化时,也能够实现该数据的稳定读出动作。
在本实施例中,为了使第二伪铁电电容器DCp2保持数据“0”,将其一端的电位设置得比另一端高。而且,在判定写入到铁电电容器Cp的数据时,在应该生成参考电压的第二伪位线DBL2上供给预定电压,所以通过该预定电压能够将第二伪铁电电容器DCp2的一端的电位设置得比另一端高,使第二伪铁电电容器DCp2保持数据“0”。因此,根据本实施例,能够以极其简单的结构使第二伪铁电电容器DCp2保持参考电压数据。
在本实施例中,在判定写入到铁电电容器Cp的数据时,在应该生成参考电压的第二伪位线DBL2上供给预定电压时,能够在第二伪铁电电容器DCp2上施加该预定电压。也就是说,在本实施例中,因为作为参考电压数据写入的数据“0”没有被破坏,所以可以不进行向第二伪铁电电容器DCp2的再写入动作。因此,根据本实施例,能够以极其简单的结构使第二伪铁电电容器DCp2保持参考电压数据。
在本实施例中,第二伪位线DBL2的时间常数是在铁电电容器Cp上写入数据“0”时的位线BL的时间常数和写入数据“1”时的时间常数二者之间的值。也就是说,在位线BL和第二伪位线DBL2上供给预定电压时的第二伪位线DBL2的电位是在铁电电容器Cp上写入数据“0”时的位线BL的电位和写入数据“1”时的电位二者之间的值。因此,根据本实施例,根据第二伪位线DBL2的电位,能够判定写入到铁电电容器Cp的数据。
在本实施例中,在位线BL和第二伪位线DBL2上供给预定电压时的第二伪位线DBL2的电位是在铁电电容器Cp上写入数据“0”时的位线BL的电位和写入数据“1”时的电位二者之间的大概中央值。因此,根据本实施例,因为能够将参考电压的裕度变大,所以能够更加正确地判定写入到铁电电容器Cp的数据。
在本实施例中,在位线BL和第二伪位线DBL2上供给预定电压时的第二伪位线DBL2的电位与在铁电电容器Cp上写入数据“0”时的位线BL的电位和写入数据“1”时的电位二者之间的大概中央值相比较小。因此,根据本实施例,即使由于疲劳特性导致在铁电电容器Cp上写入数据“1”时的位线BL的电位降低,也能够正确地判定写入到铁电电容器Cp的数据。
图13是第四实施例中的电容器阵列110的电路结构的一部分的示意图。在本实施例中,电容器阵列110具有第二实施例的结构和第三实施例的结构。也就是说,本实施例的电容器阵列110除了第一实施例的结构以外,还包括:第一伪位线DBL1和第二伪位线DBL2、电阻器R2和电阻器R3、晶体管TR4和晶体管TR5、第一伪铁电电容器DCp1和第二伪铁电电容器DCp2、读出放大器220、及缓冲器230。
本实施例的各元件具有与第一实施例至第三实施例中描述的元件相同的结构和动作。而且,对标注有与第一实施例至/或第三实施例相同的附图标记的结构具有与该实施例相同的功能。也就是说,在本实施例中,读出放大器220根据缓冲器230所输出的电位信号SAon的电位的变化的时间选择,将位线BL的电位和第二伪位线DBL2的电位进行比较,判定写入到铁电电容器Cp上的数据。
根据本实施例,在电位差ΔV、即获得充分的读出裕度的时间选择中,将在铁电电容器Cp上写入数据为“0”时的位线BL的电位和为“1”时的位线BL的电位二者之间的电位作为参考电压,判定写入到铁电电容器Cp上的数据,所以能够实现更加稳定的读出动作。
图14是在第二实施例至第四实施例中,使第一伪铁电电容器DCp1和第二伪铁电电容器DCp2保持数据“1”的结构的一例的示意图。
在本例中,电容器阵列110还包括:晶体管TR6、反相器240和242。晶体管TR6的源极接地,漏极连接至第一伪位线DBL1和/或第二伪位线DBL2。在第一伪铁电电容器DCp1和/或第二伪铁电电容器DCp2的另一端上供给反相器242的输出。而且,在晶体管TR6的栅极和反相器240的输入上供给再写入信号RW。再写入信号RW是在进行读出动作时其电位为0V,在进行再写入动作时其成为电位为VCC的信号。
在本例中,与上述的实施例相同,读出写入到铁电电容器Cp上的数据,在进行该读出动作时,因为再写入信号RW的电位是0V,另一方面,第一伪位线DBL1和/或第二伪位线DBL2的电位上升到VCC,所以写入到第一伪铁电电容器DCp1和/或第二伪铁电电容器DCp2的数据“1”被破坏。
因此,在本例中,读出写入到铁电电容器Cp的数据后,在第一伪铁电电容器DCp1和/或第二伪铁电电容器DCp2上再写入数据“1”。具体地说,使再写入信号RW的电位从0V变化到VCC,使晶体管TR6导通,将第一伪位线DBL1和/或第二伪位线DBL2的电位设定为0V。另一方面,当再写入信号RW的电位成为VCC时,反相器242的输出从0V变化到VCC,在第一伪铁电电容器DCp1和/或第二伪铁电电容器DCp2上施加以其一端作为基准的电压-VCC,所以,在第一伪铁电电容器DCp1和/或第二伪铁电电容器DCp2上再写入数据“1”。
通过上述的发明的示例描述的实施例和应用例,根据用途可以适当组合,或者变形、或者改进,而且,本发明并不限于上述的实施例。经过这种组合、变形、或改进而得到的方式也包含在本发明的保护范围内,这从记载在权利要求书中的内容可以显而易见地推导出。
附图标记说明
100 铁电存储装置 110 电容器阵列
120 位线控制部 130 板线控制部
140 字线控制部 200 恒电压源
210 预充电电压源 220 读出放大器
230 缓冲器 240、242 反相器
Cp 铁电电容器 DCp1、DCp2 伪铁电电容器
BL 位线 DBL1、DBL2 伪位线
R1-R3 电阻器 TR1-TR5 晶体管
Claims (10)
1.一种铁电存储装置,其特征在于,包括:
电压源,用于产生预定电压;
第一位线和第二位线;
第一铁电电容器,其一端电连接至所述第一位线;
第一电阻器,设置在所述第一位线和所述电压源之间,具有第一电阻值;
第一开关元件,设置在所述电压源和所述第一位线之间,对是否在预定期间通过所述第一电阻器向所述第一位线供给所述预定电压进行切换;
第二铁电电容器,其一端电连接至所述第二位线;
第二电阻器,设置在所述第二位线和所述电压源之间,具有与所述第一电阻值不同的第二电阻值;
第二开关元件,设置在所述电压源和所述第二位线之间,对是否在预定期间通过所述第二电阻器向所述第二位线供给所述预定电压进行切换;以及
读出放大器,将向所述第一位线和所述第二位线供给所述预定电压时的所述第一位线的电位与所述第二位线的电位进行比较,判定写入到所述第一铁电电容器的数据。
2.根据权利要求1所述的铁电存储装置,其特征在于:
在所述第二铁电电容器上写入数据“0”。
3.根据权利要求2所述的铁电存储装置,其特征在于:
所述第二铁电电容器的另一端接地。
4.根据权利要求2或3所述的铁电存储装置,其特征在于:
所述第二电阻值大于所述第一电阻值。
5.根据权利要求4所述的铁电存储装置,其特征在于:
所述第二电阻值是使所述第二位线的时间常数是在所述第一铁电电容器上写入数据“1”时的所述第一位线的时间常数和在所述第一铁电电容器上写入数据“0”时的所述第一位线的时间常数二者之间的时间常数的电阻值。
6.根据权利要求1所述的铁电存储装置,其特征在于:
所述第二电阻值是使所述第二位线的时间常数大于在所述第一铁电电容器上写入数据“1”时的所述第一位线的时间常数、且小于在所述第一铁电电容器上写入数据“0”时的所述第一位线的时间常数的电阻值。
7.根据权利要求1、2、3、6中任一项所述的铁电存储装置,其特征在于:
所述第一铁电电容器具有与所述第二铁电电容器相等的电容。
8.根据权利要求4所述的铁电存储装置,其特征在于:
所述第一铁电电容器具有与所述第二铁电电容器相等的电容。
9.根据权利要求5所述的铁电存储装置,其特征在于:
所述第一铁电电容器具有与所述第二铁电电容器相等的电容。
10.一种电子设备,其特征在于:
具备根据权利要求1至9中任一项所述的铁电存储装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207788 | 2004-07-14 | ||
JP2004207788A JP4088975B2 (ja) | 2004-07-14 | 2004-07-14 | 強誘電体メモリ装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1734664A CN1734664A (zh) | 2006-02-15 |
CN100461295C true CN100461295C (zh) | 2009-02-11 |
Family
ID=35599224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100831627A Expired - Fee Related CN100461295C (zh) | 2004-07-14 | 2005-07-13 | 铁电存储装置及电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7203103B2 (zh) |
JP (1) | JP4088975B2 (zh) |
CN (1) | CN100461295C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005141833A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | 強誘電体メモリ装置及び電子機器 |
JP4061597B2 (ja) * | 2004-07-14 | 2008-03-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
US7463504B2 (en) * | 2005-09-15 | 2008-12-09 | Texas Instruments Incorporated | Active float for the dummy bit lines in FeRAM |
CN102568592B (zh) * | 2010-12-29 | 2015-10-14 | 中芯国际集成电路制造(北京)有限公司 | 非易失性存储器及其数据读取方法 |
JP7037060B2 (ja) * | 2018-07-25 | 2022-03-16 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
CN112652340B (zh) * | 2020-12-10 | 2022-05-20 | 光华临港工程应用技术研发(上海)有限公司 | 铁电存储器及其存储数据读取方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310844A (zh) * | 1998-07-22 | 2001-08-29 | 因芬尼昂技术股份公司 | 铁电存储器装置 |
CN1316086A (zh) * | 1998-07-08 | 2001-10-03 | 因芬尼昂技术股份公司 | FeRAM装置 |
WO2002086905A2 (en) * | 2001-04-19 | 2002-10-31 | Sanyo Electric Co., Ltd. | Ferroelectric memory and operating method therefor |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE554007A (zh) * | 1956-02-07 | |||
US5038323A (en) * | 1990-03-06 | 1991-08-06 | The United States Of America As Represented By The Secretary Of The Navy | Non-volatile memory cell with ferroelectric capacitor having logically inactive electrode |
US5926412A (en) * | 1992-02-09 | 1999-07-20 | Raytheon Company | Ferroelectric memory structure |
US5677865A (en) * | 1995-09-11 | 1997-10-14 | Micron Technology, Inc. | Ferroelectric memory using reference charge circuit |
US5721699A (en) * | 1996-03-18 | 1998-02-24 | Symetrix Corporation | Ferroelectric memory with feedback circuit |
JP3728194B2 (ja) | 2000-09-26 | 2005-12-21 | 沖電気工業株式会社 | 読み出し回路 |
JP2003242772A (ja) | 2002-02-15 | 2003-08-29 | Fujitsu Ltd | 強誘電体メモリ回路及びこれが形成された集積回路装置 |
JP2004207777A (ja) | 2002-12-20 | 2004-07-22 | Sharp Corp | アンテナ装置及びそれを用いた表示装置 |
JP2005141833A (ja) | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | 強誘電体メモリ装置及び電子機器 |
JP4061597B2 (ja) * | 2004-07-14 | 2008-03-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
-
2004
- 2004-07-14 JP JP2004207788A patent/JP4088975B2/ja not_active Expired - Lifetime
-
2005
- 2005-06-29 US US11/170,671 patent/US7203103B2/en not_active Expired - Fee Related
- 2005-07-13 CN CNB2005100831627A patent/CN100461295C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316086A (zh) * | 1998-07-08 | 2001-10-03 | 因芬尼昂技术股份公司 | FeRAM装置 |
CN1310844A (zh) * | 1998-07-22 | 2001-08-29 | 因芬尼昂技术股份公司 | 铁电存储器装置 |
WO2002086905A2 (en) * | 2001-04-19 | 2002-10-31 | Sanyo Electric Co., Ltd. | Ferroelectric memory and operating method therefor |
Also Published As
Publication number | Publication date |
---|---|
CN1734664A (zh) | 2006-02-15 |
US7203103B2 (en) | 2007-04-10 |
JP4088975B2 (ja) | 2008-05-21 |
US20060013033A1 (en) | 2006-01-19 |
JP2006031800A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916837B2 (ja) | 強誘電体メモリ | |
CN110741437B (zh) | 2t1c铁电随机存取存储器单元 | |
US7548445B2 (en) | Over-driven access method and device for ferroelectric memory | |
US5910911A (en) | Semiconductor memory and process of operating the same | |
JP4824500B2 (ja) | 半導体記憶装置 | |
KR100404228B1 (ko) | 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로 | |
JP3364523B2 (ja) | 半導体装置 | |
KR19990057797A (ko) | 강유전체 메모리 장치 및 그의 읽기 방법 | |
CN100461295C (zh) | 铁电存储装置及电子设备 | |
TW201113880A (en) | DRAM positive wordline voltage compensation device for array device threshold voltage and method thereof | |
CN100442387C (zh) | 铁电存储装置及电子设备 | |
US7200026B2 (en) | Ferroelectric memory device and electronic device | |
US7099177B2 (en) | Nonvolatile ferroelectric memory device having power control function | |
JP4154392B2 (ja) | 半導体記憶装置及びデータ読み出し方法 | |
CN100419907C (zh) | 铁电存储装置、电子设备、以及驱动方法 | |
TWI227026B (en) | Method to operate an integrated memory | |
CN100401421C (zh) | 具有为读写放大器产生电压的电压产生电路的集成存储器 | |
JP4360433B2 (ja) | 強誘電体記憶装置および電子機器 | |
JP2005078756A (ja) | センスアンプ回路、メモリ装置、及び電子機器 | |
JPH0581859A (ja) | 半導体集積回路装置 | |
KR100682366B1 (ko) | 반도체 기억 장치 및 데이터 판독 방법 | |
JPH01105391A (ja) | メモリ装置 | |
JPH0935480A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20120713 |