[go: up one dir, main page]

CN100447971C - 半导体装置的安装方法、半导体装置及其安装结构 - Google Patents

半导体装置的安装方法、半导体装置及其安装结构 Download PDF

Info

Publication number
CN100447971C
CN100447971C CNB2005100999952A CN200510099995A CN100447971C CN 100447971 C CN100447971 C CN 100447971C CN B2005100999952 A CNB2005100999952 A CN B2005100999952A CN 200510099995 A CN200510099995 A CN 200510099995A CN 100447971 C CN100447971 C CN 100447971C
Authority
CN
China
Prior art keywords
resin
semiconductor chip
mounting
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100999952A
Other languages
English (en)
Other versions
CN1750246A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1750246A publication Critical patent/CN1750246A/zh
Application granted granted Critical
Publication of CN100447971C publication Critical patent/CN100447971C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种安装可靠性提高,进而可进行高密度安装的半导体装置的安装方法和半导体装置的安装结构,和适用于其的半导体装置。是在具有导电部(8)的基板(7)上倒装焊接具有凸起(3)的半导体芯片(2)的半导体装置的安装方法。该方法包括:在半导体芯片(2)的凸起形成面上形成具有感光性且粘接性的树脂层(5)的步骤;通过曝光树脂层(5),进而进行显影,而去除凸起(3)正上部的树脂,使凸起(3)的上面露出的步骤;通过在基板(7)上倒装焊接形成了由树脂层(5)构成的树脂膜(6)的半导体芯片(2),并将树脂膜(6)作为粘接剂起作用,而使半导体芯片(2)的凸起(3)和基板(7)的导电部(8)电导通的步骤。

Description

半导体装置的安装方法、半导体装置及其安装结构
技术领域
本发明涉及具有半导体芯片的半导体装置和倒装焊接该半导体装置的半导体装置的安装方法和半导体装置的安装结构。
背景技术
作为倒装焊接半导体芯片的安装方法,现有技术中,已知有使用了由异向性导电膏(ACP)和异向性导电薄膜(ACF)构成的异向性导电膜的安装方法(例如,参照专利文献1)和使用了由非导电性膏(NCP)和非导电性薄膜(NCF)构成的粘接用绝缘性树脂的安装方法(例如,参照专利文献2)。在将这种树脂用作粘接剂的安装方法中,在将半导体芯片安装在基板上时,预先在基板侧设置所述树脂、即热固化性或光固化性的树脂。并且,通过将半导体芯片装载在基板上,并进而进行加热加压处理等,来进行安装。
【专利文献1】特开平04-32171号公报
【专利文献2】特开平04-82241号公报
但是,这样,在基板侧设置树脂,并将其用作粘接剂的方法中,例如,分别在膏状的树脂的情况下,需要专用的涂敷装置,在薄膜状的树脂的情况下,需要专用的涂敷装置,因此,由于需要这种专用装置,有安装成本提高的问题。
另外,在基板侧设置树脂,并在其上倒装焊接半导体芯片的方法中,由于半导体芯片的凸起(bump)在安装时向两侧推开树脂,而向侧面排出,同时,连接到基板上的焊盘(land)(导电部)上,所以在该焊盘和所述凸起之间必然残留了树脂(粘接剂)。这样,由于在焊盘、突起与所残留的树脂之间的热膨胀系数的差等,焊盘和凸起之间有产生剥离的危险,因此,有安装可靠性低的问题。另外,因残留了树脂,还有焊盘和凸起之间的连接电阻变大的问题。
进而,若倒装焊接半导体芯片,由于基板上的树脂(粘接剂)挤压到半导体芯片上而向侧面排出,所以不能将相邻于半导体芯片的其他零件配置在该半导体芯片的附近,结果在基板上产生了死角(dead space),其成为损害高密度安装的一个原因。
发明内容
本发明鉴于上述情况而作出的,其目的是提供一种不特别需要专用的装置就可进行倒装焊接,另外,焊盘和凸起之间的导通变得可靠,安装可靠性提高,进而,可进行基板上没有死角地高密度安装的半导体装置的安装方法和半导体装置的安装结构和适用于其的半导体装置。
为了实现上述目的,本发明的半导体装置的安装方法,在具有导电部的基板上倒装焊接具有凸起的半导体芯片,其特征在于,包括:
在所述半导体芯片的凸起形成面上,形成具有感光性且粘接性的树脂层的步骤;
曝光所述树脂层,并进而进行显影,以去除所述凸起的正上部的树脂,而使凸起的上面露出的步骤;
将形成了由所述树脂层构成的树脂膜的半导体芯片倒装焊接到所述基板上,并通过加压加热体的加压加热,使所述树脂膜作为粘接剂起作用,而使所述半导体芯片的凸起和所述基板的导电部电导通的步骤。
根据该半导体装置的安装方法,由于在半导体芯片侧形成作为粘接剂起作用的树脂膜,所以对于形成该树脂膜用的树脂层,例如可以通过旋涂等的由通用装置形成的方法来形成,因此,不需要专用的装置,从而可以降低安装成本。
另外,由于在使半导体芯片的凸起的上面露出的状态下,在基板上直接进行倒装焊接,并使所述凸起与基板的导电部导通,所以不会在导电部和凸起之间进入树脂,因此,不会有导电部和凸起之间剥离的危险,安装可靠性提高,同时,还减小了导电部和凸起之间的连接电阻。
进而,由于将具有粘接性的树脂膜作为粘接剂起作用,即,在加热熔融了树脂膜后冷却而再次固化,或进行热固化,从而倒装焊接半导体芯片,所以在倒装焊接时,构成树脂膜的树脂几乎不向半导体芯片的侧面排出,因此,由于在基板上几乎不产生死角,所以可以进行高密度安装。
另外,所述半导体装置的安装方法中,优选所述树脂是感光性且热可塑性的树脂,或由其前体构成的树脂;并包括通过加热处理所述树脂层,使构成该树脂层的树脂为由热可塑性树脂构成的树脂膜的步骤。
由此,树脂膜显示出良好的粘接性,作为粘接剂具有良好的功能。
另外,在该半导体装置的安装方法中,在所述感光性且热可塑性的树脂、或由其前体构成的树脂材料中,优选含有热固化性树脂或其一部分成分。
由此,绝缘膜的耐热性提高,可靠性提高。
另外,在所述半导体装置的安装方法中,所述树脂层也可由感光性热固化树脂粘接薄片形成。
由此,例如,通过使由该感光性热固化树脂粘接薄片构成的树脂层仍为具有粘接性的树脂膜等,简化了工艺,提高了产率。
另外,在所述半导体装置的安装方法中,优选在处于将所述半导体芯片形成在晶片上而进行单片化之前的状态的情况下,去除所述凸起的正上部的树脂,而使凸起的上面露出的步骤中,还同时去除所述晶片的切割线的正上部的树脂,而使所述切割线露出。
一起切割树脂和由硅构成的晶片非常困难,但是这样若所使切割线露出,则可以通过现有技术的切割线来如现有技术那样容易地切割晶片。
另外,在所述半导体装置的安装方法中,优选在将标记形成在所述半导体芯片的情况下,在去除所述凸起的正上部的树脂,而使凸起的上面露出的步骤中,还同时去除所述半导体芯片的标记的正上部的树脂,而使所述标记露出。
在半导体芯片上形成了切割用的标记或焊接用的标记等各种标记的情况下,通过使这些标记露出,而可以进行与通常的半导体芯片相同的图案形成。
另外,在所述半导体装置的安装方法中,也可以在将形成了所述树脂膜的半导体芯片倒装焊接到所述基板上,而使所述半导体芯片的凸起和所述基板的导电部电导通的步骤中,介由焊接材料使所述凸起和所述导电部电导通。
由此,基板的导电部和半导体芯片的凸起通过树脂膜的粘接力、即树脂膜熔融固化时的收缩力来彼此拉合,对于连接,通过介由焊接材料来接合,得到了更坚固的接合。另外,通过使树脂膜熔融时的加热来熔融焊接材料,之后,通过再次固化树脂膜时的冷却(自然冷却),仍可以固化焊接材料,所以在工艺上,几乎不会增加由添加焊接材料造成的处理上的负担。
本发明的一种半导体装置,具备具有凸起的半导体芯片,其特征在于:在所述凸起的形成面上在露出了所述凸起的上面的状态下,设置由粘接性树脂构成的树脂膜。
根据该半导体装置,通过将由粘接性树脂构成的树脂膜作为粘接剂起作用,即,在加热熔融了树脂膜后进行冷却后再次固化,从而可将半导体芯片倒装焊接到基板上。另外,这时,由于构成树脂膜的树脂几乎不向半导体芯片的侧面排出,所以几乎不会在基板上产生死角,因此,通过使用该半导体装置可以进行高密度安装。
另外,对于形成所述树脂膜用的树脂层,例如通过旋涂等的由通用装置等形成的方法来形成,因此,通过使用该半导体装置不需要安装专用的装置,因此,可以降低安装成本。
另外,由于半导体芯片的凸起的上面露出,所以通过直接倒装焊接到基板上而使所述凸起与基板的导电部导通,从而可以抑制在导电部和凸起之间进入树脂。结果,可以防止导电部和凸起之间的剥离,可以提高安装可靠性,同时,还可以减小导电部和凸起之间的连接电阻。
另外,所述半导体装置中,所述粘接性树脂优选是热可塑性树脂。
由此,树脂膜发现了良好的粘接性,作为粘接剂具有良好的功能。
另外,该半导体装置中,优选在所述热可塑性树脂上包含热固化性树脂或其一部分成分。
由此,绝缘膜的耐热性提高,可靠性提高。
另外,在所述半导体装置中,也可处于所述半导体芯片形成在晶片上而单片化之前的状态,并在使所述晶片的切割线露出的状态下设置所述树脂膜。
一起切割树脂和由硅构成的晶片非常困难,但是若这样使切割线露出,则可以通过现有技术的切割线来如现有技术那样容易地切割晶片。
另外,在所述半导体装置中,也可在所述半导体芯片上形成标记,所述树脂膜在使所述标记露出的状态下进行设置。
在半导体芯片上形成了切割用的标记和焊接用的标记等各种标记的情况下,通过使这些标记露出,可进行与通常的半导体芯片相同的图案形成。
本发明的半导体装置的安装结构,在具有导电部的基板上倒装焊接具有凸起的半导体芯片,其特征在于:所述基板的导电部和芯片的凸起直接或介由导电材料来间接连接,而不填充树脂。
根据该半导体装置的安装结构,由于在导电部和凸起之间不填充树脂,所以导电部和凸起之间不会有剥离的危险,提高了安装可靠性,同时,还减小了导电部和凸起之间的连接电阻。
另外,在所述半导体装置的安装结构中,优选在所述基板的导电部和芯片的凸起之外的所述半导体芯片和所述基板之间存在树脂。
由此,由于所述基板和半导体芯片通过所述树脂来粘接,所以不会有半导体芯片剥离了的问题,为可靠性高的安装结构。
本发明的另一半导体装置的安装结构,其特征在于:通过所述半导体装置的安装方法来形成。
根据该半导体装置的安装结构,通过由所述半导体装置的安装方法来形成,通过不需要如上所述的专用装置,可以降低安装成本,另外,由于在导电部和凸起之间没有进入树脂,所以安装可靠性提高,同时,还减小了导电部和凸起之间的连接电阻,进而,由于构成树脂膜的树脂几乎不向半导体芯片的侧面排出,所以可以进行高密度安装。
附图说明
图1(a)~(f)是本发明的半导体装置的安装方法的工序说明图;
图2是本发明的半导体装置的安装结构的示意结构图;
图3是本发明的半导体装置的示意结构图;
图4是本发明的半导体装置的示意结构图;
图5(a)~(c)是说明本发明的安装方法的变形例用的图。
图中:1-晶片,2-半导体芯片,3-凸起,4-切割线,5树脂层,6-树脂膜,7-基板,8-焊盘(导电部),9-加压加热体,10-安装体(安装结构),11-半导体装置,12-半导体装置,20-感光性热固化树脂粘接薄片
具体实施例
下面,详细说明本发明。图1(a)~(f)是说明本发明的半导体装置的安装方法的一实施方式用的工序图。
在本实施方式中,首先,如图1(a)所示,准备硅制成的晶片1。该晶片1形成了多个形成各种元件后构成的半导体芯片2,在各半导体芯片2上在各自的有源面侧形成了多个凸起3。凸起3例如由通过电场电镀法形成的金形成,或通过由无电场电镀法形成的镍和金的层叠结构来形成,是高度形成为例如5~30μm左右的圆柱状或棱柱状的凸起。除此之外,可以使用将金导线加工为球状的导线凸起和通过焊锡形成的焊锡凸起等公知的其他凸起。
这里,该晶片1当然是分片各半导体芯片2之前的晶片,在各半导体芯片2之间,为了分片各半导体芯片2,形成作为没有形成与半导体芯片的功能有关的半导体元件的区域的切割线(dicing line)4。另外,在该晶片1上,在各半导体2和其他区域中,虽然图中未示,但是形成切割用的标记和焊接用的标记等各种标记。这些标记多数是用于半导体芯片的电路形成的铝或铜,但是并不限于此,若可识别都可以。
在准备了这种晶片1后,如图1(b)所示,在该晶片1的形成了凸起3侧的面上设置感光性且热可塑性的树脂、或由其前体构成的树脂材料、或感光性热固化树脂粘接片来形成树脂层5。在本实施方式中,使用感光性且热可塑性的树脂材料来形成树脂层5。作为该感光性且热可塑性的树脂,例如可举出聚亚酰胺树脂。在使用该聚亚酰胺树脂的情况下,作为其使用形态,例如可以在将其溶解到适当的溶剂中的状态下使用。另外,作为其前体,可以举出聚酰胺酸或酰胺基亚氨等。对于这些,作为其使用形态,可以在溶解到适当的溶剂中的状态下来使用。但是,对于这种树脂材料,其使用形态可以为薄膜状,而不是液状,这时,可以通过根据需要添加适当的添加材料,而将所述树脂材料预先成形为薄膜状或片状,来供使用。
进而,所使用的树脂层5的种类若是可进行光电图案成形,之后,只要具有粘接性的树脂的都可以,例如,可以是具有热可塑性的环氧系树脂、具有热可塑性的BCB(ベンゾシクロブテン苯并环丁烯)、具有热可塑性的丙烯基系树脂等其他公知的树脂。另外,为了提高耐热性,也可包含热固化性树脂或其一部分的成分。
另外,在本发明中,所谓对所述树脂材料的感光性是指通过由曝光处理和显影处理进行的光电平版蚀刻技术,可进行图案成形,表现为包含作为正片型的情况和负片型的情况两者。
在所述树脂材料的使用形态为液状的情况下,将这种树脂或由其前体构成的树脂材料通过旋涂法、辊涂法、分配(dispense)法等公知的方法,涂敷到晶片1(半导体芯片)的形成了凸起3侧的面上,来形成树脂层5。另外,在为薄膜状或薄片状的情况下,可以仅通过粘贴来形成树脂层5。这里,对于该树脂层5的形成,如后所述,使固化后的树脂膜的厚度与凸起3的厚度大致相同。因此,通过这样形成树脂层5,而由树脂层5来覆盖凸起3。
另外,在该树脂层5、尤其是树脂材料为液状的情况下,其液体成分通过自然干燥局部蒸发,但是达不到完全三维交联固化的状态,在树脂材料为薄膜状或薄片状的情况下,由于也仅仅通过粘贴,所以达不到固化的状态。
在这种状态的基础上,使用掩膜(图中未示)而通过适当的光源(曝光源)来有选择地曝光该树脂层5。这时,如前所述,构成树脂层5的树脂材料的树脂部分的感光性可以是正片型也可以是负片型。
在为正片型的情况下,仅有选择地光照凸起3的正上部,来进行曝光。另外,这时,对于所述切割线4的正上部,进而对切割用的标记和焊接用的标记等各种标记的正上方也同时进行光照,来进行曝光。并且,接着通过进行显影处理,而有选择地去除曝光部分的树脂,如图1(c)所示,使凸起3的上面露出,并进而使切割线4和所述各种标记(图中未示)露出。另外,这样,在使用了正片型的树脂的情况下,显影后不去除而残留的部分基本上与曝光前的树脂层5为相同的状态。因此,尤其若显影时该树脂层5为液状,而有故障的情况等中,也可预先进行干燥等的临时固化处理,之后,进行所述的曝光处理。
另外,在构成树脂层5的树脂材料的树脂部分的感光性是负片型的情况下,有选择地光照凸起3的正上部之外部分来进行曝光。另外,这时,对于所述切割线4的正上部,进而对于切割用的标记和焊接用的标记等各种标记的正上方,不进行光照,而仅有选择地光照其他部分来进行曝光。并且,通过与正片型的情况同样地进行显影处理,来有选择地去除非曝光部分的树脂,而如图1(c)所示,使凸起3的上面露出,并进而使切割线4和所述的各种标记(图中未示)露出。另外,这样,在使用了负片型的树脂的情况下,在该树脂是通过曝光来临时固化了曝光部分的树脂时,不需要进行在正片型情况下所示的临时固化处理。但是,当然也可不管是否产生了由曝光产生的临时固化,而进行在正片型情况下所示的临时固化处理。
接着,加热处理通过显影去除了希望部分的树脂层5,而使其完全三维交联,构成该树脂层5的树脂为由热可塑性树脂构成的树脂膜6。即,在树脂层5由感光性且热可塑性的树脂构成的情况下,通过进行加热处理,使溶解了该树脂的溶剂蒸发来去除,来形成由作为主要成分的热可塑性树脂,例如,聚亚酰胺树脂的固化体构成的树脂膜6。另一方面,在树脂层5由例如作为聚亚酰胺树脂的前体的聚酰胺酸和氨基亚氨基等构成的情况下,通过这里的加热处理,进行脱水缩合等的聚合反应,从而形成例如由聚亚酰胺树脂的固化体构成的树脂膜6。因此,对于该加热处理的温度和时间等的条件,可以通过树脂层5的种类和形态等,预先进行实验等来适当决定。
由于这样形成的树脂膜6为热可塑性,所以在室温下为固化体,若超过了根据其组成等决定的熔融开始温度,则进行软化、熔融。通过进行熔融,在后述的作为被粘体的基板表面上润湿扩展,显示出了粘接能力。对于熔融开始温度,如前所述,虽然根据所选的热可塑性树脂的成分组成和其聚合度、添加剂等变化,但是优选选择或调整材料,使其例如为50℃~400℃左右。这是因为若熔融开始温度没有达到50℃,则如后所述,在将半导体芯片2安装在基板上后,若该安装体在使用状态中在过高的高温下暴晒,则部分熔融,粘接力降低,在凸起3和基板的导电部之间有产生导通不良的问题。另外,若超过了400℃,则如后所述,因为在将半导体芯片2安装在基板上时,通过使树脂膜6熔融的加热处理,有对半导体芯片2的元件部分造成损害的问题。
这样,在树脂层5为作为热可塑性树脂的固化体的树脂膜6后,沿着所述露出的切割线4来进行切割,而如图1(d)所示,来单片化各半导体芯片2。这时,虽然一起切割树脂和硅(晶片1)非常困难,但是如前所述,通过去除树脂,使切割线4露出,而可通过现有的切割锯子等可以如现有技术那样容易地切割晶片1。另外,由于切割线4露出,可以识别,所以切割时的定位等也如现有技术那样很容易。另外,这时,通过将所述的各种标记中的切割用的标记用作基准,可以容易且高精度地进行切割。如前所述,由于这些识别所需的标记可以通过开口树脂膜来去除,所以其可以直接识别,若将其作为定位的基准标记,则可进行高精度的定位。其也可在下面的安装工艺中使用。
接着,将单片化后的半导体芯片2配置在如图1(e)所示预先准备的基板7上,来进行定位。基板7可以使用玻璃和陶瓷、进而为树脂制的硬质基板和挠性基板等各种基板,但是尤其优选表面平坦,因此,玻璃和陶瓷最佳。在这种基板7上对应于预先安装的半导体芯片2的凸起3的位置来形成焊盘(导电部)8,将焊盘8以连接到布线8a的形态来形成。
因此,在将半导体芯片2定位在基板7上时,使半导体芯片2的凸起3与所述焊盘8对接。这时,如前所述,通过使用露出的各种标记中的焊接用的标记,可以容易且高精度地进行定位。这样,在进行定位,并在基板7上装载了半导体芯片2后,通过焊接工具来加压这些基板7和半导体芯片2。另外,焊接工具由装载基板7等的台面(图中未示)和图1(f)所示的加压加热体9构成。
为了使用这种焊接工具来进行倒装焊接,将定位后的基板7和半导体芯片2装载在台面上,并在该状态下,通过用加压加热体9来按压半导体芯片2侧来进行。另外,也可在所述台面上进行半导体芯片2相对基板7的定位。这里,也可在所述台面上设置加热器等的加热单元,而从基板7侧通过热传导来加热所述树脂膜6。另外,加压加热体9在其内部或表面部上具有加热器等的加热单元,可以通过连接到气压缸和油压缸等来进行升降,由此,通过下降来发挥加压力。
在这种构成的基础上,加压加热体9将在台面(图中未示)上装载的基板7和半导体芯片2与台面一起夹持,并在该状态下,通过预先设置的适当压力在半导体芯片2侧加压。另外,这时,对于台面和加压加热体9的加热单元,为可加热到树脂膜6熔融软化的温度的状态。即,如前所述,由于树脂膜6预先决定了熔融开始温度,所以设置加热单元,使其为比该熔融开始温度高的温度。但是,在开始了由加压加热体9进行的加压后,当然也可开始由所述加热单元进行的加热。这时,严格管理台面表面、加压加热体的平行度和平坦度是重要的。
这样,若进行加热加压,则在半导体芯片2的凸起3形成面上形成的树脂膜6通过来自所述各加热单元的热传导来进行加热,而熔融软化。其间由于半导体芯片2通过加压加热体9进行加压,所以凸起3与基板7的焊盘8对接,并保持在挤压其的状态。并且,在进行了预先设定的时间的加热加压处理后,在原样保持了由加压加热体9进行的加压的状态下,停止由该加压加热体9进行的加热,进而,停止来自台面的加热,来自然冷却半导体芯片2。另外,也可通过在加压加热体9和台面上设置冷却单元,在加热停止后,进行由该冷却单元进行的冷却,而加速对于半导体芯片2的冷却。
这样,若停止向半导体芯片2的加热,来进行冷却,则所述树脂膜6在熔融后状态的开始再次固化。这时,在树脂膜6从熔融的状态起固化时,在基板表面湿润扩展,发现了粘接力,对于半导体芯片2的粘接当然粘接到基板7上,结果,使半导体芯片2粘接到基板7上,即进行了固定。这样,由于在树脂膜6熔融后,在再次固化时收缩,所以通过该收缩力作用为相互拉基板7和半导体芯片2。因此,基板7的焊盘8和半导体芯片2的凸起3在通过所述的收缩力密接了的状态下接合,良好地确保了电导通。这时,由于在凸起3和焊盘8之间不存在作为绝缘膜的树脂膜6,所以仅通过很弱地挤压焊盘8和凸起3就可容易得到电连接,且在安装后也维持良好的电连接。该点是与使用了现有的树脂的接合大大不同的本发明的特征。
之后,使加压加热体9上升,并从台面上起使基板7移动,而如图2所示,得到了在基板7上安装半导体芯片2后构成的半导体装置的安装体(安装结构)10。
在这种向基板7的半导体芯片2的安装方法,即,半导体装置的安装方法中,由于在半导体芯片2侧形成了作为粘接剂的树脂膜6起作用,所以对于形成该树脂膜6用的树脂层5,例如可以通过旋涂等的由通用装置形成的方法来形成,因此,通过不需要专用的装置,可以实现安装成本的降低。
另外,由于在使半导体芯片2的凸起3的上面露出的状态下,直接倒装焊接在基板7上,而使所述凸起3与基板7的焊盘8导通,所以不会在焊盘8和凸起3之间进入树脂,因此,不会有焊盘8和凸起3之间的剥离的危险,在提高了安装可靠性的同时,焊盘8和凸起3之间的电阻也变小。在半导体芯片和基板之间提供了粘接的树脂持续作为所谓的不充满(underfill)起作用,吸收半导体芯片和基板的热膨胀差,提供了装置整体的可靠性的提高。这样,可以与电连接的同时,还同时实现不充满工艺。这点也是与由现有的焊锡安装方法进行的翻转安装相比,实现了工艺的简化的有本发明特征的工艺。
进而,通过将由热可塑性树脂构成的树脂膜6作为粘接剂起作用,来倒装焊接半导体芯片2,所以在倒装焊接时,构成树脂膜6的树脂几乎不会向半导体芯片2的侧面排出(本来,由于树脂膜6为半导体芯片大小以下,且为热可塑性膜,故即使在Tg点以上软化,流动量也小,向侧面排出的粘接剂体积也可通过光刻工艺来充分控制粘接剂的厚度和面积),因此,由于在基板7上几乎不产生死角,所以可以缩短与相邻的零件之间的距离,故可以进行高密度安装。
另外,由于在安装工艺中,没有如现有技术那样,使用异向性膏(ACP)和异向性薄膜(ACF)、或非导电性膏(NCP)和非导电性薄膜(NCF),所以不需要这些粘接剂,同时,不需要这些粘接剂的配置工艺,因此,可以实现安装工艺的成本降低。另外,不会产生由ACF等的粘接剂引起的不良,同时与使用了ACF等的情况相比,可以更低地抑制焊盘8和凸起3之间的连接电阻。即,在使用了ACF等的情况下,通过使焊盘8和凸起3介由导电性微粒子进行连接,连接电阻增大了导电性微粒子的电阻成分,但是通过不填充这些导电性微粒子,可以抑制电阻升高。
另外,在基板7上倒装焊接这样形成的添加了树脂膜6的半导体芯片2的工艺中,不特别需要新的安装装置和安装工艺,而原样使用原来的安装装置和安装工艺,所以不需要新的投资,因此,可以避免成本升高。
另外,可以如现有技术那样原样采用形成凸起3的工艺,还可以如现有技术那样进行晶片1的切割和半导体芯片2的检查。
另外,在这样得到的安装体(安装结构)10中,通过不需要如前所述的专用的装置,降低了安装成本,另外,由于构成树脂膜6的树脂几乎不从半导体芯片2的侧面排出,所以可以进行高密度安装。进而,由于在焊盘8和凸起3之间不填充树脂,所以焊盘8和凸起3之间不会有剥离的危险,提高了安装可靠性,同时,焊盘8和凸起之间的连接电阻,例如初始电阻值等也变小。
另外,对于所述的树脂膜6,优选具有接近于基板7的热膨胀系数的热膨胀系数,通过为这种热膨胀系数,防止了由热膨胀系数的差引起的半导体芯片2从基板7的剥离,可以提高安装可靠性。
另外,在所述实施方式中,通过树脂膜6进行半导体芯片2向基板7的安装和焊盘8与凸起3的连接(电导通),但是本发明并不限于此,例如使用无铅焊锡等的焊接材料(软焊接材),并使其作为焊盘8和凸起3的填充。
即,在将形成了所述树脂膜6的半导体芯片2倒装焊接到所述基板7上,使半导体芯片2的凸起3和基板7的焊盘8电导通时,通过预先在焊盘8和凸起3的至少一方设置无铅焊锡等的焊接材料,而可介由焊接材料来电导通焊盘8和凸起3。
图1(a)~(f)所示的实施方式中,基板7的焊盘8和半导体芯片2的凸起3通过树脂膜6的粘接力,即树脂膜6熔融固化时的收缩力来彼此拉合,在压接状态下进行连接,在介由焊接材料进行连接的本例中可以得到更坚固的接合(金属接合)。另外,通过使树脂膜6熔融时的加热来使焊接材料熔融,之后通过再次使树脂膜6固化时的冷却(自然冷却),仍可使焊接材料固化,所以在工艺上几乎不增加由添加焊接材料造成的处理上的负担,因此,避免了生产率的降低和成本提高,可以得到所述效果。
另外,作为所述焊接材料优选使用在树脂膜6的熔融温度以下熔融的金属,例如铋系的金属或铟系的金属等其熔点比较低的金属,尤其使用熔点接近于树脂膜6的熔融开始温度的金属可以更加简化由所述加热形成的熔融、和再固化处理,所以优选。另外,作为所述焊接材料可以是在凸起上使用镀金、在基板的焊盘上使用镀锡的金属,或在凸起上使用镀金、在基板的焊盘8上使用镀金的金属(金-金接合),或使用金-ITO(铟·锡氧化物)接合的形态。在没有使用在树脂膜6的熔融温度以下熔融的金属的上述等的情况下,也可兼用由等离子体形成的表面活性化接合技术或超声波接合技术。其作为提高树脂膜和基板表面的粘接性的方式有效,而不留有凸起和基板的焊盘的接合。
另外,尤其在图1(c)所示的晶片1、即如图3所示,本发明的半导体装置11中,由于如前所述,树脂膜6在使所述晶片1的切割线露出的状态下进行设置,所以可以通过现存的切割锯子等如现有技术那样容易地切割晶片1。如前所述,由于这些识别所需的标记可以开口树脂膜来去除,所以其可以直接识别,若将其作为定位的基准标记,侧可以进行高精度的定位。其还可用于下次的安装工艺中。
另外,在图1(d)所示的单片化后的半导体芯片2、即如图4所示,本发明的半导体装置12中,如前所述,通过将由热可塑性树脂构成的树脂膜6作为粘接剂起作用,即,在加热熔融了树脂膜6后进行冷却而再次固化,而可在基板7上倒装焊接半导体芯片2。另外,这时,由于构成树脂膜6的树脂几乎不从半导体芯片2的侧面排出,所以基板7上几乎不产生死角,因此,通过使用该半导体装置12可以进行高密度安装。
另外,对于形成所述树脂膜6用的树脂层5,例如,可以通过旋涂等的由通用装置进行的方法形成,因此,通过使用该半导体装置12,安装时不需要专用的装置,因此,可以实现安装成本的降低。
另外,由于半导体芯片2的凸起3的上面露出,所以通过直接倒装焊接到基板7上,而使所述凸起3与基板7的焊盘8导通,从而可以抑制在焊盘8和凸起3之间进入树脂。结果,可以防止焊盘8和凸起3之间的剥离,可以提高安装可靠性,同时,还可降低焊盘8和凸起3之间的连接电阻。
另外,在该半导体装置12中,在半导体芯片2上特别形成了标记的情况下,优选在使所述标记露出的状态下设置所述树脂膜6。
在半导体芯片2上形成了切割用标记和焊接用的标记等各种标记的情况下,通过使这些标记露出,而可以与通常的半导体芯片2同样地进行焊接,因此,可以使该处理变得容易。
另外,在该半导体装置12中,对于所述树脂膜6的厚度(高度),如前所述,与凸起3的高度大致相同。在比凸起3稍厚(高)的情况下,在将该半导体装置12(半导体芯片2)安装在基板7上时,可靠地排出了在树脂膜6的粘接面上存在的气泡,因此,更良好地粘接在基板7和树脂膜6之间,提高了安装可靠性。
另外,在比凸起3稍薄(低)的情况下,凸起3从树脂膜6充分露出,因此,在安装时,可靠地防止了凸起3周围的树脂膜6进入到凸起3和焊盘8之间的问题,由此,凸起3和焊盘8之间的电导通更可靠,同时,还可靠地抑制了其间的电阻的增加。另外,尤其在采用了由树脂等形成的挠性基板作为基板7的情况下,由于在加热加压时基板7某种程度地弯曲,所以这样通过使凸起3充分露出,使凸起3和焊盘8之间的电导通更可靠的情况为优选。
另外,在使所述树脂膜6的厚度(高度)与凸起3的高度一致的情况下,可以同时期待所述的稍高的情况下的效果和稍低情况下的效果。选择其中一个可根据重视哪个特性来决定。
另外,本发明并不限于所述实施方式,只要不脱离本发明的精神,可以进行各种变更。例如,在所述实施方式中使用感光性且热可塑性的树脂材料来形成了树脂层5,但是也可代替此,使用感光性热固化树脂粘接薄片来形成树脂层5。该感光性热固化树脂粘接薄片可相对芯片在低温(例如,50~100℃的范围内)下进行粘接,另外,由于为感光性,所以可以通过光电平版印刷技术来进行图案成形,进而,在图案形成后,具有粘接性,同时还具有热固化性。
为了使用这种感光性热固化树脂粘接薄片来形成树脂层5,如图5(a)所示,准备硅制成的晶片1,接着,在该晶片1的形成了凸起3侧的面上如图5(b)所示,使用热辊层压装置等来粘接感光性热固化树脂粘接薄片20。这里,该感光性热固化树脂粘接薄片20中一个面通过剥离薄片(图中未示)覆盖,在将另一个面粘接到了晶片1上后,通过去除剥离薄片而成为树脂层5。这里,由于仅粘接了该树脂层5,所以达不到固化的状态。
这样,在通过感光性热固化树脂粘接薄片20形成了树脂层5后,与图1所示的情况相同,使用掩模(图中未示)通过合适的光源(曝光源)来有选择地曝光。这样在进行了曝光后,根据需要进行预备加热,在临时固化之后,通过金属乙基酮(地K)等来进行显影,而如图5(c)所示,使凸起3的上面露出,进而,使切割线4和各种标记(图中未示)露出。另外,在使用了该感光性热固化树脂粘接薄片20的例子中,显影后得到的图案形成后的树脂层5为本发明的具有粘接性的树脂膜6。
下面,与图1所示的情况相同,通过使用所述树脂膜6,并将其作为粘接剂起作用,从而将单片化后的半导体芯片2倒装焊接到基板7上。具体的,通过所述的焊接工具例如在150℃下加热加压一个小时,而使所述树脂膜(感光性热固化树脂粘接薄片20)6热固化。
这样,若使用感光性热固化树脂粘接薄片20形成树脂层5,则通过使其为仍具有粘接性的树脂膜6,从而与图1所示的例子相比,可以简化工艺。

Claims (8)

1、一种半导体装置的安装方法,在具有导电部的基板上倒装焊接具有凸起的半导体芯片,其特征在于,具备:
在所述半导体芯片的凸起形成面上形成具有感光性且粘接性的树脂层的步骤;
通过曝光所述树脂层、并进而进行显影,去除所述凸起的正上部的树脂,而使凸起的上面露出的步骤;
通过将形成了由所述树脂层构成的树脂膜的半导体芯片倒装焊接到所述基板上,并通过加压加热体的加压加热,将所述树脂膜作为粘接剂起作用,从而使所述半导体芯片的凸起和所述基板的导电部电导通的步骤。
2、根据权利要求1所述的半导体装置的安装方法,其特征在于:
所述树脂是感光性且热可塑性的树脂,或由其前体构成的树脂;
具备通过加热处理所述树脂层,使构成该树脂层的树脂为由热可塑性树脂构成的树脂膜的步骤。
3、根据权利要求2所述的半导体装置的安装方法,其特征在于:
在所述感光性且热可塑性的树脂、或由感光性且热可塑性的树脂的前体构成的树脂材料中含有热固化性树脂或热固化性树脂的一部分成分。
4、根据权利要求1所述的半导体装置的安装方法,其特征在于:
所述树脂层由感光性热固化树脂粘接薄片形成。
5、根据权利要求1~4的任一项中所述的半导体装置的安装方法,其特征在于:
在处于将所述半导体芯片形成在晶片上而进行单片化之前的状态的情况下,去除所述凸起的正上部的树脂,使凸起的上面露出的步骤中,还同时去除所述晶片的切割线的正上部的树脂,使所述切割线露出。
6、根据权利要求1~4的任一项中所述的半导体装置的安装方法,其特征在于:
在将标记形成在所述半导体芯片的情况下,去除所述凸起的正上部的树脂,使凸起的上面露出的步骤中,还同时去除所述半导体芯片的标记的正上部的树脂,使所述标记露出。
7、根据权利要求1~4的任一项中所述的半导体装置的安装方法,其特征在于:
在将形成了所述树脂膜的半导体芯片倒装焊接到所述基板上,使所述半导体芯片的凸起和所述基板的导电部电导通的步骤中,介由焊接材料使所述凸起和所述导电部电导通。
8、一种半导体装置的安装结构,其特征在于:
通过权利要求1~7的任一项中所述的半导体装置的安装方法来形成。
CNB2005100999952A 2004-09-15 2005-09-13 半导体装置的安装方法、半导体装置及其安装结构 Expired - Fee Related CN100447971C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004268116 2004-09-15
JP2004268116 2004-09-15
JP2005088713 2005-03-25
JP2005210056 2005-07-20

Publications (2)

Publication Number Publication Date
CN1750246A CN1750246A (zh) 2006-03-22
CN100447971C true CN100447971C (zh) 2008-12-31

Family

ID=36605599

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100999952A Expired - Fee Related CN100447971C (zh) 2004-09-15 2005-09-13 半导体装置的安装方法、半导体装置及其安装结构

Country Status (1)

Country Link
CN (1) CN100447971C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231961B (zh) * 2008-02-21 2010-11-17 日月光半导体制造股份有限公司 内埋组件的基板制程
CN103021880B (zh) * 2011-09-22 2015-07-08 株式会社东芝 半导体装置的制造方法
CN113441362B (zh) * 2020-03-27 2022-10-18 比亚迪股份有限公司 涂胶模具和粘接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
US5925936A (en) * 1996-02-28 1999-07-20 Kabushiki Kaisha Toshiba Semiconductor device for face down bonding to a mounting substrate and a method of manufacturing the same
CN1396640A (zh) * 2001-07-16 2003-02-12 联测科技股份有限公司 薄型化倒装芯片半导体装置的封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
US5925936A (en) * 1996-02-28 1999-07-20 Kabushiki Kaisha Toshiba Semiconductor device for face down bonding to a mounting substrate and a method of manufacturing the same
CN1396640A (zh) * 2001-07-16 2003-02-12 联测科技股份有限公司 薄型化倒装芯片半导体装置的封装方法

Also Published As

Publication number Publication date
CN1750246A (zh) 2006-03-22

Similar Documents

Publication Publication Date Title
US8080447B2 (en) Method of manufacturing semiconductor device including exposing a dicing line on a wafer
JP2013518432A (ja) Icダイ又はウエハをtsvウエハに接合するためのデュアルキャリア
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
JP4757398B2 (ja) 半導体装置の製造方法
EP1746642A2 (en) Process for exposing solder bumps on an underfill coated semiconductor
JP3326382B2 (ja) 半導体装置の製造方法
TW201347054A (zh) 半導體裝置之製造方法及半導體裝置之製造裝置
WO2007063954A1 (ja) 回路装置および回路装置の製造方法
EP2421341A2 (en) Electronic component and method of manufacturing the same
TW200832649A (en) Semiconductor device and method of manufacturing the same
JP4131681B2 (ja) 半導体装置の製造方法
CN101252092A (zh) 多芯片封装结构及其制作方法
CN100447971C (zh) 半导体装置的安装方法、半导体装置及其安装结构
JP4515129B2 (ja) 半導体装置の製造方法
JP2012004603A (ja) 半導体装置の実装構造、半導体装置の実装方法及び基板
KR102535108B1 (ko) 레이저 접합 방법
KR20020025695A (ko) 얇은 패키지에 실장된 반도체 장치 및 그 제조 방법
CN112154537A (zh) 用于制造半导体封装的方法
JP2007294575A (ja) 半導体装置の製造方法
JP3319455B2 (ja) 半導体装置の製造方法
JP3910852B2 (ja) プリント配線基板の加工方法及びプリント配線基板
JP6343980B2 (ja) 半導体デバイスの製造方法
JP4285140B2 (ja) 半導体装置の製造方法
US8541300B2 (en) Method of manufacturing semiconductor device, semiconductor device thus manufactured, and semiconductor manufacturing apparatus
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20170913

CF01 Termination of patent right due to non-payment of annual fee