CN100446220C - 半导体元件的制造方法 - Google Patents

Abstract

一种半导体元件的制造方法，此方法先于基底上形成多个隔离结构以定义出有源区。然后，于有源区的基底中形成多个元件结构，这些元件结构的顶部高于基底表面。接着，于元件结构的表面形成绝缘层。之后，于基底上依序形成导体层与材料层，覆盖绝缘层与裸露的基底，其中此材料层具有流动性。继之，进行第一蚀刻步骤，移除材料层与部分的导体层。然后，于基底上形成绝缘材料层。之后，对绝缘材料层进行第二蚀刻工艺，以形成一对导体间隙壁。

Description

半导体元件的制造方法

技术领域

本发明涉及一种半导体工艺，特别是涉及一种半导体元件的制造方法。

背景技术

近年来，半导体材料因其特殊导电能力等特性，已经广泛地应用在各种电子工业当中。半导体材料的应用范畴十分广泛，举凡晶体管、高电压元件、逻辑元件、存储器元件等等都包含于其中。另一方面，当元件尺寸逐渐缩小，集成度(Integration)逐渐提高，元件间的隔离结构也必须缩小，因此元件隔离技术的困难度也逐渐增高。以目前隔离技术来说，由于浅沟槽隔离结构(Shallow Trench Isolation，STI)具有容易调整大小的优点，并且可避免传统区域氧化(LOCOS)法隔离技术中鸟嘴侵蚀的缺点，因此，其对于次半微米及以下的金氧半导体工艺而言，是一种较为理想的隔离技术。

一般来说，在进行相关的元件工艺之前，会先进行浅沟槽隔离结构的相关工艺。因此，通过浅沟槽隔离结构100的完成，可以于基底102上定义出有源区104(如图1所示)。而相关的半导体元件的制作即可随后在有源区104上进行，例如，图1中的存储器元件106形成于有源区104上。

然而，若欲于存储器元件106的侧壁上形成间隙壁108，则可能会有下述的问题。一般来说，间隙壁108的形成方法是先形成一层间隙壁材料层，然后再进行各向异性蚀刻工艺，而形成之。不过，在进行各向异性蚀刻工艺时，由于浅沟槽隔离结构100的存在，特别是浅沟槽隔离结构100的顶部与基底102表面之间的高度差，却可能使其侧壁生成残留间隙壁110(如图1所示)。如此将会导致相邻二存储器元件106相互连接(Bridge)。而且，若此间隙壁材料层的材料是导体材料的话，更将造成相连的存储器元件彼此短路。

发明内容

有鉴于此，本发明的目的就是在提供一种半导体元件的制造方法，以解决相邻二半导体元件因隔离结构而相互连接的问题。

本发明提出一种半导体元件的制造方法，此方法先提供一基底，此基底至少包括多个隔离结构配置于基底上，其中这些隔离结构定义出有源区，并且这些隔离结构的顶部高于基底表面；多个元件结构位于有源区的基底中，其中这些元件结构的顶面高于这些隔离结构的项面；以及一缘层覆盖这些元件结构。然后，于基底上形成第一导体层，覆盖绝缘层与基底。之后，于第一导体层上形成材料层，其中材料层具有流动性。接着，进行第一蚀刻步骤，移除材料层与部分的第一导体层。继之，于基底上形成绝缘材料层，覆盖保留下来的第一导体层。然后，对绝缘材料层进行第二蚀刻步骤，以形成一对导体间隙壁。

依照本发明的优选实施例所述的半导体元件的制造方法，上述的材料层的材料例如是选自于一光致抗蚀剂材料与一抗反射涂覆材料的一个。

依照本发明的优选实施例所述的半导体元件的制造方法，其中第一蚀刻步骤是利用选自于该些元件结构顶部与该些隔离结构顶部的一个作为蚀刻终点。

由于本发明在形成导体间隙壁之前，先形成第一导体层以及材料层，并将其回蚀刻而使其平坦化，因此可以避免在形成导体间隙壁时，导体间隙壁亦形成于隔离结构的侧壁，而造成相邻二半导体元件相互连接的问题。

本发明提出一种半导体元件的制造方法，此方法先于基底上形成多个隔离结构，以定义出一有源区。然后，于有源区的基底上形成图案化的掩模层。接着，以图案化的掩模层为蚀刻掩模，而于掩模层与基底中形成多个沟槽。之后，于沟槽中形成多个沟槽式元件，且这些沟槽式元件的顶部高于隔离结构的顶部。继之，移除图案化的掩模层。然后，于基底上形成介电层，覆盖沟槽式元件。接着，于基底上形成第一导体层，覆盖介电层与基底。之后，于第一导体层上形成材料层，其中材料层具有流动性。然后，进行第一蚀刻步骤，移除材料层与部分的第一导体层。接着，于基底上形成绝缘材料层，覆盖保留下来的第一导体层。继之，对绝缘材料层进行第二蚀刻步骤，以形成导体间隙壁。

依照本发明的优选实施例所述的半导体元件的制造方法，上述的材料层的材料例如是选自于一光致抗蚀剂材料与一抗反射涂覆材料的一个。

依照本发明的优选实施例所述的半导体元件的制造方法，上述的第一蚀刻步骤是利用选自于该些沟槽式元件顶部与该些隔离结构顶部的一个作为蚀刻终点。

由于本发明在形成导体间隙壁之前，先形成第一导体层与材料层，并将其回蚀刻而使其平坦化，因此可以避免在形成导体间隙壁时，导体间隙壁亦形成于隔离结构的侧壁，而造成相邻二半导体元件相互连接的问题。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1绘示为现有的一种存储器元件的上视示意图。

图2绘示为依照本发明的一优选实施例的一种存储器元件的上视示意图。

图3A至图3H绘示为图2的其中二个存储单元10由I-I’剖面所得的制造流程剖面示意图。

简单符号说明

10：存储单元

20：隔离结构

100：浅沟槽隔离结构

102：基底

104、30：有源区

106：存储器元件

108、212、236a：间隙壁

110：残留间隙壁

202：衬层

204：掩模层

206：沟槽

208：穿隧层

210、210a、228、228a、232：导体层

214a、214b：浮置栅极

216：源极区

218、218a、226：栅间介电层

222：源极线

224：顶盖层

230：材料层

234：复合导体层

236：绝缘材料层

238a、238b：复合导体间隙壁

具体实施方式

在下述的说明中是以半导体元件中的存储器元件来做说明，惟非用以限定本发明。在下述实施例中，存储器元件位于沟槽中，因此可将其视为一沟槽式元件。

图2是绘示依照本发明一优选实施例的一种存储器元件的上视示意图。图3A至图3H是图2的其中二个存储单元10由I-I’剖面所得的制造流程剖面示意图。

首先，请同时参照图2与图3A，提供基底200，此基底200已形成至少一隔离结构20，此隔离结构20为条状布局，并且定义出有源区30，而且这些隔离结构20的顶部高于基底200表面，而后续所形成的沟槽式元件其顶部会高于隔离结构20的顶部。其中，隔离结构20的形成方法例如是区域氧化法或浅沟槽隔离法。

接着，于有源区30的基底200表面形成衬层202，此衬层202的材料例如是氧化硅，而其形成方法例如是热氧化法。此外，在另一优选实施例中，亦可于基底200表面上形成厚度较厚的介电层(未绘示)，而其形成方法例如是化学气相沉积法。然后，于衬层202上形成掩模层204，此掩模层204的材料例如是氮化硅，而其形成方法例如是化学气相沉积法。继之，图案化掩模层204、衬层202与基底200，以于掩模层204、衬层202与基底200中形成沟槽206。

之后，于沟槽206中的基底200表面形成穿隧层208。其中，穿隧层208的材料例如是氧化硅，而其形成方法例如是热氧化法。接着，于沟槽206中填入导体层210。其中，导体层210的材料例如是掺杂多晶硅，而其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤，而形成之。

然后，请参照图3B，进行回蚀刻步骤，蚀刻部分的导体层210，而留下沟槽206内的导体层210a，以使导体层210a的顶部高于基底200表面，而且低于掩模层204表面。此时，可利用隔离结构20高度来定义导体层210a的高度，也就是利用隔离结构20来作为蚀刻终点，使得导体层210a的顶面与隔离结构20顶面约略等高。继之，于裸露的沟槽206侧壁形成一对间隙壁212，并覆盖住部分的导体层210a的上表面。其中，间隙壁212的材料例如是与导体层210a具有不同蚀刻选择性者。间隙壁212的形成方法例如是先形成一层间隙壁材料层(未绘示)，然后利用各向异性蚀刻法移除部分间隙壁材料层，而形成之。

之后，请参照图3C，以此对间隙壁212为蚀刻掩模，再次移除部分的导体层210a，以于沟槽206的侧壁形成浮置栅极214a及浮置栅极214b。

接着，于沟槽206底部的基底200中形成源极区216。其中，源极区216的形成方法例如是离子注入工艺。

然后，请参照图3D，于基底200与沟槽206表面上形成栅间介电层218。其中，栅间介电层218的材料例如是氧化硅/氮化硅/氧化硅或是氧化硅。

接着，请参照图3E，移除部分的栅间介电层218与穿隧层208，以裸露出沟槽206底部的基底200表面，并形成栅间介电层218a。其中，移除的方法包括各向异性蚀刻工艺，其例如是干式蚀刻工艺。

然后，于沟槽206中填入一导体材料以作为源极线222，此源极线222的顶部高于浮置栅极214a及214b。此时，源极线222与隔离结构20的配置关系如图2所示，即源极线222跨过隔离结构20。此外，源极线222的材料例如是掺杂多晶硅。继之，形成顶盖层224，以填满沟槽206，并覆盖住源极线222。

之后，请参照图3F，移除衬层202与掩模层204。于基底200上形成覆盖基底200及基底200表面结构的栅间介电层226。其中，栅间介电层226的材料例如是氧化硅或是氧化硅/氮化硅/氧化硅。

接着，于基底200上形成导体层228，覆盖栅间介电层226与裸露的基底200。其中，导体层228的材料例如是多晶硅、掺杂多晶硅或是其它合适的材料，而其形成方法例如是化学气相沉积工艺。

继之，于导体层228上形成材料层230。在一优选实施例中，材料层230的材料例如是可流动性的一材料，以使大部分的材料能填入图2中的隔离结构20之间的区域，而形成一非共形(no-conformal)的膜层，以达到后续平坦化的目的。亦即，位于隔离结构20之间的材料层230厚度会大于其它区域。而在一更佳实施例中，材料层230的材料例如是光致抗蚀剂材料或是有机抗反射涂布材料等，而其形成方法例如是旋转涂覆法(Spin Coating)。

之后，请参照图3G，进行蚀刻步骤，移除材料层230与部分的导体层228。其中上述的蚀刻步骤可以以源极线222上的顶盖层224为蚀刻终点或是以隔离结构20的顶部作为蚀刻终点。亦即，当用于蚀刻的感测仪侦测到源极线222上的顶盖层224顶部时即停止回蚀刻，或是在后续侦测到隔离结构20顶部时停止回蚀刻。此时，所保留下来的导体层228可以缩小并均匀图2中的隔离结构20与基底200之间的高度差。

接着，于基底200上形成导体层232。此导体层232例如是具有比导体层228a更低阻值的材料，以调整整个复合导体层234的阻值。举例来说，若导体层228a的材料为多晶硅或掺杂多晶硅，则导体层232的材料可以是例如硅化钨等硅化金属，以降低整个复合导体层234的阻值。此外，在一优选实施例中，在形成导体层232之前，更可先于导体层228a上形成另一层与导体层228a相同或不同材料的膜层(未绘示)，其例如是多晶硅或掺杂多晶硅，而此膜层亦同样具有调整整个复合导体层234的阻值的功效。随后，于基底200上形成绝缘材料层236，覆盖导体层232。其中，绝缘材料层236例如是一氮化硅层。

继之，请参照图3H，对绝缘材料层236进行蚀刻工艺，回蚀刻后于源极线222侧壁上形成一对间隙壁236a，覆盖部分的导体层232。其中，蚀刻工艺例如是各向异性蚀刻工艺。

然后，以间隙壁236a为掩模，定义导体层232、228a(复合导体层234)，以形成一对复合导体间隙壁238a与238b，此复合导体间隙壁238a与238b可以作为选择栅极或是字线之用。

本发明优选实施例的导体间隙壁，即是由导体层228，或者再加上导体层232以及视需要而再于导体层228及导体层232之间增加形成的另一导体层(未绘示)，再加上最外围的绝缘材料236所堆栈构成，一般以材料来说，例如是由多晶硅(导体层228)/多晶硅(另一导体层)/硅化金属(导体层232)构成导体层，并且最外面再覆盖绝缘材料236以防止电连接。所以，虽然上述实施例中描述，可以定义后的绝缘材料236的间隙壁236a作为掩模来定义形成导体间隙壁，但也可利用例如各向异性蚀刻的单一蚀刻步骤，来同时定义绝缘材料层236、导体层232以及导体层228a(复合导体层234)来形成导体间隙壁，本发明不限于此。

值得一提的是，由于本发明在形成上述的沟槽式元件的两侧导体间隙壁之前，先形成第一导体层并利用具有流动性的材料层覆盖而使其平坦化，因此在回蚀刻之后可以缩小并均匀图2中的隔离结构20与基底200之间的高度差，从而在形成导体间隙壁238a、238b时，可以避免于隔离结构20的侧壁形成导体间隙壁。也就是说，虽然我们利用隔离结构来制作浮置栅极，而使浮置栅极的顶面与隔离结构的顶面等高，但是我们在形成第一导体层时，其会将隔离结构之间的间隙填满。因此，后续在沟槽式元件的两侧定义形成间隙壁时，较不易于隔离结构的间隙中形成不希望的间隙壁。所以，利用本发明的方法可以解决现有相邻二存储器元件因隔离结构而相互连接，甚至短路的问题。

除此之外，利用本发明的方法还可以避免所形成的金属硅化物损伤以及所形成的间隙壁太小等问题。详细的说是，由于利用本发明的方法所形成的间隙壁236a会具有较大的尺寸，从而通过此间隙壁236a所定义出来的复合导体间隙壁238a、238b其尺寸也较大，即临界尺寸(Critical Dimension，CD)可以变大。所以，此复合导体间隙壁也会具有比以往更低的阻值。而且，位于复合导体间隙壁238a、238b上的间隙壁236a当其应用于后续的接触窗开口工艺时，由于其尺寸较大，且厚度较厚，因此可以有效保护其下方的复合导体间隙壁238a、238b，避免其受到损伤。

此外，本发明的方法，即于复合导体间隙壁形成前所进行的步骤，例如导体层与材料层的形成以及其回蚀刻步骤，并不仅限于上述的元件工艺。换言之，其它类型的元件的工艺，亦可将本发明的方法应用于其中。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (22)

1、一种半导体元件的制造方法，包括：

提供一基底，该基底至少包括：

多个隔离结构配置于该基底上，其中该些隔离结构定义出一有源区，并且该些隔离结构的顶部高于该基底表面；

多个元件结构位于该有源区的该基底中，其中该些元件结构的顶面高于该些隔离结构的顶面；以及

一绝缘层覆盖该些元件结构；

于该基底上形成一第一导体层，覆盖该绝缘层与该基底；

于该第一导体层上形成一材料层，其中该材料层具有流动性；

进行一第一蚀刻步骤，移除该材料层与部分该第一导体层；

于该基底上形成一绝缘材料层，覆盖保留下来的该第一导体层；以及

对该绝缘材料层进行一第二蚀刻步骤，以形成一导体间隙壁。

2、如权利要求1所述的半导体元件的制造方法，其中该材料层的材料选自于一光致抗蚀剂材料与一抗反射涂覆材料的一个。

3、如权利要求1所述的半导体元件的制造方法，其中该第一蚀刻步骤利用选自于该些元件结构顶部与该些隔离结构顶部的一个作为蚀刻终点。

4、如权利要求1所述的半导体元件的制造方法，其中在进行该第一蚀刻步骤之后以及在形成该绝缘材料层之前，还包括于该基底上形成一第二导体层，且该第二导体层与该第一导体层于该第二蚀刻步骤后构成该导体间隙壁。

5、如权利要求4所述的半导体元件的制造方法，其中该第一导体层与该第二导体层的材料皆为多晶硅材料。

6、如权利要求4所述的半导体元件的制造方法，其中在形成该第二导体层之后以及在形成该绝缘材料层之前，还包括于该第二导体层上形成一第三导体层，且该第三导体层、该第二导体层与该第一导体层于该第二蚀刻步骤后构成该导体间隙壁。

7、如权利要求6所述的半导体元件的制造方法，其中该第三导体层的材料为硅化金属。

8、如权利要求1所述的半导体元件的制造方法，其中该绝缘材料层的材料为氮化硅。

9、如权利要求1所述的半导体元件的制造方法，其中该第二蚀刻步骤利用一各向异性蚀刻工艺。

10、如权利要求1所述的半导体元件的制造方法，其中在进行该第二蚀刻步骤时，先图案化该绝缘材料层，并再利用图案化后的该绝缘材料层为掩模，来图案化该第一导体层。

11、一种半导体元件的制造方法，包括：

于一基底上形成多个隔离结构，以定义出一有源区；

于该有源区的该基底上形成一图案化的掩模层；

以该图案化的掩模层为蚀刻掩模，而于该掩模层与该基底中形成多个沟槽；

于该些沟槽中形成多个沟槽式元件，且该些沟槽式元件的顶部高于该些隔离结构的顶部；

移除该图案化的掩模层；

于该基底上形成一介电层，覆盖该些沟槽式元件；

于该基底上形成一第一导体层，覆盖该介电层与该基底；

于该第一导体层上形成一材料层，其中该材料层具有流动性；

进行一第一蚀刻步骤，移除该材料层与部分该第一导体层；

于该基底上形成一绝缘材料层，覆盖保留下来的该第一导体层；以及

对该绝缘材料层进行一第二蚀刻步骤，以形成一导体间隙壁。

12、如权利要求11所述的半导体元件的制造方法，其中该材料层的材料选自于一光致抗蚀剂材料与一抗反射涂覆材料的一个。

13、如权利要求11所述的半导体元件的制造方法，其中该第一蚀刻步骤利用选自于该些沟槽式元件顶部与该些隔离结构顶部的一个作为蚀刻终点。

14、如权利要求11所述的半导体元件的制造方法，其中在进行该第一蚀刻步骤之后以及在形成该绝缘材料层之前，还包括于该基底上形成一第二导体层，且该第二导体层与该第一导体层于该第二蚀刻步骤之后，构成该导体间隙壁。

15、如权利要求14所述的半导体元件的制造方法，其中该第一导体层与该第二导体层的材料皆为多晶硅材料。

16、如权利要求14所述的半导体元件的制造方法，其中在形成该第二导体层之后以及在形成该绝缘材料层之前，还包括于该第二导体层上形成一第三导体层，且该第三导体层、该第二导体层与该第一导体层于该第二蚀刻步骤之后，构成该导体间隙壁。

17、如权利要求16所述的半导体元件的制造方法，其中该第三导体层的材料为硅化金属。

18、如权利要求11所述的半导体元件的制造方法，其中该绝缘材料层的材料为氮化硅。

19、如权利要求11所述的半导体元件的制造方法，其中该第二蚀刻步骤采用一各向异性蚀刻工艺。

20、如权利要求11所述的半导体元件的制造方法，其中各该沟槽式元件的形成方法包括：

于各该沟槽中的该基底表面形成一穿隧层；

于各该沟槽的侧壁形成一第一浮置栅极及一第二浮置栅极；以及

于各该沟槽中填入一导体材料，并于该导体材料与该第一浮置栅极与该第二浮置栅极间形成一栅极介电层作为隔离。

21、如权利要求20所述的半导体元件的制造方法，其中该沟槽式元件的形成方法还包括于各该沟槽底部的该基底中形成一源极区。

22、如权利要求20所述的半导体元件的制造方法，其中填入该沟槽的该导体材料作为一源极线，且该源极线的顶部高于该第一浮置栅极及该第二浮置栅极的顶部。

Images