CN100437532C - 动态随机存取存储器的存取控制方法 - Google Patents
动态随机存取存储器的存取控制方法 Download PDFInfo
- Publication number
- CN100437532C CN100437532C CNB2004101041255A CN200410104125A CN100437532C CN 100437532 C CN100437532 C CN 100437532C CN B2004101041255 A CNB2004101041255 A CN B2004101041255A CN 200410104125 A CN200410104125 A CN 200410104125A CN 100437532 C CN100437532 C CN 100437532C
- Authority
- CN
- China
- Prior art keywords
- dram module
- dram
- dimm
- ddr
- access control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000011897 real-time detection Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种动态随机存取存储器的存取控制方法，应用在设有至少一第一规格DRAM模块插槽或至少一第二规格DRAM模块插槽中的一种内存模块插槽、内存控制器、BIOS程序的基板，供该基板对第一DRAM模块或第二DRAM模块进行存取控制，令该BIOS程序预存第一DRAM模块及第二DRAM模块相关数据；且接着令该基板根据该BIOS程序执行初始化程序，使该内存控制器DRAM模块进行存取，最后令该内存控制器判断DRAM模块相关资料，供该内存控制器根据读取到的DRAM模块相关资料对安装在该DRAM模块插槽中的模块进行存取控制。
Description
技术领域
本发明是关于一种动态随机存取存储器的存取控制方法，特别是关于一种以相同的BIOS程序即可供内存控制器存取DDR-I DRAMDIMM或DDR-II DRAM DIMM的动态随机存取存储器的存取控制方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory；DRAM)因具有储存容量大及成本低的特性，因此，许多电子产品(例如桌上型计算机、笔记本型计算机、服务器或工作站等)均采用其当作最佳的内存解决方案，更是电子产品不可或缺的零件。
再者，为提高DRAM的传输速度，因此DRAM业者也不断地推出不同的DRAM，例如DDR-I(Double Data Rate-I)DRAM和DDR-IIDRAM，并通过双重内嵌式内存模块(Dual In-line Memory Modules；简称DIMM)插槽(Slot)，将这两种DRAM DIMM插入基板(Base Board)上，一般而言，不同的DRAM(即DDR-I DRAM或DDR-IIDRAM)DIMM即具有对应的DIMM插槽。
为配合DDR-I DRAM DIMM(以下简称DDR-I DIMM)及DDR-IIDRAM DIMM(以下简称DDR-II DIMM)两种规格的DRAM模块，Intel公司也推出可支持DDR-I DIMM及DDR-II DIMM的芯片组Lindenhurst，其内含一种内存控制器(在此将Lindenhurst芯片组简称为内存芯片组Lindenhurst)。如图1(A)及图1(B)分别是显示使用DDR-IDRAM DIMM插槽的基板7及DDR-II DRAM DIMM插槽的基板7′所需的基本结构方块示意图。两个基板(7、7′)分别使用相同的内存控制器1(例如Intel公司推出的内存芯片组Lindenhurst)，且分别使用DDR-IDIMM插槽区2及DDR-II DIMM插槽区2′，此处的DIMM插槽区(2、2′)均具有8个DIMM插槽(20、21、…、27以及20′、21′、…、27′)，且两个DIMM插槽区(2、2′)其中的6个DIMM插槽各别安装有DDR-IDRAM DIMM 3及DDR-II DRAM DIMM 4。
由于DDR-I DRAM DIMM 3及DDR-II DRAM DIMM 4并不兼容，且两者的硬件设计也不相同，故虽然DDR-I DRAM DIMM 3及DDR-IIDRAM DIMM 4均可由Intel公司的内存芯片组Lindenhurst支持，然而，在无法同时支持的情况下，即须在两个基板(7、7′)上安装不同的BIOS程序(5、5′)，以令该内存芯片组Lindenhurst判断受其执行存取控制对象的DIMM插槽区(2、2′)是哪个规格。
由上可知，这种作法显然造成电子产品业者在BIOS程序设计、BIOS程序写入、基板测试等过程的不便。因此，如何让电子产品业者仅需利用相同的BIOS程序即可随意设计及制造出以该内存芯片组Lindenhurst支持DDR-I DIMM或DDR-II DIMM的基板，即是目前所需解决的问题。
发明内容
为解决上述现有技术的缺点，本发明的主要目的在于提供一种动态随机存取存储器的存取控制方法，通过同一个BIOS程序即可令内存控制器对DDR-I DRAM DIMM或DDR-II DRAM DIMM进行存取控制。
为达成上述及其它目的，本发明提供一种动态随机存取存储器的存取控制方法。本发明的动态随机存取存储器的存取控制方法，应用在设有至少一第一规格动态随机存取存储器(DRAM)模块插槽或至少一第二规格DRAM模块插槽、内存控制器及基本输入输出系统(BasicInput/Output System，简称BIOS)程序的基板，该第一规格DRAM模块插槽为DDR-I DRAM模块插槽，而该第二规格DRAM模块插槽为DDR-II DRAM模块插槽，供该基板对安装在第一规格DRAM模块插槽的第一DRAM模块或安装在第二规格DRAM模块插槽的第二DRAM模块进行存取控制，该方法至少包括以下步骤：令该BIOS程序预存第一规格DRAM模块及第二规格DRAM模块相关数据；令该基板根据该BIOS程序执行内存初始化程序(Memory Initialization)；令该内存控制器于内存初始化程序中对该基板上所设的DRAM模块进行存取，并对DRAM模块通过系统管理(System Management；简称SM)总线以I2C协议(Protocol)进行其串行实时探测(Serial Present Detect；简称SPD)资料读取，根据DRAM模块SPD资料的记忆体型式字段(Memory Type Field)值判断安装于该DRAM模块插槽为第一DRAM模块或第二DRAM模块；以及令该内存控制器以该DRAM模块自该BIOS程序读取与该DRAM模块对应的DRAM模块相关资料，以供内存控制器根据所读取到的DRAM模块相关资料对安装于该DRAM模块插槽中的DRAM模块进行存取控制。
本发明的动态随机存取存储器的存取控制方法显然能有效解决现有内存控制器存取DDR-I DIMM或DDR-II DIMM时在BIOS程序设计、BIOS程序写入、基板测试等过程的不便。
附图说明
图1(A)及图1(B)分别显示使用DDR-I DIMM及DDR-II DIMM作为DRAM模块的基板所需的基本结构方块示意图；
图2显示应用本发明的动态随机存取存储器的存取控制方法使内存控制器以同一个BIOS程序即可对DDR-I DIMM或DDR-II DIMM进行存取控制的基本结构方块示意图；以及
图3显示本发明的动态随机存取存储器的存取控制方法的流程步骤示意图。
具体实施方式
实施例
图2是应用本发明的动态随机存取存储器的存取控制方法，使内存控制器以同一个BIOS程序即可对DDR-I DRAM DIMM(以下简称为DDR-I DIMM)或DDR-II DRAM DIMM(以下简称为DDR-II DIMM)进行存取控制的基本结构方块示意图。在本实施例中，本发明的动态随机存取存储器的存取控制方法所需的构件包括：内存控制器1、BIOS程序6以及DDR-I DIMM插槽区2或DDR-II DIMM插槽区2′，这些构件是设在基板(未标出)上，供安装该基板的电子装置(例如笔记本型计算机、桌上型计算机、服务器或工作站)以相同的BIOS程序6即可对DDR-I DIMM或DDR-II DIMM进行存取控制。在此须提出说明的是，该基板另具有其它各种功能单元，为简化附图及说明，此处的结构仅显示与本发明有关的构件，其它无关的构件，例如南桥及北桥等的硬件结构，并未显示在附图中。
电子装置基板上的DRAM均使用相同的DRAM规格，也就是，该基板具有统一的DRAM规格，本实施例即以DDR-I DRAM或DDR-IIDRAM为例说明，且因应不同DRAM规格而在基板上设有相对应的双重内嵌式内存模块(Dual In-line Memory Modules；DIMM)插槽(DIMMSlot)，也就是，不同DRAM规格对应的DIMM外观不相同，以提供防呆设计的功能，故可使基板上DRAM规格安装正确。
本实施例的DDR-I DRAM模块插槽区2及DDR-II DRAM模块插槽区2′均具有8个DIMM插槽(20、21、…、27以及20′、21′、…、27′)，其中，该DDR-I DRAM模块插槽区2的DIMM插槽(20、21、22、24、25及26)各安装一个DDR-I DIMM 3，该DDR-II DIMM插槽区2′的DIMM插槽(21′、22′、23′、25′、26′及27′)各安装一个DDR-IIDIMM4。各个DIMM(20、21、22、24、25、26以及21′、22′、23′、25′、26′、27′)各别具有例如EEPROM(Electrically ErasableProgrammable Read-Only Memory；简称EEPROM)的存储器(未标出)，用于储存DIMM参数，也就是串行实时探测(Serial Presence Detect；简称SPD)资料，且DIMM的SPD资料包括内存型号(Memory Type)的字段，故我们可由此字段值得知该DIMM是DDR-I或DDR-II。再者，每个DIMM插槽都具有一系统管理(System Management；简称SM)总线，其具有2条信号线，一是资料线(Data Line)，另一个是时钟线(ClockLine)，以连接到此插槽，其乃是系统通过SM总线使用I2C协议(Protocol)去存取DIMM SPD资料，且DIMM的规格规定DIMM插槽的I2C地址规范是A0H、A2H、A4H、A6H、A8H、AAH、ACH以及AEH。再者，该DIMM插槽的数量并未限定为本实施例所示的八个，也可以是六个或四个等，视实施例而定。
再者，本实施例的内存控制器1是指Intel公司的内存芯片组Lindenhurst，由于基板仅具有单一种的DRAM规格，故BIOS仅需扫描各DIMM插槽(20、21、…、27以及20′、21′、…、27′)的SPD资料中的内存型号字段(Memory Type Filed)，便可知安装在该DIMM插槽上的DRAM DIMM规格是DDR-I DIMM 3或DDR-II DIMM 4。SPD资料有其标准定义(其定在PC SDRAM Serial Presence Detect)，其中Byte 2的资料代表内存型号，其值07代表DDR-I DIMM；其值08代表DDR-II DIMM。
由上可知，BIOS以扫描方式读取各DIMM插槽(20、21、…、27以及20′、21′、…、27′)的存储器所储存的SPD资料的Byte 2(MemoryType Field)值，即可判断目前安装在DIMM插槽上的DRAM DIMM规格，并自该BIOS程序6读取与该DRAM DIMM规格相对应的资料(也就是程序或资料)，供电子装置在开机程序中即顺利完成内存初始化。由于上述BIOS程序及计算机装置开机初始化程序均为一般计算机系统在运行前的必要构件及程序，也是计算机技术人员熟知的技术，因此以下不对其运行功能及内部结构作说明。
图3显示本发明的动态随机存取存储器的存取控制方法的流程步骤示意图。如图所示，首先进行步骤S1，由于DDR-I DIMM及DDR-IIDIMM的特性不同，故硬件布线的需求即不相同，例如DIMM CS(ChipSelect)组态、DIMM插槽的I2C地址、时钟控制方式、CKE脚(Pin)模式为共享或独立以及DIMM数量等，故需根据DDR-I DRAM及DDR-IIDRAM的特性预先在该BIOS程序6中加入DDR-I DIMM 3以及DDR-II DIMM 4的相关资料，接着进至步骤S2。
在该步骤S2中，令该电子装置的基板根据该BIOS程序6执行内存初始化程序，使该内存控制器1在初始化程序中对该基板上所设的用于安装DDR-I DIMM 3的DIMM插槽(也就是DDR-I DIMM插槽区2)或用于安装DDR-II DIMM 4的DIMM插槽(也就是DDR-II DIMM插槽区2′)进行存取，并对所有DRAM DIMM插槽进行SPD资料读取，也就是BIOS以扫描方式(由I2C地址A0H、A2H、A4H、A6H、A8H、AAH、ACH及AEH依次对DIMM插槽进行扫描)，取得SPD内存型号字段(即Byte 2)的资料值，并根据该资料值判断DIMM插槽区是DDR-I DIMM 3或DDR-II DIMM 4，接着进行步骤S3。
在该步骤S3中，BIOS借由读取SPD内存型号字段(即Byte 2)的资料值，做为判断DIMM插槽是否是DDR-I DIMM 3或DDR-II DIMM4(也就是，该Byte 2资料值为07则代表DIMM插槽区是DDR-I DIMM；该Byte 2资料值为08则代表DIMM插槽区是DDR-II DIMM)。故若该内存控制器1判断目前的DRAM模块是DDR-II DIMM 4，则进至步骤S4；反之，则进行步骤S5。
在该步骤S4中，令该内存控制器1以判断出DDR-II DIMM规格自该BIOS程序6读取与该DDR-II DIMM规格对应的DRAM DIMM相关资料，例如，用于宣告DDR-II DIMM硬件电路布局的变量及程序段，供该内存控制器1根据读取到的DDR-II DIMM相关资料对安装在该DIMM插槽中的DDR-II DIMM进行存取控制。
在该步骤S5中，令该内存控制器1判断出DDR-I DIMM规格自该BIOS程序6读取与该DDR-I DIMM规格对应的DRAM DIMM相关资料，例如，用于宣告DDR-I DIMM硬件电路布局的变量及程序段，供该内存控制器1根据读取到的DDR-I DIMM相关资料，对安装于该DIMM插槽中的DDR-I DIMM进行存取控制。
综上所述，本发明的动态随机存取存储器的存取控制方法是根据DDR-I DIMM及DDR-II DIMM的特性，在原有的BIOS程序中加入DDR-I DIMM以及DDR-II DIMM的相关资料，且在内存初始化程序中令BIOS以扫描方式(由I2C地址A0h、A2h、…、AEh依次对DIMM插槽进行扫描)对DIMM插槽的SPD资料进行读取，即可判断出该DRAM规格为何，故使电子产品业者通过单一个BIOS程序即可随意设计及制造出以内存控制器支持DDR-I DIMM或DDR-II DIMM的基板，故本发明的动态随机存取存储器的存取控制方法显然能有效解决现有内存控制器存取DDR-I DIMM或DDR-II DIMM时在BIOS程序设计、BIOS程序写入、基板测试等过程的不便。
Claims (9)
1.一种动态随机存取存储器的存取控制方法，应用在设有至少一第一规格DRAM模块插槽及至少一第二规格DRAM模块插槽中一种规格的内存模块插槽、内存控制器及基本输入输出系统程序的基板，该第一规格DRAM模块插槽为DDR-I DRAM模块插槽，而该第二规格DRAM模块插槽为DDR-II DRAM模块插槽，供该基板对安装在该第一规格DRAM模块插槽的第一DRAM模块及安装在第二规格DRAM模块插槽的第二DRAM模块中的一种DRAM模块进行存取控制，其特征在于，该方法至少包括以下步骤：
令该BIOS程序预存第一DRAM模块及第二DRAM模块相关数据；
令该基板根据该BIOS程序执行内存初始化程序；
令该内存控制器在内存初始化程序中，对该基板上所设的DRAM模块插槽进行存取，并通过DRAM模块I2C地址读取DRAM模块储存的内存型号字段的资料值，得以判断安装在该DRAM模块插槽是第一DRAM模块及第二DRAM模块中的一种DRAM模块；以及
令该内存控制器以该DRAM模块自该BIOS程序读取与该DRAM模块对应的DRAM模块相关资料，供该内存控制器根据读取到的DRAM模块相关资料，对安装在该DRAM模块插槽中的DRAM模块进行存取控制。
2.如权利要求1所述的存取控制方法，其特征在于，该内存模块插槽是指DIMM插槽。
3.如权利要求2所述的存取控制方法，其特征在于，该DRAM模块储存的内存型号字段的资料值是指串行实时探测资料上的Byte 2资料值。
4.如权利要求3所述的存取控制方法，其特征在于，该Byte 2资料值是07，则代表DRAM模块是DDR-I DIMM；该Byte 2资料值是08，则代表DRAM模块是DDR-II DIMM。
5.如权利要求3所述的存取控制方法，其特征在于，该DRAM模块插槽是通过系统管理总线使用I2C协议存取串行实时探测资料。
6.如权利要求3所述的存取控制方法，其特征在于，该串行实时探测资料是储存在EEPROM中。
7.如权利要求1所述的存取控制方法，其特征在于，该第一DRAM模块是指DDR-I DRAM DIMM。
8.如权利要求1所述的存取控制方法，其特征在于，该第二DRAM模块是指DDR-II DRAM DIMM。
9.如权利要求1所述的存取控制方法，其特征在于，该内存控制器是指Intel公司的内存芯片组Lindenhurst。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004101041255A CN100437532C (zh) | 2004-12-30 | 2004-12-30 | 动态随机存取存储器的存取控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004101041255A CN100437532C (zh) | 2004-12-30 | 2004-12-30 | 动态随机存取存储器的存取控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1797376A CN1797376A (zh) | 2006-07-05 |
| CN100437532C true CN100437532C (zh) | 2008-11-26 |
Family
ID=36818415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004101041255A Expired - Fee Related CN100437532C (zh) | 2004-12-30 | 2004-12-30 | 动态随机存取存储器的存取控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100437532C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8626997B2 (en) | 2009-07-16 | 2014-01-07 | Micron Technology, Inc. | Phase change memory in a dual inline memory module |
| EP2577475B1 (en) | 2010-05-28 | 2017-11-15 | Hewlett-Packard Enterprise Development LP | Initializing a memory subsystem of a management controller |
| CN102081586A (zh) * | 2011-01-25 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | 多i2c插槽电路系统及传送i2c信号的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966727A (en) * | 1996-07-12 | 1999-10-12 | Dux Inc. | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same |
| JP2003223784A (ja) * | 2001-10-19 | 2003-08-08 | Samsung Electronics Co Ltd | メモリシステムの能動終端抵抗の制御装置及び方法 |
| CN1438579A (zh) * | 2002-02-15 | 2003-08-27 | 矽统科技股份有限公司 | 动态随机存取记忆体的控制方法及其在电脑中的应用 |
| CN1479209A (zh) * | 2003-07-25 | 2004-03-03 | 北京港湾网络有限公司 | 保持同步动态随机存取存储器存储信息的方法 |
-
2004
- 2004-12-30 CN CNB2004101041255A patent/CN100437532C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966727A (en) * | 1996-07-12 | 1999-10-12 | Dux Inc. | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same |
| JP2003223784A (ja) * | 2001-10-19 | 2003-08-08 | Samsung Electronics Co Ltd | メモリシステムの能動終端抵抗の制御装置及び方法 |
| CN1438579A (zh) * | 2002-02-15 | 2003-08-27 | 矽统科技股份有限公司 | 动态随机存取记忆体的控制方法及其在电脑中的应用 |
| CN1479209A (zh) * | 2003-07-25 | 2004-03-03 | 北京港湾网络有限公司 | 保持同步动态随机存取存储器存储信息的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1797376A (zh) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4599409B2 (ja) | 異なるチップにおける異なる処理を制御するコマンド | |
| US6785780B1 (en) | Distributed processor memory module and method | |
| US7761625B2 (en) | Methods for main memory with non-volatile type memory modules, and related technologies | |
| US8364867B2 (en) | Systems and apparatus for main memory | |
| US9026870B2 (en) | Memory module and a memory test system for testing the same | |
| US9058257B2 (en) | Persistent block storage attached to memory bus | |
| US7487413B2 (en) | Memory module testing apparatus and method of testing memory modules | |
| US8943245B2 (en) | Non-volatile type memory modules for main memory | |
| US20100274999A1 (en) | Control system and method for memory | |
| US20060171230A1 (en) | Method and apparatus for providing the proper voltage to a memory | |
| US20060206673A1 (en) | Method for controlling access of dynamic random access memory module | |
| CN100437532C (zh) | 动态随机存取存储器的存取控制方法 | |
| CN101739272A (zh) | 一种电子装置、一种基本输入输出系统的启动方法和系统 | |
| US7392372B2 (en) | Method for memory initialization involves detecting primary quantity of memories and setting optimum parameters based on hardware information of memories | |
| KR102076724B1 (ko) | 듀얼 인 라인 메모리 모듈 안정성 및 테스트 효율 향상을 위한 분산 시스템 | |
| US7278015B2 (en) | Methods and devices for DRAM initialization | |
| TWI273435B (en) | Access control method for dynamic random access memory module | |
| US11693814B2 (en) | Systems and methods for expanding memory access | |
| US20160092384A1 (en) | Read writeable randomly accessible non-volatile memory modules | |
| CN1275162C (zh) | 动态随机存取存储器初始化设定方法 | |
| CN1567229A (zh) | 动态建立高级组态与电源管理接口架构的方法 | |
| CN112540881A (zh) | 存储装置测试管理方法以及存储装置测试管理系统 | |
| US20070118692A1 (en) | Computer system and method for selectively supporting at least one registered dual inline memory module or at least one unbuffered dual inline memory module | |
| US20040019777A1 (en) | Sharing data using a configuration register | |
| TWI868733B (zh) | 動態隨機存取記憶體模組的檢測系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181120 Address after: Building 1, No. 231 Jiulong Road, Caoqiao Street, Pinghu City, Jiaxing City, Zhejiang Province Patentee after: Jiaxing Jinxu Medical Technology Co., Ltd. Address before: Taipei City, Taiwan, China Patentee before: Inventec Corporation |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20181230 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |