CN100435011C - 多域垂直配向型像素结构及其制造方法 - Google Patents

Abstract

本发明提供一种多域垂直配向型像素结构，包括一主动元件、一保护层、一第一像素电极、一第二像素电极、一电容耦合电极与一半导体层。其中，位于基板上的主动元件具有一绝缘层。此外，保护层覆盖主动元件与部分的绝缘层。上述的第一像素电极与第二像素电极皆配置于保护层上，且第二像素电极与第一像素电极电性绝缘。另外，电容耦合电极配置于第二像素电极与基板之间。上述的半导体层配置于绝缘层与保护层之间，其中绝缘层与保护层具有一沟渠以及一位于沟渠侧壁上的侧蚀凹槽，而侧蚀凹槽暴露出半导体层的侧缘。

Description

多域垂直配向型像素结构及其制造方法

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种多域垂直配向型像素结构(multi-domain vertical alignment pixel structure)及其制造方法。

背景技术

现今社会多媒体技术相当发达，多半受惠于半导体元件与显示装置的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示器已逐渐成为市场的主流。为了让液晶显示器有更好的显示品质，目前市面上已发展出了各种广视角的液晶显示器，常见的例如有共平面切换型(in-plane switching，IPS)液晶显示器、边际场切换型(fringefield switching)液晶显示器与多域垂直配向型(multi-domain verticallyalignment，MVA)液晶显示器等。

图1A是现有多域垂直配向型像素结构的示意图。请参考图1A，现有的多域垂直配向型像素结构100配置于一基板102上。多域垂直配向型像素结构100主要是由一主动元件110、一第一像素电极120、一第二像素电极122、多个电容耦合电极(capacitor-coupling electrode)130、一沟渠T1、一保护层110i、一绝缘层110p与一共享配线(common line)140所构成。具体而言，主动元件110适于与一扫描线104与一数据线106电性连接。此外，主动元件110可通过接触窗C1而与第一像素电极120电性连接。实务上，开关信号可通过扫描线104的传递而开启主动元件110，在主动元件110开启后显示信号可通过主动元件110而传递至第一像素电极120中。另一方面，主动元件110会与电容耦合电极130电性连接，而共享配线140可连接至一参考电压源。

理想情况下，第一像素电极120会与第二像素电极122电性绝缘，而第二像素电极122可与其下方的电容耦合电极130耦合(coupling)。换言之，在主动元件110开启后，第一像素电极120与第二像素电极122能分别具有不同的电压，而使对应第一像素电极120与第二像素电极122的液晶(未绘示)能分别呈现不同的倾倒状态。

值得注意的是，在多域垂直配向型像素结构100的制造过程中，很可能因材料的残留而使第一像素电极120与第二像素电极122电性连接。如图1B所示，其为沿图1A所示的剖面线I-I’的剖面示意图。具体而言，在制造第一像素电极120与第二像素电极122时，很可能因环境或机台的微粒(particle)等因素，而使第一像素电极120与第二像素电极122之间有多余的残留物R。换言之，第一像素电极120与第二像素电极122会通过残留物R而相互电性连接，进而对多域垂直配向型像素结构100的效能造成不良影响，实有改进的必要。

发明内容

有鉴于此，本发明的目的是提供一种多域垂直配向型像素结构的制造方法，以有效提升工艺成品率。

本发明的另一目的是提供一种多域垂直配向型像素结构，其具有较佳的可靠度。

为达上述或是其它目的，本发明提出一种多域垂直配向型像素结构，其包括一主动元件、一保护层、一第一像素电极、一第二像素电极、一电容耦合电极与一半导体层。其中，主动元件配置于基板上，且主动元件具有一延伸至主动元件外并覆盖基板的绝缘层。此外，保护层覆盖主动元件与部分的绝缘层。上述的第一像素电极与第二像素电极皆配置于保护层上。其中，第一像素电极与主动元件电性连接，而第二像素电极与第一像素电极电性绝缘。另外，电容耦合电极配置于第二像素电极与基板之间，且电容耦合电极与主动元件电性连接。上述的半导体层配置于绝缘层与保护层之间，其中绝缘层与保护层具有一沟渠以及一位于沟渠的侧壁上的侧蚀凹槽，而侧蚀凹槽暴露出半导体层的侧缘。

在本发明的一实施例中，上述的侧蚀凹槽可位于邻近第一像素电极的沟渠的侧壁上。

在本发明的一实施例中，上述的侧蚀凹槽可位于邻近第一像素电极的沟渠的侧壁上以及位于邻近第二像素电极的沟渠的侧壁上。

在本发明的一实施例中，上述的侧蚀凹槽可位于邻近第二像素电极的沟渠的侧壁上。

在本发明的一实施例中，上述的半导体层可以包括非晶硅层。

在本发明的一实施例中，上述的多域垂直配向型像素结构还包括一储存电容器，其配置于基板上，且储存电容器与主动元件电性连接。

在本发明的一实施例中，上述的储存电容器可以包括一第一电容电极与一第二电容电极。其中，第一电容电极配置于基板上，且绝缘层覆盖第一电容电极。第二电容电极配置于第一电容电极上方的绝缘层上，且与主动元件电性连接。

在本发明的一实施例中，上述的电容耦合电极通过第二电容电极而与主动元件电性连接。

在本发明的一实施例中，上述的电容耦合电极位于绝缘层与保护层之间。

在本发明的一实施例中，上述的主动元件还包括一栅极、一通道层、一源极与一漏极。其中，栅极配置于基板上，且绝缘层覆盖住栅极。此外，通道层配置于栅极上方的绝缘层上。上述的源极与漏极配置于通道层上，且源极与漏极位于栅极的两侧。

在本发明的一实施例中，上述的主动元件还包括一欧姆接触层，其配置于通道层与源极以及通道层与漏极之间。

本发明提出一种多域垂直配向型像素结构的制造方法，其包括下列步骤：首先，提供一基板，并于基板上形成一栅极。然后，于基板上形成一绝缘层，以覆盖住栅极。接着，于绝缘层上形成一通道层与一半导体层，其中通道层位于栅极上方。之后，形成一源极、一漏极与一电容耦合电极，其中源极与漏极位于通道层上，且分别位于栅极的两侧。然后，于基板上形成一保护层，以覆盖源极、漏极、部分的通道层与半导体层。接着，于保护层中形成一接触窗开口以暴露出漏极，并于保护层与绝缘层中形成一沟渠以及一位于沟渠的侧壁上的侧蚀凹槽，以使侧蚀凹槽暴露出半导体层的侧缘。之后，于沟渠两侧的保护层上分别形成一第一像素电极与一第二像素电极，其中第一像素电极通过接触窗开口与漏极电性连接，而第二像素电极位于电容耦合电极上方，且与第一像素电极电性绝缘。

在本发明的一实施例中，上述沟渠的形成方法可包括使用一刻蚀工艺移除部分的保护层、部分的半导体层以及部分的绝缘层，刻蚀工艺对于半导体层的刻蚀率高于刻蚀工艺对于保护层与绝缘层的刻蚀率。

在本发明的一实施例中，上述多域垂直配向型像素结构的制造方法还包括在基板上形成一储存电容器，且储存电容器与漏极电性连接。

在本发明的一实施例中，上述储存电容器的形成方法包括下列步骤：首先，形成一第一电容电极。之后，于第一电容电极上方形成一第二电容电极，其中漏极与第二电容电极电性连接。

在本发明的一实施例中，上述第一电容电极可与栅极一并形成，而第二电容电极可与源极与漏极一并形成。

在本发明的一实施例中，上述电容耦合电极可与源极与漏极是一并形成。

在本发明的一实施例中，上述多域垂直配向型像素结构的制造方法还包括于通道层与源极以及通道层与漏极之间形成一欧姆接触层。

本发明提供一种多域垂直配向型像素结构，其包括一主动元件、一介电层、一第一像素电极、一第二像素电极、一电容耦合电极与一侧蚀材料层。其中，主动元件与介电层配置于基板上。此外，第一像素电极与第二像素电极皆配置于介电层上。另外，第一像素电极与主动元件电性连接，而第二像素电极与第一像素电极电性绝缘。上述的电容耦合电极配置于第二像素电极与基板之间，且电容耦合电极与主动元件电性连接。上述的侧蚀材料层配置于介电层中，且介电层具有一沟渠以及一位于沟渠的侧壁上的侧蚀凹槽。其中，侧蚀凹槽暴露出侧蚀材料层的侧缘。

本发明提供一种多域垂直配向型像素结构的制造方法，其包括下列步骤：首先，提供一基板。然后，于基板上形成一主动元件、一介电层、一电容耦合电极与一侧蚀材料层。其中，电容耦合电极与侧蚀材料层位于介电层内。接着，于介电层中形成一接触窗开口、一沟渠以及一位于沟渠的侧壁上侧蚀凹槽，以使侧蚀凹槽暴露出半导体层的侧缘。之后，于沟渠两侧的介电层上分别形成一第一像素电极与一第二像素电极。其中，第一像素电极通过接触窗开口与主动元件电性连接，而第二像素电极与第一像素电极电性绝缘，且位于电容耦合电极上方。

由于本发明的多域垂直配向型像素结构的制造方法在沟渠侧壁上形成侧蚀凹槽，因此第一像素电极与第二像素电极可通过侧蚀凹槽的阻隔而确保彼此互相电性绝缘，以有效提高工艺成品率。因此，通过本发明的制造方法所形成的多域垂直配向型像素结构便能有良好的品质。

附图说明

图1A是现有多域垂直配向型像素结构的示意图。

图1B是沿图1A所示的剖面线I-I’的剖面示意图。

图2A至图2E是本发明第一实施例的多域垂直配向型像素结构的制造流程剖面示意图。

图3A至图3D是本发明第一实施例的多域垂直配向型像素结构的制造流程局部上视图。

图4A至图4B是本发明第二实施例的多域垂直配向型像素结构的制造流程剖面示意图。

图5A至图5B是本发明第三实施例的多域垂直配向型像素结构的制造流程剖面示意图。

主要元件符号说明：

100、200、300、400：多域垂直配向型像素结构

102、202：基板          104、203a：扫描线

106：数据线             110、210：主动元件

110i：保护层            110p：绝缘层

120、230a：第一像素电极

122、230b：第二像素电极

130、208a：电容耦合电极

140、203c：共享配线

203b：第一电容电极      203g：栅极

204：绝缘层             205a：半导体层

205c：通道层            206a：欧姆接触层

206b：N型掺杂非晶硅层   208：数据线

208b：第二电容电极      208d：漏极

208s：源极              220：保护层

Cst：储存电容器         C1：接触窗

C2、接触窗开口          R：残留物

T1、T2：沟渠            S：侧蚀凹槽

具体实施方式

以下结合附图对本发明进行详细说明。

第一实施例

图2A至图2E是本发明第一实施例的多域垂直配向型像素结构(multi-domain verticala lignment pixel structure)的制造流程剖面示意图，而图3A至图3D是本发明第一实施例的多域垂直配向型像素结构的制造流程局部上视图。请先参照图2A与图3A，首先，提供一基板202，并于基板202上形成一栅极203g。一般而言，在形成栅极203g时可通过同一道掩膜工艺而一并形成一扫描线203a、一第一电容电极(capacitor electrode)203b以及一共享配线(common line)203c。其中，扫描线203a与栅极203g电性连接，而第一电容电极203b与共享配线203c电性连接。

实务上，栅极203g、扫描线203a、第一电容电极203b与共享配线203c可选用物理气相沉积法(PVD，Physical Vapor Deposition)沉积金属材料于基板202上。金属材料可选用铜、铝、钼、铬、钛、金、铝合金或钼合金等低阻值材料。接着，通过一道掩膜工艺对此金属材料进行图案化，即可完成栅极203g、扫描线203a、第一电容电极203b与共享配线203c的制作。然后，于基板202上形成一绝缘层(insulation layer)204，以覆盖住栅极203g、扫描线203a、第一电容电极203b以及共享配线203c。上述绝缘层204的材料可选用氮化硅(SiN)或是以四乙氧基硅烷(TEOS)为反应气体源而形成的氧化硅(SiO)。为了方便说明在图3A中省略了绝缘层204的绘示。

接着请参照图2B与图3B，于绝缘层204上形成一通道层205c与一半导体层205a，其中通道层205c位于栅极203g上方的绝缘层204上。一般而言，通道层205c与半导体层205a的材料可选用非晶硅。

另一方面，为了使通道层205c与金属材料之间的接触阻抗下降，更可于通道层205c表面上形成欧姆接触层206a。详细地说，可先于绝缘层204上全面性地形成例如是一非晶硅层。接着，于非晶硅层上全面性地形成例如是一N型掺杂非晶硅层。之后，通过一道掩膜工艺同时对非晶硅层与N型掺杂非晶硅层进行图案化，即可一并形成通道层205c、欧姆接触层206a、半导体层205a以及位于半导体层205a上的N型掺杂非晶硅层206b。这里要说明的是，图2B所示的半导体层205a与N型掺杂非晶硅层206b在图3B中呈现的形状与位置可视工艺需要而作适当地调整，在此仅供说明并无意局限。

之后请参照图2C与图3C，形成一源极208s、一漏极208d、一电容耦合电极(capacitor-coupling electrode)208a与一第二电容电极208b。其中，源极208s与漏极208d位于通道层205c上，且分别位于栅极203g的两侧。如图2C所示，第二电容电极208b形成于第一电容电极203b上方的绝缘层204上，以与第一电容电极203b构成一储存电容器(storage capacitor)Cst。由图3C可知，电容耦合电极208a与第二电容电极208b电性连接且为相同膜层，而第二电容电极208b可与漏极208d电性连接。

一般而言，在形成源极208s、漏极208d、电容耦合电极208a与第二电容电极208b时可一并形成一数据线208。其中，数据线208与源极208s电性连接且为相同膜层。上述的栅极203g、通道层205c、欧姆接触层206a、源极208s与漏极208d便可构成一主动元件210。

详细地说，数据线208、源极208s、漏极208d、电容耦合电极208a与第二电容电极208b可选用物理气相沉积法全面性沉积金属材料于绝缘层204上。然后，通过一道掩膜工艺对此金属材料进行图案化，即可完成源极208s、漏极208d、数据线208、电容耦合电极208a与第二电容电极208b的制作。在形成源极208s与漏极208d时，部分的欧姆接触层206a与部分的通道层205c会被移除。此外，位于半导体层205a上的N型掺杂非晶硅层206b(如图2B所示)也会一并移除。请继续参照图2C，于基板202上形成一保护层220，以覆盖源极208s、漏极208d、部分的通道层205c与半导体层205a。一般而言，保护层220的材料可选用氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)或聚醯亚胺(polyimide)。

接着请参照图2D，于保护层220中形成一接触窗开口C2以暴露出漏极208d，并于保护层220与绝缘层204中形成一沟渠T2以及一位于沟渠T2侧壁上的侧蚀凹槽S。具体来说，侧蚀凹槽S暴露出半导体层205a的侧缘。上述沟渠T2与侧蚀凹槽S的形成方法可包括使用一刻蚀工艺移除部分的保护层220、部分的半导体层205a以及部分的绝缘层204。这里要说明的是，刻蚀工艺对于半导体层205a的刻蚀率高于刻蚀工艺对于保护层220与绝缘层204的刻蚀率。因此，大部分的半导体层205a可有效地移除，进而形成侧蚀凹槽S。

之后请参照图2E与图3D，于沟渠T2两侧的保护层220上分别形成一第一像素电极230a与一第二像素电极230b。其中，第一像素电极230a通过接触窗开口C2而与漏极208d电性连接，而第二像素电极230b位于电容耦合电极208a上方。这里要强调的是，第二像素电极230b可有效地与第一像素电极230a电性绝缘。上述至此，本发明的多域垂直配向型像素结构200已大致制作完成。

由于沟渠T2的侧壁上形成有一侧蚀凹槽S，即使用来形成第一像素电极230a与第二像素电极230b的材料残留于沟渠T2的侧壁上与底部(如第2E图所示)，第一像素电极230a与第二像素电极230b可通过侧蚀凹槽S的阻隔而确保彼此互相电性绝缘。因此，本发明的多域垂直配向型像素结构的制造方法可有效提升工艺成品率。

以上述方法所形成的多域垂直配向型像素结构200如图2E与图3D所示。本发明的多域垂直配向型像素结构200主要是由主动元件210、保护层220、第一像素电极230a、第二像素电极230b、半导体层205a与电容耦合电极208a所构成。其中，主动元件210配置于基板202上，且与扫描线203a以及数据线208电性连接。当然，所属技术领域中具有通常知识者应知图3D所示的主动元件210的布局(lay out)也可以是其它类型，在此并无意局限。

详细地说，主动元件210可为底栅极(bottom gate)的结构，其具有一延伸至主动元件210外并覆盖基板202的绝缘层204，而保护层220覆盖主动元件210与部分的绝缘层204。本发明的主动元件210更包括一欧姆接触层206a，其配置于通道层205c与源极208s以及通道层205c与漏极208d之间。

此外，第一像素电极230a与第二像素电极230b皆配置于保护层220上。其中，第一像素电极230a通过接触窗开口C2与主动元件210电性连接，而第二像素电极230b与第一像素电极230a电性绝缘。实务上，开关信号可通过扫描线203a的传递而开启主动元件210，在主动元件210开启后，显示信号可通过数据线208与主动元件210而传递第一像素电极230a中。另外，电容耦合电极208a配置于第二像素电极230b与基板202之间，且电容耦合电极208a与主动元件210电性连接。

如图2E所示，上述的半导体层205a配置于绝缘层204与保护层220之间，其中绝缘层204与保护层220具有一沟渠T2以及一位于沟渠T2侧壁上的侧蚀凹槽S，而侧蚀凹槽S暴露出半导体层205a的侧缘。这里要特别说明的是，位于侧蚀凹槽S内的半导体层205a也可以是其它种类的侧蚀材料层。在使用相同刻蚀剂的情况下，只要此侧蚀材料层具有比绝缘层204与保护层220较高的刻蚀率即可，在此并不刻意局限一定为半导体材料。

本发明的多域垂直配向型像素结构200还可包括配置于基板202上的储存电容器Cst。详细地说，储存电容器Cst可以包括一第一电容电极203b与一第二电容电极208b。其中，第一电容电极203b配置于基板202上，而第二电容电极208b配置于第一电容电极203b上方的绝缘层204上。此外，储存电容器Cs t可通过第二电容电极208b而与主动元件210电性连接。另一方面，位于绝缘层204与保护层220之间的电容耦合电极208a可通过第二电容电极208b，而与主动元件210电性连接。

第二实施例

第二实施例与第一实施例类似，两者主要不同之处在于：本实施例通过调整所形成沟渠T2与半导体层205a的相对位置，以使侧蚀凹槽S只形成于邻近第一像素电极230a的沟渠T2的侧壁上，如图4A所示。

然后请参照图4B，于沟渠T2两侧的保护层220上分别形成第一像素电极230a与第二像素电极230b，进而可完成本发明的多域垂直配向型像素结构300。本发明的多域垂直配向型像素结构300中第一像素电极230a与第二像素电极230b同样可通过侧蚀凹槽S的阻隔而更能确保彼此互相电性绝缘。即使用来形成第一像素电极230a与第二像素电极230b的材料残留于沟渠T2的侧壁上与底部(如图4B所示)，第一像素电极230a与第二像素电极230b仍可通过侧蚀凹槽S的阻隔而确保彼此互相电性绝缘。

第三实施例

第三实施例与第一实施例类似，两者主要不同之处在于：本实施例通过调整所形成沟渠T2与半导体层205a的相对位置，以使侧蚀凹槽S只形成于邻近第二像素电极203a的沟渠T2的侧壁上，如图5A所示。

然后请参照图5B，于沟渠T2两侧的保护层220上分别形成第一像素电极230a与第二像素电极230b，进而可完成本发明的多域垂直配向型像素结构400。本发明的多域垂直配向型像素结构400中第一像素电极230a与第二像素电极230b同样可通过侧蚀凹槽S的阻隔而确保彼此互相电性绝缘。

综上所述，由于本发明的多域垂直配向型像素结构的制造方法在沟渠的侧壁上形成侧蚀凹槽。因此，在制作第一像素电极与第二像素电极时，可通过侧蚀凹槽的阻隔而有效确保第一像素电极与第二像素电极互相电性绝缘，进而提高工艺成品率。因此，通过本发明的制造方法所形成的多域垂直配向型像素结构能有良好的可靠度。

以上具体实施方式仅用于说明本发明，而非用于限定本发明。

Claims (20)

1.一种多域垂直配向型像素结构，适于配置于一基板上，其特征在于，所述多域垂直配向型像素结构包括：

一主动元件，配置于所述基板上，其中所述主动元件具有一绝缘层，所述绝缘层延伸至所述主动元件外并覆盖所述基板；

一保护层，覆盖所述主动元件与部分的所述绝缘层；

一第一像素电极，配置于所述保护层上，且与所述主动元件电性连接；

一第二像素电极，配置于所述保护层上，且与所述第一像素电极电性绝缘；

一电容耦合电极，配置于所述第二像素电极与基板之间，其中所述电容耦合电极与主动元件电性连接；以及

一半导体层，配置于所述绝缘层与保护层之间，其中所述绝缘层与保护层具有一沟渠以及一位于所述沟渠的侧壁上的侧蚀凹槽，而所述侧蚀凹槽暴露出所述半导体层的侧缘。

2.根据权利要求1所述的多域垂直配向型像素结构，其特征在于，所述侧蚀凹槽位于邻近所述第一像素电极的沟渠的侧壁上。

3.根据权利要求2所述的多域垂直配向型像素结构，其特征在于，所述侧蚀凹槽还位于邻近所述第二像素电极的沟渠的侧壁上。

4.根据权利要求1所述的多域垂直配向型像素结构，其特征在于，所述侧蚀凹槽位于邻近所述第二像素电极的沟渠的侧壁上。

5.根据权利要求1所述的多域垂直配向型像素结构，其特征在于，所述半导体层包括非晶硅层。

6.根据权利要求1所述的多域垂直配向型像素结构，其特征在于，还包括一储存电容器，配置于所述基板上，其中所述储存电容器与所述主动元件电性连接。

7.根据权利要求6所述的多域垂直配向型像素结构，其特征在于，所述储存电容器包括：

一第一电容电极，配置于所述基板上，且所述绝缘层覆盖第一电容电极；以及

一第二电容电极，配置于所述第一电容电极上方的所述绝缘层上，且与所述主动元件电性连接。

8.根据权利要求7所述的多域垂直配向型像素结构，其特征在于，所述电容耦合电极通过所述第二电容电极与所述主动元件电性连接。

9.根据权利要求1所述的多域垂直配向型像素结构，其特征在于，所述电容耦合电极位于所述绝缘层与保护层之间。

10.根据权利要求1所述的多域垂直配向型像素结构，其特征在于，所述主动元件还包括：

一栅极，配置于所述基板上，其中所述绝缘层覆盖所述栅极；

一通道层，配置于所述栅极上方的所述绝缘层上；以及

一源极与漏极，配置于所述通道层上，其中所述源极与漏极位于栅极的两侧。

11.根据权利要求10所述的多域垂直配向型像素结构，其特征在于，所述主动元件还包括一欧姆接触层，配置于所述通道层与所述源极与漏极之间。

12.一种多域垂直配向型像素结构的制造方法，其特征在于，包括：

提供一基板；

于所述基板上形成一栅极；

于所述基板上形成一绝缘层，以覆盖住所述栅极；

于所述绝缘层上形成一通道层与一半导体层，其中所述通道层位于所述栅极上方；

形成一源极与漏极与一电容耦合电极，其中所述源极与漏极位于所述通道层上，且分别位于所述栅极的两侧；

于所述基板上形成一保护层，以覆盖所述源极与漏极、部分的所述通道层与所述半导体层；

于所述保护层中形成一接触窗开口以暴露所述漏极，并于所述保护层与绝缘层中形成一沟渠以及一位于所述沟渠的侧壁上的侧蚀凹槽，以使所述侧蚀凹槽暴露出所述半导体层的侧缘；以及

于所述沟渠两侧的所述保护层上分别形成一第一像素电极与一第二像素电极，其中所述第一像素电极通过所述接触窗开口与所述漏极电性连接，而所述第二像素电极位于所述电容耦合电极上方，且与所述第一像素电极电性绝缘。

13.根据权利要求12所述的多域垂直配向型像素结构的制造方法，其特征在于，所述沟渠的形成方法包括使用一刻蚀剂移除部分的所述保护层、部分的所述半导体层以及部分的所述绝缘层，而所述刻蚀剂对于所述半导体层的刻蚀率高于所述刻蚀剂对于所述保护层与绝缘层的刻蚀率。

14.根据权利要求12所述的多域垂直配向型像素结构的制造方法，其特征在于，还包括在所述基板上形成一储存电容器，且所述储存电容器与所述漏极电性连接。

15.根据权利要求14所述的多域垂直配向型像素结构的制造方法，其特征在于，所述储存电容器的形成方法包括：

形成一第一电容电极；以及

于所述第一电容电极上方形成一第二电容电极，其中所述漏极与所述第二电容电极电性连接。

16.根据权利要求15所述的多域垂直配向型像素结构的制造方法，其特征在于，所述第一电容电极与所述栅极是同时形成，而所述第二电容电极与所述源极与漏极是同时形成。

17.根据权利要求12所述的多域垂直配向型像素结构的制造方法，其特征在于，所述电容耦合电极与所述源极与漏极是同时形成。

18.根据权利要求12所述的多域垂直配向型像素结构的制造方法，其特征在于，还包括于所述通道层与所述源极与漏极之间形成一欧姆接触层。

19.一种多域垂直配向型像素结构，适于配置于一基板上，其特征在于，所述多域垂直配向型像素结构包括：

一主动元件，配置于所述基板上；

一介电层，配置于所述基板上；

一第一像素电极，配置于所述介电层上，且与所述主动元件电性连接；

一第二像素电极，配置于所述介电层上，且与所述第一像素电极电性绝缘；

一电容耦合电极，配置于所述第二像素电极与所述基板之间，其中所述电容耦合电极与所述主动元件电性连接；以及

一侧蚀材料层，配置于所述介电层中，其中所述介电层具有一沟渠以及一位于所述沟渠的侧壁上的侧蚀凹槽，而所述侧蚀凹槽暴露出所述侧蚀材料层的侧缘。

20.一种多域垂直配向型像素结构的制造方法，其特征在于，包括：

提供一基板；

于所述基板上形成一主动元件、一介电层、一电容耦合电极与一侧蚀材料层，其中所述电容耦合电极与所述侧蚀材料层位于所述介电层内；

于所述介电层中形成一接触窗开口、一沟渠以及一位于所述沟渠的侧壁上侧蚀凹槽，以使所述侧蚀凹槽暴露出所述侧蚀材料层的侧缘；以及

于所述沟渠两侧的所述介电层上分别形成一第一像素电极与一第二像素电极，其中所述第一像素电极通过所述接触窗开口与所述主动元件电性连接，而所述第二像素电极与所述第一像素电极电性绝缘，且位于所述电容耦合电极上方。

Images