[go: up one dir, main page]

CN100426478C - 应用于系统封装的三维互连内插器及其制作方法 - Google Patents

应用于系统封装的三维互连内插器及其制作方法 Download PDF

Info

Publication number
CN100426478C
CN100426478C CNB2005100981412A CN200510098141A CN100426478C CN 100426478 C CN100426478 C CN 100426478C CN B2005100981412 A CNB2005100981412 A CN B2005100981412A CN 200510098141 A CN200510098141 A CN 200510098141A CN 100426478 C CN100426478 C CN 100426478C
Authority
CN
China
Prior art keywords
wafer
pattern
backside
contact pads
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100981412A
Other languages
English (en)
Other versions
CN1929105A (zh
Inventor
陈至贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Touch Micro System Technology Inc
Original Assignee
Touch Micro System Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Touch Micro System Technology Inc filed Critical Touch Micro System Technology Inc
Priority to CNB2005100981412A priority Critical patent/CN100426478C/zh
Publication of CN1929105A publication Critical patent/CN1929105A/zh
Application granted granted Critical
Publication of CN100426478C publication Critical patent/CN100426478C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种应用于系统封装的三维互连内插器，该内插器包括：晶片；至少一个嵌入式无源器件与至少一个互连图案，设置于晶片的正面；多个孔，暴露形成于晶片的背面的互连图案的内接触垫；以及背面连接图案，设于晶片的背面，并通过内接触垫与互连图案与无源器件电连接。

Description

应用于系统封装的三维互连内插器及其制作方法
技术领域
本发明涉及一种应用于系统封装的三维互连内插器及其制作方法，更具体而言，涉及一种利用晶片作为三维互连内插器的方法，其中晶片的正面设置有嵌入式无源器件，并与贴附于晶片的正面的芯片电连接，且芯片利用晶片的正面的互连图案并经由晶片的背面与印刷电路板电连接，故可大幅缩小系统封装结构的体积。
背景技术
系统封装(system-in-package，SIP)为目前电子产品微型化的潮流中最重要的技术之一。系统封装的概念是将不同功能的芯片集成并封装于同一封装结构内，相较之下可大幅减小独立封装的体积，进而使电子产品具有高效率与多功能的优点，并同时满足微型化的需求。
请参考图1。图1为现有技术的系统封装结构的示意图。如图1所示，现有技术的系统封装结构10包括：封装基板12；多个具有不同功能的芯片14，贴附于封装基板12的表面；以及密封剂(图未示)。封装基板12包括多个接触垫16，芯片14也包括多个接触垫18，并通过导线20电连接至封装基板12的接触垫16。另外，现有技术的系统封装结构10还包括至少一个无源器件22，贴附于封装基板12的接触垫16上，以进一步与芯片14电连接而形成完整的电路设计。
然而如上所述，由于现有技术的系统封装结构的无源器件利用表面黏着技术贴附于封装基板上，再通过接触垫与导线20电连接至芯片，因此会产生信号衰减，同时无源器件也占据了封装基板的部分空间，而导致现有技术的系统封装结构的体积无法进一步缩减。
鉴于此，本发明的目的在于解决现有技术的系统封装结构信号衰减的问题，并同时缩减系统封装结构的体积。
发明内容
本发明的主要目的在于提供一种应用于系统封装的三维互连内插器及其制作方法，以解决上述现有技术的缺点。
为达到上述目的，本发明公开了一种制作应用于系统封装的三维互连内插器的方法。上述方法包括下列步骤：
提供晶片，且所述晶片包括正面与背面；
在所述晶片的正面上形成至少一个嵌入式无源器件与至少一个互连图案，所述嵌入式无源器件与所述互连图案电连接，且所述互连图案包括多个内接触垫；
在所述晶片的背面形成多个孔，且所述孔暴露所述内接触垫；以及
在所述晶片的背面形成背面连接图案，且所述背面连接图案通过所述内接触垫与所述互连图案与所述无源器件电连接。
为达上述目的，本发明还公开了一种应用于系统封装的三维互连内插器。上述三维互连内插器，包括：
晶片，且所述晶片包括正面与背面；
至少一个嵌入式无源器件与至少一个互连图案，设置在所述晶片的正面，所述嵌入式无源器件与所述互连图案电连接，且所述互连图案包括多个内接触垫；
多个孔，位在所述晶片的背面，且所述孔暴露所述内接触垫；以及
背面连接图案，设在所述晶片的背面，且所述背面连接图案通过所述内接触垫与所述互连图案与所述无源器件电连接。
为了更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1为现有技术的系统封装结构的示意图。
图2至图16为本发明的优选实施例制作应用于系统封装的三维互连内插器的方法示意图。
附图标记说明
10系统封装结构    12封装基板
14芯片            16接触垫
18接触垫             20导线
22无源器件           50晶片
52连图案             54嵌入式无源器件
56正面接触垫         58绝缘层
62掩模图案           64孔
66内接触垫           68绝缘层
70背面连接图案       72背面接触垫
74保护层             76保护层
78锡球               80芯片
82接触垫             84黏着层
86导线               88正面保护层
90透明保护盖         92印刷电路板
具体实施方式
请参考图2至图15。图2至图15为本发明的优选实施例制作应用于系统封装的三维互连内插器的方法示意图。值得说明的是本发明的方法为晶片级封装方法，而为方便说明起见，在图2至图15中仅描绘出单一三维互连内插器的制作。如图2所示，首先，提供晶片50，例如硅晶片，并利用沉积、光刻与蚀刻等技术在晶片50的正面形成至少一个互连图案52与至少一个嵌入式无源器件(embedded passive device)54，其中互连图案52与嵌入式无源器件54电连接，且互连图案52还包括多个正面接触垫56。另外，互连图案52的位置、电阻值以及正面接触垫56的数目等依据欲连接的芯片规格加以设计，而嵌入式无源器件54可为电阻、电容与电感等，且其位置、数量与规格等则依据电路设计决定。随后，在晶片50的正面形成绝缘层58，例如二氧化硅或氮化硅，同时利用光刻与蚀刻技术去除部分绝缘层58以暴露正面接触垫56。
如图3所示，依据产品需求进行晶片减薄工艺，由晶片50的背面将晶片50的缩减至所需的厚度，例如介于20至500微米，其中晶片减薄工艺可通过各种减薄技术，例如研磨工艺、抛光工艺、化学机械抛光工艺、湿法蚀刻工艺或等离子体蚀刻工艺等，或上述五种工艺的任合组合加以达成。
如图4与图5所示，接着在晶片50的背面形成掩模图案62，并利用蚀刻技术在晶片50的背面形成多个孔64，以暴露互连图案52的内接触垫66，其中值得说明的是依据晶片50的厚度与孔64的不同，形成孔64的方式也有所差异。在本实施例中，利用各向同性性湿法蚀刻工艺，使孔64具有圆弧形的侧壁，以利于后续背面连接图案的制作，而如果晶片50的厚度较厚或孔64之间距较近，则无法仅利用各向同性性湿法蚀刻工艺完成孔64的制作，在此状况下，必须如图5所示，去除掩模图案62，并接着利用各向异性干法蚀刻工艺，例如等离子体蚀刻工艺，使孔64暴露互连图案52的内接触垫66。
另外，形成孔64的方式并不限于上述作法，而也可利用各向异性湿法蚀刻工艺，例如利用KOH(potassium hydroxide)蚀刻液、EDP(ethylenediamine-pyrocatechol-water)蚀刻液与TMAH(tetramethyl ammoniumhydroxide)蚀刻液等，或是利用等离子体蚀刻工艺，使孔64具有倾斜状的侧壁，如图6所示。
下述步骤接续图4与图5的作法。如图7所示，接着在晶片50的背面形成绝缘层68，例如二氧化硅或氮化硅，并利用光刻与蚀刻技术去除部分绝缘层68，以暴露内接触垫66，其中绝缘层68的作用在于避免后续形成的背面连接图案产生漏电流或短路情形。接着，再于绝缘层68上形成背面连接图案70，其中背面连接图案70与内接触垫66电连接。
如图8所示，再于背面连接图案70上形成保护层74，例如二氧化硅、氮化硅或氮氧化硅等，并利用光刻与蚀刻技术去除部分保护层74，以暴露背面连接图案70的背面接触垫72。
如图9所示，当晶片50的厚度较薄时，除了上述保护层74之外，也可进一步在保护层74上再形成另一较为强韧的保护层76，其材料可为如苯环丁烯(BCB)与聚酰亚胺(polyimide)等聚合物材料，并填入孔64中以强化晶片50的强度，随后再利用光刻与蚀刻技术暴露背面接触垫72。值得说明的是除上述作法外，也可先依序形成保护层74与保护层76，再利用同一光刻与蚀刻工艺暴露背面接触垫72。
如图10所示，接着在背面接触垫72上形成多个锡球78，以便将晶片50焊接于印刷电路板(图未示)上。上述为本发明制作应用于系统封装的三维互连内插器的背面工艺。后续说明则继续教导本发明制作应用于系统封装的三维互连内插器的正面工艺。
如图11所示，接着提供至少一个芯片80，且芯片80包括多个接触垫82，接着将芯片80通过黏着层84贴附于绝缘层58的表面上。如图12所示，利用导线86电连接芯片80的接触垫82与互连图案52的内接触垫66，使得芯片80与互连图案52和嵌入式无源器件54电连接，并可进一步经由背面连接图案70再与印刷电路板(图未示)电连接，构成完整的电路。值得说明的是本实施例利用引线键合方式连接芯片80与互连图案52，但本发明的应用并不局限于此而也可利用倒装芯片方式加以连接。
如图13所示，接着再于绝缘层58与芯片80上形成正面保护层88，其中正面保护层88可为聚合物材料，例如苯环丁烯与聚酰亚胺等，以保护芯片80。另外如果芯片80表面有无法加以覆盖的部分，例如光学器件与微机电器件，则也可在芯片80上局部形成正面保护层88，例如利用丝网印刷方式，并在未形成正面保护层88的位置利用透明保护盖90，例如玻璃保护盖加以覆盖，如图14所示。
如图15所示，接着去除晶片50的背面多余的保护层76(位于孔64以外部分)，并进行切割工艺以形成多个系统封装结构。如图16所示，最后将晶片50的背面置于印刷电路板92上，并进行回焊工艺以利用锡球78将晶片50焊接于印刷电路板92上，从而完成本发明应用于系统封装的三维互连内插器的制作。
综上所述，本发明应用于系统封装的三维互连内插器及其制作方法具有下列优点：
(1)利用晶片作为三维互连内插器，同时将嵌入式无源器件制作在晶片中可减少信号衰减问题并缩减系统封装结构的体积；
(2)使用晶片级封装，可提升生产效率；
(3)嵌入式无源器件的制作与晶片级封装分别于晶片的正面与背面进行，且芯片具有正面保护层的保护，较易工艺再现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1、 一种制作应用于系统封装的三维互连内插器的方法，包括：
提供晶片，且所述晶片包括正面与背面；
在所述晶片的正面形成至少一个嵌入式无源器件与至少一个互连图案，所述嵌入式无源器件与所述互连图案电连接，且所述互连图案包括多个内接触垫；
在所述晶片的背面形成多个孔，且所述孔暴露所述内接触垫；以及
在所述晶片的背面形成背面连接图案，且所述背面连接图案通过所述内接触垫与所述互连图案与所述无源器件电连接。
2、 如权利要求1所述的方法，还包括在所述晶片的所述背面形成所述孔之前，先进行晶片减薄工艺，经由所述晶片的背面减薄所述晶片。
3、 如权利要求2所述的方法，其中，所述晶片减薄工艺包括选择性地进行研磨工艺、抛光工艺、化学机械抛光工艺、湿法蚀刻工艺或等离子体蚀刻工艺，或进行上述五种工艺的任合组合。
4、 如权利要求1所述的方法，其中，所述孔利用在所述背面形成掩模图案，并进行各向同性湿法蚀刻工艺加以制作，且各所述孔具有圆弧形的侧壁。
5、 如权利要求4所述的方法，还包括在进行完所述各向同性湿法蚀刻工艺后，去除所述掩模图案，再进行各向异性干法蚀刻工艺以使各所述孔暴露所述内接触垫。
6、 如权利要求1所述的方法，其中，所述孔利用在所述背面形成掩模图案，并进行各向异性湿法蚀刻或等离子体蚀刻工艺加以制作，且各所述孔具有倾斜状的侧壁。
7、 如权利要求1所述的方法，还包括于所述背面连接图案形成之后，在所述背面连接图案沉积至少一个背面保护层。
8、 如权利要求7所述的方法，其中，所述背面保护层的材料选自二氧化硅、氮化硅、氮基化硅与聚合物材料的至少一种。
9、 如权利要求7所述的方法，其中，所述背面连接图案还包括多个背面接触垫，且所述背面保护层形成之后还包括在所述背面保护层中形成多个对应于所述背面接触垫的开口，用于暴露所述背面接触垫。
10、 如权利要求9所述的方法，还包括将所述晶片的背面接触垫焊接于印刷电路板上，且所述互连图案与所述嵌入式无源器件通过所述背面接触垫与所述印刷电路板电连接。
11、 如权利要求1所述的方法，其中，所述互连图案还包括多个正面接触垫，所述方法还包括所述嵌入式无源器件与所述互连图案形成之后，在所述嵌入式无源器件与所述互连图案上形成绝缘层，且所述绝缘层还包括多个开口，用于暴露所述正面接触垫。
12、 如权利要求11所述的方法，还包括于所述绝缘层上贴附芯片，且所述芯片通过所述正面接触垫与所述互连图案以及所述嵌入式无源器件电连接。
13、 如权利要求12所述的方法，还包括在所述绝缘层上形成正面保护层。
14、 如权利要求13所述的方法，其中所述正面保护层的材料包括聚合物材料。
15、 如权利要求13所述的方法，其中所述正面保护层另包括至少一个透明保护盖，位于所述芯片上。
16、 一种应用于系统封装的三维互连内插器，包括：
晶片，且所述晶片包括正面与背面；
至少一个嵌入式无源器件与至少一个互连图案，设置在所述晶片的所述正面，所述嵌入式无源器件与所述互连图案电连接，且所述互连图案包括多个内接触垫；
多个孔，位在所述晶片的背面，且所述孔暴露所述内接触垫；以及
背面连接图案，设在所述晶片的背面，且所述背面连接图案通过所述内接触垫与所述互连图案与所述无源器件电连接。
17、 如权利要求第16所述的三维互连内插器，其中，所述背面连接图案还包括多个背面接触垫，用以将所述晶片的所述背面焊接至印刷电路板上，且所述互连图案与所述嵌入式无源器件通过所述背面接触垫与所述印刷电路板电连接。
18、 如权利要求第16所述的三维互连内插器，其中，所述嵌入式无源器件与所述互连图案还包括多个正面接触垫，且所述正面接触垫与至少一个贴附于所述正面的芯片电连接。
CNB2005100981412A 2005-09-08 2005-09-08 应用于系统封装的三维互连内插器及其制作方法 Expired - Fee Related CN100426478C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100981412A CN100426478C (zh) 2005-09-08 2005-09-08 应用于系统封装的三维互连内插器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100981412A CN100426478C (zh) 2005-09-08 2005-09-08 应用于系统封装的三维互连内插器及其制作方法

Publications (2)

Publication Number Publication Date
CN1929105A CN1929105A (zh) 2007-03-14
CN100426478C true CN100426478C (zh) 2008-10-15

Family

ID=37858997

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100981412A Expired - Fee Related CN100426478C (zh) 2005-09-08 2005-09-08 应用于系统封装的三维互连内插器及其制作方法

Country Status (1)

Country Link
CN (1) CN100426478C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494560B (en) * 2001-04-16 2002-07-11 Megic Corp Ceramic package
US20040178491A1 (en) * 1997-12-18 2004-09-16 Salman Akram Method for fabricating semiconductor components by forming conductive members using solder
TWI234261B (en) * 2004-09-10 2005-06-11 Touch Micro System Tech Method of forming wafer backside interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178491A1 (en) * 1997-12-18 2004-09-16 Salman Akram Method for fabricating semiconductor components by forming conductive members using solder
TW494560B (en) * 2001-04-16 2002-07-11 Megic Corp Ceramic package
TWI234261B (en) * 2004-09-10 2005-06-11 Touch Micro System Tech Method of forming wafer backside interconnects

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TW234261B B 2005.06.11
TW494560B B 2002.07.11

Also Published As

Publication number Publication date
CN1929105A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
CN100576554C (zh) 影像感测元件封装体及其制作方法
TWI662670B (zh) 電子元件封裝體及其製造方法
CN101312200B (zh) 影像感测装置及其制造方法
JP5258567B2 (ja) 半導体装置及びその製造方法
TWI619218B (zh) 晶片封裝體及其形成方法
US20080205014A1 (en) Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
WO2005022631A1 (ja) 半導体パッケージおよびその製造方法
JP2008091638A (ja) 電子装置およびその製造方法
CN105047629A (zh) 影像感测元件封装构件及其制作方法
CN104218022A (zh) 晶片封装体及其制造方法
CN101295686B (zh) 半导体装置及其制造方法
JP2008091639A (ja) 電子装置およびその製造方法
CN103213936B (zh) 制备圆片级mems惯性器件tsv堆叠封装结构的方法
JP2008091640A (ja) 電子装置およびその製造方法
CN103489846A (zh) 晶片封装体及其形成方法
JP2009176791A (ja) 配線基板及びその製造方法
JP2012015470A (ja) 撮像装置および撮像装置の製造方法
CN101807592A (zh) 固体摄像装置
US20130119524A1 (en) Chip package, method for forming the same, and package wafer
TWI234261B (en) Method of forming wafer backside interconnects
TWI523168B (zh) 半導體封裝之改良
CN104900616A (zh) 晶片封装体及其制造方法
CN101369591A (zh) 影像感测元件封装体及其制作方法
CN100413067C (zh) 芯片封装结构与其晶圆级封装形成方法
TW202011557A (zh) 具有內埋基板的線路載板及其製作方法與晶片封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20140908

EXPY Termination of patent right or utility model