CN100410747C

CN100410747C - 多区域垂直配向液晶显示面板

Info

Publication number: CN100410747C
Application number: CNB2006101216742A
Authority: CN
Inventors: 杨家荣; 苏振嘉; 陈玠廷; 张庭瑞
Original assignee: AU Optronics Corp
Current assignee: AUO Corp
Priority date: 2006-08-28
Filing date: 2006-08-28
Publication date: 2008-08-13
Anticipated expiration: 2026-08-28
Also published as: CN1912696A

Abstract

本发明公开了一种多区域垂直配向液晶显示面板，包括阵列基板、彩色滤光片基板、多个凸块图案，以及多个透明电极图案。各凸块图案包括主要凸块，对应于像素区，以及至少一个凸块翼，对应于数据线或扫描线，且各主要凸块包括第一突出物，连接于各主要凸块的侧边。各透明电极图案含有V形狭缝，V形狭缝包括多个细微狭缝，位于V形狭缝的内侧边与外侧边，其中位于V形狭缝外侧边且靠近数据线的细微狭缝具有不同的长度。

Description

多区域垂直配向液晶显示面板

技术领域

本发明涉及一种多区域垂直配向液晶显示面板，尤指一种利用凸块图案改善液晶分子排列能力，以及利用透明电极图案改善电场分布的多区域垂直配向液晶显示面板。

背景技术

随着大尺寸液晶显示面板的推出，液晶显示面板必须具备广视角特性方能满足使用上的需求。因此，具有广视角特性的多区域垂直配向(multi-domainvertical alignment，MVA)液晶显示面板已成为目前大尺寸平面显示面板的主流产品。

请参考图1，图1为现有多区域垂直配向液晶显示面板的示意图。如图1所示，多区域垂直配向液晶显示面板10含有第一基板12、第二基板14以及填充在第一基板12与第二基板14之间的液晶分子16。第一基板12含有多个薄膜晶体管(图未示出)、设置在第一基板12上的多个像素电极18、设置在像素电极18上的多个第一凸块20、以及覆盖第一凸块20与像素电极18的第一配向膜22。第二基板14含有共用电极24、多个第二凸块26、以及覆盖第二凸块26与共用电极24的第二配向膜28。

如图1所示，通过第一凸块20与第二凸块26的设置，液晶分子16在多区域垂直配向液晶显示面板10的像素区内会沿不同方向倾倒，而可使像素区形成多个显示区域。如此一来，可获得广视角的特性。

现有多区域垂直配向液晶显示面板虽具有广视角，然而液晶分子的排列在邻近凸块结构处会受到凸块结构的影响而变差，而容易在显示画面时发生残影现象(image retention)。请参考图2，图2说明了现有多区域垂直配向液晶显示面板的残影现象。如图2所示，在现有多区域垂直配向液晶显示面板要依序显示黑色画面D1、灰色画面D2、黑白马赛克画面D3和白色画面D4的情况下，白色画面D4会由于液晶分子排列不佳而无法正常显示，而产生残影现象。

发明内容

本发明的目的在于提供一种利用凸块图案改善液晶分子排列能力，以及利用透明电极图案改善电场分布的多区域垂直配向液晶显示面板。

为达上述目的，本发明提供一种多区域垂直配向液晶显示面板，其包括阵列基板；彩色滤光片基板，与该阵列基板平行排列；和多个透明电极图案，设置在该阵列基板面对该彩色滤光片基板的一侧。阵列基板包括多条扫描线与多条数据线，这些扫描线与这些数据线在阵列基板上定义出多个像素区。各该透明电极图案对应各该像素区，且各该透明电极图案含有V形狭缝，该V形狭缝具有二端点，该V形狭缝的二端点分别朝向同一数据线，该V形狭缝还具有多个细微狭缝，位于V形狭缝的内侧边与外侧边，其中位于V形狭缝的该二端点的外侧边且靠近数据线的细微狭缝具有不同的长度。

为达上述目的，本发明提供一种多区域垂直配向液晶显示面板，其包括阵列基板；彩色滤光片基板，与该阵列基板平行排列；和多个凸块图案，设置在该彩色滤光片基板面对该阵列基板的一侧。阵列基板包括多条扫描线与多条数据线，该扫描线与该数据线在该阵列基板上定义出多个像素区。各该凸块图案包括主要凸块，对应于各该像素区，以及至少一个凸块翼，对应于该数据线或该扫描线，并与该主要凸块的至少一个端点连接，且各该主要凸块包括第一突出物，连接到各该主要凸块的侧边上。

以下为有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用于对本发明加以限制。

附图说明

图1为现有多区域垂直配向液晶显示面板的示意图。

图2说明了现有多区域垂直配向液晶显示面板的残影现象。

图3至图6为本发明优选实施例多区域垂直配向液晶显示面板的布局示意图。

图7为本发明的多区域垂直配向液晶显示面板沿图6的切线AA’的剖面示意图。

图8为本发明的多区域垂直配向液晶显示面板沿图6的切线BB’的剖面示意图。

简单符号说明

10 多区域垂直配向液晶显示面板

12 第一基板

14 第二基板 16 液晶分子

18 像素电极 20 第一凸块

22 第一配向膜 24 共用电极

26 第二凸块 28 第二配向膜

30 阵列基板 32、32’ 扫描线

34、34’数据线 36 像素区

38 储存电容导线 40 透明电极图案

42V 形狭缝 42a 端点

42b 端点 421 内侧边

422 外侧边 44 细微狭缝

50 彩色滤光片基板 52 黑色矩阵图案

54 凸块图案 54a 主要凸块

54b 凸块翼 541 侧边

542 侧边 56a 第一突出物

56b 第二突出物 56c 第三突出物

56d 第四突出物

80 多区域垂直配向液晶显示面板

82 液晶层 A10、A11 虚线区域

具体实施方式

请参考图3至图6，图3至图6为本发明优选实施例多区域垂直配向液晶显示面板的布局示意图，其中图3为阵列基板的布局示意图，图4为V形狭缝的放大示意图，图5为彩色滤光片基板的布局示意图，而图6则为彩色滤光片基板与阵列基板迭合后的布局示意图。值得说明的是为突出本发明的特征，图3至图6中仅绘示单一像素区。如图3至图6所示，本实施例的多区域垂直配向液晶显示面板80包括阵列基板30；与阵列基板30平行排列的彩色滤光片基板50；和设置在阵列基板30与彩色滤光片基板50之间的液晶层(图未示出)。

如图3所示，阵列基板30包括多条扫描线32、32’与多条数据线34、34’，扫描线32、32’与数据线34、34’在阵列基板30上定义出多个像素区36。各像素区36之内还含有多条储存电容导线(storage capacitor bus line)38，与扫描线32、32’平行设置并贯穿像素区36。

阵列基板30还包括多个透明电极图案40，设置在阵列基板30面对彩色滤光片基板50的一侧并对应各像素区36。各透明电极图案40含有多条与扫描线32、32’和数据线34、34’斜交的狭缝(slit)，其中该狭缝含有对称于储存电容导线38的V形狭缝(V-shaped slit)42和条状狭缝，其中V形狭缝42具有完整的V字形。如图4所示，V形狭缝42具有二端点42a、42b，且V形狭缝42的二端点42a、42b朝向数据线34’。V形狭缝42的内侧边421与外侧边422均包括多个细微狭缝(fine slit)44，位于V形狭缝42的内侧边421与外侧边422，其中位于V形狭缝42的外侧边422且靠近数据线34’的细微狭缝44具有不同的长度。更精确地说，细微狭缝44在此区域具有先递增再递减的长度，即越靠近数据线34’的细微狭缝44具有变化的长度。在本实施例中，位于V形狭缝42的内侧边421的细微狭缝44具有不同长度的设计，但不限于此而也可为具有相同长度的设计。另外，透明电极图案40的其它狭缝也可视需要而含有细微狭缝的设计。此外，如图3所示，左侧虚线区域A10和A11中，细微狭缝44具有先递增再递减的长度，即越靠近数据线34的细微狭缝44具有变化的长度，虚线区域A10和虚线区域A11中的细微狭缝44可为对称于储存电容导线38的对称结构。

如图5所示，彩色滤光片基板50含有黑色矩阵图案52，对应于阵列基板30的扫描线32、32’，数据线34、34’与储存电容导线38，以及多个凸块图案54，设置于面对阵列基板30的一侧。各凸块图案54包括至少一个主要凸块(main bump)54a，对应于各像素区36，以及至少一个凸块翼(bumpwing)54b，对应于各数据线34、34’或各扫描线32、32’，凸块翼54b与主要凸块56a的至少一个端点连接，且主要凸块54a与凸块翼54b具有锐角夹角α。主要凸块54a包括第一突出物56a，连接于主要凸块54a的侧边541，且第一突出物56a与其相对应的主要凸块54a端点的距离d1约为8至15微米，并以10微米为优选。主要凸块54a还含有第二突出物56b，连接到主要凸块54a上与第一突出物56a的同一侧边541，且第二突出物56b与其相对应的第一突出物56a的距离d2约为20至50微米之处，并以27至30微米为优选。

另外，主要凸块54a还包括第三突出物56c与第四突出物56d，连接到主要凸块54a相对于第一突出物56a与第二突出物56b的另一侧边542，且第三突出物56c对应第一突出物56a设置，而第四突出物56d对应第二突出物56b设置。在本实施例中，第一突出物56a、第二突出物56b、第三突出物56c与第四突出物56d的长度约为1.5微米，但不限于此，且其剖面或上视形状可为长方形、三角形、多边形或半圆形等，同时第一突出物56a、第二突出物56b、第三突出物56c与第四突出物56d可具有相同的形状或不同的形状。

如图6所示，彩色滤光片基板50的凸块图案54与阵列基板30的透明电极图案40相对应设置。精确地说，凸块图案54的主要凸块54a与透明电极图案40的狭缝呈现平行交错方式排列。

请继续参考图7与图8，并同时参考图6，图7为本发明的多区域垂直配向液晶显示面板80沿图6的切线AA’的剖面示意图，图8为本发明的多区域垂直配向液晶显示面板80沿图6的切线BB’的剖面示意图。如图7所示，在较远离数据线34’的区域，主要凸块54a位于透明电极图案40的正上方，即主要凸块54a与V型狭缝42为交错排列，因此使设置在阵列基板30与彩色滤光片基板50之间的液晶层82形成多区域配向。如图8所示，在较靠近数据线34’的区域，由于细微狭缝44的长度增加，主要凸块54a与透明电极图案40的边缘切齐，以发挥改善电场分布的效果。

综上所述，本发明在凸块图案的特定位置上具有突出物的设计，而此设计有助于液晶分子在施加电压时倾倒至预设的位置，不致发生液晶分子排列不佳的问题。另外，本发明在靠近数据线处加入具有递增长度的细微狭缝设计，可有效降低透明电极图案边缘处横向电场的影响，也可有效改善液晶分子的排列。值得说明的是本发明的凸块图案设计与细微狭缝设计可视需求单独应用，或同时应用于多区域垂直配向液晶显示面板。

以上所述仅为本发明的优选实施例，所有依照本发明权利要求范围所做的等同变化与修改，都应属于本发明的涵盖范围。

Claims

1. 一种多区域垂直配向液晶显示面板，包括：

阵列基板，包括多条扫描线与多条数据线，所述扫描线与所述数据线在所述阵列基板上定义出多个像素区；

彩色滤光片基板，与所述阵列基板平行排列；

液晶层，设置在所述阵列基板和所述彩色滤光片基板之间；以及

多个透明电极图案，设置在所述阵列基板面对所述彩色滤光片基板一侧并对应各所述像素区，各所述透明电极图案含有V形狭缝，所述V形狭缝具有二端点，且所述二端点朝向同一数据线，所述V形狭缝包括多个细微狭缝，位于所述V形狭缝的内侧边与外侧边，其中位于所述V形狭缝的该二端点的所述外侧边且靠近所述数据线的所述多个细微狭缝具有不同的长度。

2. 如权利要求1所述的多区域垂直配向液晶显示面板，其中位于所述V形狭缝的所述外侧边且靠近所述数据线的所述细微狭缝的长度为递增。

3. 如权利要求1所述的多区域垂直配向液晶显示面板，其中所述阵列基板另含有多条储存电容导线，平行于所述扫描线并贯穿所述像素区，且所述V形狭缝对称于所述储存电容导线。

4. 一种多区域垂直配向液晶显示面板，包括：

阵列基板，其包括多条扫描线与多条数据线，所述扫描线与所述数据线在所述阵列基板上定义出多个像素区；

彩色滤光片基板，与所述阵列基板平行排列；

多个凸块图案，设置在所述彩色滤光片基板面对所述阵列基板的一侧，各所述凸块图案包括主要凸块，对应于各所述像素区，以及至少一个凸块翼，对应于所述数据线或所述扫描线，并与所述主要凸块的至少一个端点连接，且各所述主要凸块包括第一突出物，连接到各所述主要凸块的侧边上。

5. 如权利要求4所述的多区域垂直配向液晶显示面板，其中所述第一突出物设置在距离其相对应的所述主要凸块的所述端点8至15微米之处。

6. 如权利要求5所述的多区域垂直配向液晶显示面板，其中各所述主要凸块还包括第二突出物，连接到所述主要凸块上与所述第一突出物的同一侧边，且距离其相对应的所述第一突出物20至50微米之处。

7. 如权利要求6所述的多区域垂直配向液晶显示面板，其中各所述主要凸块还包括第三突出物，连接到所述主要凸块的另一侧边，且与所述第一突出物相对应设置。

8. 如权利要求7所述的多区域垂直配向液晶显示面板，其中各所述主要凸块还包括第四突出物，连接到所述主要凸块的另一侧边，且与所述第二突出物相对应设置。

9. 如权利要求4所述的多区域垂直配向液晶显示面板，其中各所述第一突出物的长度大于1.5微米。

10. 如权利要求4所述的多区域垂直配向液晶显示面板，其中各所述主要凸块与其对应的所述凸块翼之间具有锐角夹角。

11. 如权利要求4所述的多区域垂直配向液晶显示面板，还包括多个透明电极图案，设置在所述阵列基板面对所述彩色滤光片基板的一侧并对应各所述像素区，各所述透明电极图案含有V形狭缝，所述V形狭缝具有二端点，且所述二端点朝向同一数据线，所述V形狭缝包括多个细微狭缝，位于所述V形狭缝的内侧边与外侧边，其中位于所述V形狭缝的所述外侧边且靠近所述数据线的所述细微狭缝具有不同的长度。

12. 如权利要求11所述的多区域垂直配向液晶显示面板，其中位于所述V形狭缝的所述外侧边且靠近所述数据线的所述细微狭缝的长度为递增。

13. 如权利要求11所述的多区域垂直配向液晶显示面板，其中所述阵列基板还含有多条储存电容导线，平行于所述扫描线并贯穿所述像素区，且所述V形狭缝对称于所述储存电容导线。