CN100383664C - 低成本光刻技术 - Google Patents

Abstract

本发明提出的低成本光刻技术基于两种方案：1.使用低精度的nF开口掩模版(开口大小～nF，n＞1)形成高精度的开口类图形(开口大小～1F)；2.通过使用运算型光刻系统和/或光刻编程系统来提高掩模版的再使用率。它可以用来实现光刻编程集成电路等。低成本光刻技术中的图形分布还能应用到高精度掩模版中，实现高阶修正掩模版(即对掩模版图形进行高阶修正)和掩模版的冗余修复(即通过冗余掩模图形来修复有缺陷的掩模版)。

Description

低成本光刻技术

技术领域

本发明涉及集成电路领域，更确切地说，涉及低成本光刻技术。

背景技术

光刻技术是在集成电路(IC)中形成薄膜图形的关键工艺技术，它包括掩模版的制造、光刻和其它相关的工艺技术。随着大规模集成电路(VLSI)技术的进步，掩模版越来越昂贵，例如，一张0.13μm技术的掩模版价格一般在3万美元左右，移相掩模版(phase-shift mask，简称为PSM)的价格可能超过10万美元；一套0.13μm技术的掩模版价格已接近100万美元。对于中小批量生产的IC来说，掩模版成本已成为其成本的很大部分。针对开口类图形(如层间连接和分段线)、高精度掩模版(如OPC和PSM掩模版)、定制集成电路(如SCIC和ASIC)等的昂贵光刻成本，本发明提出一种低成本光刻技术。

1.开口类图形

在开口类图形的工艺过程中，光刻胶中形成了开口图形。在IC中有多种开口类图形。最常见的有层间连接和分段线。

图1A、图1CA-图1CB描述一常规层间连接(即高层和低层互连线162、174之间的物理连接50va)。它是一1F通道孔，即其特征尺寸Dv(图1C)小于等于1F(1F为互连线162、174线宽Dm、Dl的最小值)。1F通道孔要求对其掩模版上开口图形的形状有精确的控制，故它需要使用昂贵的制版方法(如电子束扫描曝光)。同时，这种“有边界的通道孔(bordered via)”50va(即50va完全位于互连线162、174的重叠区域内)在与高低两层互连线162、174进行光刻曝光时，需要很高的套刻精度，故其光刻工艺具有很高成本。

图1BB描述一分段线161S，图1BA描述一连续线161C。该分段线161S含有二分段161’、161”，它们可以认为是连续线161C被一分段缺口(开口)161g断开后形成的(参见图13)。一般说来，如果161’向右延伸，它能与161”重合。

2.高精度掩模版

高精度掩模版包括光学接近纠正掩模版(optical proximity correction，简称为OPC)和PSM掩模版。它们使光刻技术具有超过常规成像的能力。OPC和PSM掩模版均为掩模图形提供了一阶修正：OPC掩模版在掩模图形上增加了serif以抵消由于散射导致的图形畸变；PSM掩模版增加了移相材料以抵消图形散射。这样在硅片上得到更为理想的图形。一般说来，OPC和PSM只能对零级图形(零级图形为直接与硅片图形对应的掩模版图形，即硅片图形放大R倍后的图形)进行一阶修正，且一阶修正图形与零级图形合并在一起。有关OPC和PSM的细节，可参考“Silicon Processing for the VLSl Era”，Vol.1，2^ndEd.，Wolf和Tauber著。OPC和PSM均会使光刻成本极大地增加。

3.定制集成电路

定制集成电路包括半定制集成电路(semi-custom integrated circuit，简称为SCIC)和专用集成电路(application-specific integrated circuit，简称为ASIC)。在SCIC中，用户只参与有限数目布线层。SCIC的制造厂家预先制造了大量半成品硅片，即母片。在这些母片上只完成了晶体管图形，布线层可以根据用户的需求定制。在SCIC中有两个重要概念：一为SCIC产品(SCIC product)，另一为SCIC族(SCIC family)。一SCIC族包括多种SCIC产品。每种SCIC产品中的所有芯片都具有相同的晶体管和互连线图形；一SCIC族中的所有芯片具有相同的晶体管图形，但它们可能具有不同的布线层图形。SCIC的各层薄膜图形可以分为通用膜图形和专用膜图形：通用膜图形在一SCIC族中通用，它通过通用掩模版形成；专用膜图形只由一SCIC产品专用，它通过专用掩模版形成。在存储器领域里，SCIC的一个重要代表是只读存储器(ROM)；在逻辑电路领域里，SCIC的一个重要代表是可编程门阵列(PGA)。

在只读存储器(ROM)中，存储元可以位于水平互连线和垂直互连线的交叉处。存储元代表的数字信息通过通道孔的存在与否来决定。对于分别使用图1CA-图1CB、属于同一ROM族中两种不同ROM产品来说，它们存储不同的数字信息：在图1CA中，存储元93、94分别代表逻辑“0”、“1”；在图1CB中，分别代表“1”、“0”。ROM的一个特例是三维只读存储器(参见中国专利ZL 98119572.5)。在3D-ROM的水平互连线和垂直互连线的交叉处还有一3D-ROM膜(又称为准导通膜)。

可编程门阵列(PGA)通过通道孔的存在与否来设置互连线之间的连接。对于分别使用图1CA-图1CB、属于同一PGA族中两种不同PGA产品来说，它们有不同的互连线连接：在图1CA中，水平互连线162和竖直互连线173、174相连；在图1CB中，它只和竖直互连线173相连。

PGA还可通过互连线分段来设置互连线。譬如说，如使用图1BB的互连线掩模版，两个互连段161′、161″可分别用于不同的互连线连结，且具有较小的容性负载；另一方面，如使用图1BA的互连线掩模版，则互连线161C为一连续线。图1BA-图1BB中的互连线图形可以用在不同的互连线设置中。

另一种定制集成电路为ASIC。ASIC具有芯片面积小，速度快等优点。现有技术中，ASIC产品中所有的掩模版都需定制。数目众多的定制掩模版导致ASIC，尤其是中小批量生产的ASIC价格很高。即使在多家代工厂(foundry)的Shuttle program中，一个5mm×5mm芯片的价格为～7.5万美元。如此高昂的价格难以被多数设计公司承受。

在具体描述本发明之前，需作一说明：本说明书中图形的大小、尺寸、长度、宽度可能是硅片上图形的大小、尺寸、长度、宽度，也可能是掩模版上图形的大小、尺寸、长度、宽度，对此一般不作特别区分，但读者应从上下文中推出。譬如说，本说明书并不特别区别硅片上的最小尺寸F_W和掩模版上相应的尺寸F_M(F_M＝F_W×R，R为光刻机的图形缩小倍数)。如果上下文是硅片图形，则F指F_W；如果上下文是掩模版图形，则F指F_M。

本发明中缩写的全称：

R-光刻机的图形缩小比                        ODP-开口定义面

F-工艺支持的最小硅片尺寸或对应的掩模版尺寸  LMP-光调制面

SCIC-半定制集成电路                         LMC-光调制元

ASIC-专用集成电路                           DFL-易于光刻编程的设计

OPC-光学接近修正                            UOPM-均匀开口可编程掩模版

PSM-移相掩模版                              UMLM-均匀互连线掩模版

OPM-开口可编程掩模版                        LP-光刻编程

发明目的

本发明的主要目的是提供一种低成本光刻技术。

本发明的另一目的是降低掩模版成本。

本发明的另一目的是降低光刻及相关工艺成本。

本发明的另一目的是降低高精度掩模版的成本并提高其光刻精度。

根据这些以及别的目的，本发明提出了多种低成本光刻技术。

发明内容

本发明提出的低成本光刻技术基于两种方法：1、使用低精度的掩模版(如nF开口掩模版，开口大小～nF，n＞1)制造高精度的薄膜图形(如开口类图形，开口大小～1F)；2、提高掩模版的再使用率(如使用运算型光刻系统和/或光刻编程系统)。低成本光刻技术可以用来制造光刻编程集成电路等。另一方面，低成本光刻技术中的图形分布法还能应用到高精度的掩模版中，实现高阶修正掩模版(即对掩模版图形进行高阶修正)和掩模版的冗余修复(即通过冗余掩模图形来修复有缺陷的掩模版)。

1.nF开口类图形极其相关工艺

本发明提出了一种利用低精度(故成本也低)掩模版来形成高精度薄膜图形的方法。该方法尤其适合于开口类图形的形成(如层间连接和分段线)。对于层间连接来说，在垂直于高层互连线的方向上，层间连接(开口)的宽度由高层互连线决定；在沿高层互连线的方向上，层间连接(开口)的宽度可以比低层互连线的宽度大。对分段线来说，开口(缺口)的大小最好能大于互连线的线宽。相应地，在这些图形中的开口大小能比与之相互作用的互连线宽。因互连线的最小宽度为1F，故开口的宽度可为nF，其中n＞1。换句话说，nF开口掩模版(n＞1，特征尺寸＞1F)能用来实现高精度开口类图形(特征尺寸～1F)。它有如下优点：1、由于其特征尺寸较大，nF开口掩模版成本较低；2、因它对边缘形状误差有较高容忍度，nF开口掩模版可用低精度的制版方法来制造，甚至在加工厂中利用常规光刻机制造；3、在光刻工艺中，nF开口图形与高低层互连线图形之间的套刻对准精度要求较低。因此，该工艺是一低成本光刻工艺。

在本说明书中，使用nF开口掩模版形成的互连线层间连接被称为aiv。在其工艺流程中，最好能使用平面化填充(damascene)技术，尤其是双重平面化填充(dual damascene)技术。在双重平面化填充的图形转换过程中，可以采取嵌入式nF开口图形、nF开口先沟道后、沟道先nF开口后等方案。另一方面，对于分段线，可通过在nF开口掩模版与连续互连线掩模版之间进行光刻“或”运算来实现。

2.运算型光刻系统

在运算型光刻系统中，硅片上的最终图形是由多个掩模图形通过一系列光刻逻辑运算形成的。一般说来，光刻逻辑运算包括光刻“或”和光刻“与”运算。光刻“或”运算可以通过对一硅片进行多次曝光来实现。光刻“与”运算可以通过对曝光光路进行多次滤光来实现。

运算型光刻系统的一个重要应用是图形分布。所谓图形分布，是指将硅片图形分布到多个掩模版上，或一个掩模版的多个掩模区上(即图形分布掩模版)。通过对这些掩模版(区)进行光刻逻辑运算，可在硅片上得到所需的图形。使用图形分布可以提高掩模版的再使用率。图形分布法还可应用在高精度掩模版中，实现高阶修正掩模版。

A.  成熟掩模版和易变掩模版

在集成电路设计中，经常遇到这种情况，电路的某一部分已很成熟(成熟电路)，但另一部分里某层薄膜的图形须经常变动(易变电路)。使用常规光刻技术，对应于每一次变动，都需要订购一张新的掩模版，这将造成极大的浪费。另一方面，使用图形分布，可以将该硅片图形分放在两张掩模版(区)上：一张对应于成熟电路(成熟掩模版)，另一张对应于易变电路(易变掩模版)。成熟掩模版可以使用在多种产品上，这样能提高掩模版的再使用率。此外，易变掩模版上的信息量一般较小，因而其制造相对容易，耗时相对较少，且成本较低。

B.高阶修正掩模版

图形分布的一重要应用领域是高阶修正掩模版。现有技术中，掩模图形之间的间距很小而不能容纳掩模图形的高阶修正结构。图形分布使掩模图形的间距比常规掩模版大很多。这至少有两个好处：1、掩模图形之间的接近效应(proximity effect)减少很多，因而能极大地减少了OPC运算量；2、更重要的是，掩模图形之间较大的间距可以用来设计一些更复杂的高阶修正结构，从而在使用同样光刻机的情况下，高阶修正掩模版可以得到更好的分辨率。高阶修正掩模版可以是二元掩模版，这能极大地降低掩模版成本。

3.光刻编程系统

光刻编程系统通过提高掩模版的再使用率来降低光刻成本，其核心技术是可编程掩模版。可编程掩模版是“软”掩模版，它可以根据设置数据调整图形。一种具有广泛用途和极佳可制造性的可编程掩模版是开口可编程掩模版(opening-programmable mask，简称为OPM掩模版)，它可以控制各种开口图形(如层间连接、分段线的缺口)的存在与否。

在使用光刻编程系统时，最理想的情形是：存在一块或多块通用掩模版，它(们)可运用于大多数IC薄膜的光刻工艺中。通用掩模版的典型例子包括：均匀OPM掩模版(UOPM掩模版)、均匀互连线掩模版(UMLM掩模版)等。UOPM掩模版上所有可编程开口具有相同尺寸和相同间距，且最好为1F或2F。UMLM掩模版上的互连线具有相同宽度和相同间距，且最好为1F。为了与这些通用掩模版配套，在设计版图时最好能遵循“易于光刻编程的设计(design-for-litho-programming，简称为DFL)”，如：a.硅片上的层间连接最好与UOPM掩模版的一可编程开口对应；b.至少互连线编程区域内的互连线具有相同宽度和周期(pitch)，其宽度最好小于等于UOPM掩模版开口的尺寸，周期最好等于一个或半个UOPM掩模版开口的周期。

4.低成本光刻技术的应用

低成本光刻技术将nF开口掩模版、光刻编程系统与运算型光刻系统等技术有机地结合起来，从而极大地降低光刻成本。除了可以用来实现可编程系统芯片和可编程线状图形以外，它还可以用来实现对掩模版的冗余修复和光刻编程集成电路。

A.掩模版的冗余修复法

现有技术中，在修复缺陷主掩模版(在理想的、无缺陷的情形下，主掩模版能产生所需的硅片图形)时，一般采取缺陷处修复，即先清理主掩模版上的缺陷图形，然后直接在该缺陷处形成纠错结构。因为掩模图形具有精细结构且其周围具有密集的掩模图形，缺陷处修复很难只清理缺陷图形，而不损伤缺陷附近的、好的掩模图形。对OPC和PSM掩模版来说，更难对它们直接进行修复。

利用运算型光刻系统中引入的图形分布法，可以实现对掩模版的冗余修复法。其具体实现方法如下：首先清理或抹黑缺陷图形(清理或抹黑由今后光刻时采用的光刻逻辑运算决定)，然后在掩模版的其它区域(即冗余掩模区，或另一掩模版，即冗余掩模版。注意，冗余掩模区不在缺陷图形处)上形成纠错结构。这些冗余掩模区(版)内的纠错结构可以通过光刻逻辑运算与主掩模区上的图形在硅片上形成所需的图形。因为纠错结构形成在一张掩模版的不同区域或不同掩模版上，故其形成过程不会影响主掩模版上“好的”掩模图形。该方法的另一优点是，在清理或抹黑缺陷图形时不需要象现有技术一样要求很高的精度，即使有部分好的掩模图形在清理或抹黑过程中被损伤，可在冗余掩模区(版)轻易地复制这些损伤的掩模图形。所以，这种冗余修复法更可靠，它能提高掩模版的成品率并尤其适合于OPC和PSM掩模版。

B.光刻编程集成电路

低成本光刻技术可以用来实现光刻编程集成电路(litho-programmable IC，简称为LP-IC)。LP-IC中含有至少一层光刻编程薄膜，每层薄膜上有多个光刻编程开口类图形(如层间连接和分段线)。这些开口图形可以通过UOPM掩模版和UMLM掩模版来实现。在LP-IC的流程中，用户首先产生一套用户数据，该用户数据在芯片中由一组定制薄膜表示；然后用户对加工厂下一订单。相应地，加工厂因而会给出一报价，故该订单的预期收入为订单定量与加工厂报价的乘积。对于LP-IC来说，该预期收入可以低于对应于该定制薄膜的常规(非编程)定制掩模版的价格。而对于现有技术来说，如需完成同一订单，其制造成本，包括工艺和材料成本，应至少高于这些定制掩模版的价格。相应地，它们的预期收入应大于定制掩模版的价格。

LP-IC的一重要应用是光刻编程SCIC(LP-SCIC)。在LP-SCIC中，至少一部分定制薄膜是通过光刻编程形成的。LP-SCIC包括光刻编程只读存储器(LP-ROM)和光刻编程门阵列(LP-PGA)。LP-IC的另一重要应用-光刻编程ASIC(LP-ASIC)-进一步发挥低成本光刻技术的优势，在其后端工艺中实现无(至少无昂贵)定制掩模版化。LP-ASIC的设计需要遵循更严格的“用于ASIC的、易于光刻编程的设计(ASIC-DFL)”规则：在至少一层金属层中，最好所有的金属线都沿第一方向排列，且它们的宽度和间隔最好是1F；在与之相邻的金属层中，最好所有的金属线都沿第二方向排列，且它们的宽度和间隔最好是1F。通过重复使用通用掩模版(如UOPM掩模版和UMLM掩模版)，能实现LP-ASIC的布线层。因为通用掩模版可以用在多个LP-ASIC产品中，故它们分摊到每个芯片上的成本很低。

附图说明

图1A-图1CB表示多种现有技术使用的开口类图形。

图2A表示一种nF开口图形极其与之相互作用的线条图形，图2B表示该nF开口的核心部分和边缘部分，图2C表示一nF(1＜n＜2)开口图形，图2DA-图2DB表示一nF(n≥2)开口图形及其截面图。

图3A-图3C描述一aiv特例。

图4AA-图4CC表示aiv中各层介质膜的多个特例。

图5A-图5D(包括图5A’)描述各种基于常规金属化工艺的aiv流程。

图6A-图6C’描述各种基于单一平面化填充工艺的aiv流程

图7AA-图7CE’描述各种基于双重平面化填充工艺的aiv流程。

图8A-图8C解释“或”型光刻系统的概念。

图9AA-图9EG描述“或”型光刻系统的几个实施例。

图10A-图10C解释“与”型光刻系统的概念。

图11A-图11B描述“与”型光刻系统的二实施例。

图12A-图12C描述一通过光刻“或”运算实现系统芯片中通道孔的实施例。

图13A-图13FC描述多种通过光刻“或”运算实现分段线的掩模版及工艺流程。

图14AA-图14DC描述几个通道孔图形的高阶修正结构。

图15AA-图15BC描述几个线条图形的高阶修正结构。

图16AA-图16DB描述薄膜掩模版的几种实施例。

图17AA-图17DB解释光刻编程系统的概念。

图18A-图18B表示两种通用掩模版。

图19A-图19BC描述多种遵循“易于光刻编程的设计(DFL)”的通道孔和互连线。

图20A-图20CB描述多种利用混合型光刻系统实现的可编程SoC开口图形和线状图形。

图21AA-图21DC表示多种掩模版的冗余修复法。

图22描述一种光刻编程集成电路(LP-IC)的流程。

图23AA-图23F描述多种光刻编程ASIC的实施方法。

为简便计，在本说明书中，如果一个图号缺应有的后缀，则表示它代表所有具有该后缀的图。如图14指图14AA-图14DC；图14A指图14AA-图14AC。

具体实施方式

1.nF开口类图形及相关工艺

根据本发明，可以利用低精度掩模版(如nF开口掩模版)来实现高精度的开口类图形(如层间连接和分段线)。

A.nF开口类图形

在开口类图形的工艺过程中，光刻胶中形成了开口图形。图2A描述一开口50o。它可以和与其相邻的金属线162(和174)相互作用。如果金属线162、174位于相邻的两金属层中，则开口50o可以在它们之间形成层间连接；另一方面，开口50o也可以将金属线162分为两段162l、162r。相应地，层间连接和分段线被称为开口类图形(也参见图1)。对于层间连接，开口50o的尺寸Wo、Lo可大于该处互连线162、174的线宽Dl、Dm(～1F)；对于分段线，开口50o的大小Wo可以大于互连线162的线宽Dm(～1F)。换一句话说，开口50o的大小Wo(和Lo)可以大于与之相互作用的互连线的线宽Dm(和Dl)。相应地，开口50o被称为nF开口(n＞1，如n＝2)，譬如说，0.13μm技术中的开口类图形可以使用0.25μm技术的开口掩模版。很明显，这些掩模版将更廉价。

图2B表示nF开口掩模版50om上nF开口50o的核心部分50oc和边缘部分50op。在对开口图形50o曝光时，只需保证其核心部分50oc能充分曝光，而其边缘部分50op的曝光程度和精度则无较高要求(其理由见图3AA-图3BB和图13A-图13FC)。由于nF开口掩模版对开口50o的边缘形状误差有较高容忍度，因而在制版时没有必要使用高精度且昂贵的电子扫描法，而可采用低精度的制版法，如可在加工现场的常规光刻机中制造掩模版，这样能极大地降低掩模版成本并缩短周转时间。此外，在曝光时，nF开口掩模版与高低两层互连线掩模版之间的套刻(alignment)精度要求不高，故它的光刻工艺成本也较低。

现有技术中，相邻开口50va、50vb的尺寸Dv一般小于等于它们之间的间距Sv(图1CA)。而对于nF开口来说，如1＜n＜2，则相邻开口50oa、50ob的尺寸Do大于它们之间的间距So(图2C)；如n≥2，则相邻开口并在一起形成合并开口，如合并开口50o2是由两个开口合并形成的，合并开口50o4是由四个开口合并形成的(图2DA)。作为一个比较，在图2DA中还有一个独立开口图形50o1(即未与其它开口合并的)。独立开口图形50o1的一个边长Wo等于合并开口50o2、50o4的一个边长Wo2、Wo4，另一边长Lo小于合并开口的至少一另一边长Lo2、Lo4。现有技术中，即使两个通道孔相邻且与同一条高层互连线相连，它们在物理上仍是两个独立的通道孔，而合并开口50o2形成了一连续图形(图3DB)。这种含有合并开口的nF开口掩模版成本更低。

B.Aiv的技术特征

为区别常规的1F通道孔via，在本说明书中，基于nF开口掩模版的层间连接被称为aiv。图3A表示一用来形成图3C上标出的aiv 321a、322a的nF开口图形和高层互连线图形的相对位置，图3B表示这些nF开口图形和低层互连线图形的相对位置。由于图3的aiv结构含有沿aiv长度和宽度方向的截面图，故在图3及以后的图例中均使用这种aiv结构来解释本发明。这里，aiv的长度方向是指垂直于其高层互连线的方向；aiv的宽度方向是指沿其高层互连线的方向。nF开口321、322提供高层互连线311和低层互连线331、高层互连线312和低层互连线332之间的层间连接。硅片上的aiv图形是nF开口图形和高层互连线图形的交集。图3C是aiv 321a、322a沿A1-A2的截面图。沿aiv 322a的宽度方向，aiv的宽度2wa等于高层互连线312的宽度2wm，故在此方向上，aiv的精度由高层互连线掩模版决定，nF开口图形对aiv形状无影响。另一方面，在沿aiv 321a的长度方向上，aiv的长度1la等于nF开口321的长度1lo，它可以大于位于该aiv处的低层互连线331的宽度1wl。其实，只要aiv 321a的右边界1ar(对应于图3AA中nF开口图形321的右边界1r)不接触相邻的低层互连线332，则不会影响电路的正常工作。故nF开口图形在版图设计上有很大弹性。

在图2A-图3C中，层间连接是一双向连接(即沿其两个方向上的电阻都很低)。实际上，其它形式的层间连接也可以使用nF开口掩模版，它们包括可编程层间连接(如反熔丝)和单向连接(即其电阻沿一个方向较沿相反方向大，如3D-ROM元)。在一可编程层间连接中，aiv还含有一反熔丝膜；在一单向连接中，aiv还含有一ROM膜(也被称为准导通膜)。类似地，在这些器件中，aiv的长度也可以大于低层互连线的宽度，aiv的宽度可以等于高层互连线的宽度。它们的工艺流程与图2A-图3C中的(双向)连接类似。

在图3C中，低层互连线(如331、332)之间的绝缘介质被称为低层介质膜400l，aiv(如321a、322a)之间的绝缘介质被称为层间介质膜400a，高层互连线(如311、312)之间的绝缘介质被称为高层介质膜400m。这些介质膜的结构需要能满足aiv工艺的要求，其实施例由图4AA-图4CC给出。图4AA-图4CC表示几个介质膜的特例。

图4AA-图4AB描述几个低层介质膜400l的特例。图4AA中的低层介质膜400l含有一单一均匀的介质材料400d0。在图4AB中，低层互连线331两侧的低层介质膜400l具有至少两层介质膜400d8、400d9。介质膜400d9一般含有低介电常数的绝缘介质，如氧化硅、SiLK等；介质膜400d8可用作在刻蚀层间介质膜400a时的刻蚀停止膜，它可以含有氮化硅、高电阻率的多晶或非晶硅等。

图4BA-图4BC表示几个层间介质膜400a的特例。图4BA的特例使用一单一均匀的绝缘介质400d1。在图4BB中，层间介质膜400a包含两层介质膜400d2、400d3，介质膜400d2可用作刻蚀介质膜400d3时的刻蚀停止膜，它可以含有氮化硅、高电阻率的多晶或非晶硅等。介质膜400d3含有低介电常数的绝缘介质，如氧化硅、SiLK等。图4BC中的层间介质膜400a含有三层介质膜400d4、400d5、400d6，它们可互为上一层介质膜的刻蚀停止膜。这些介质膜的一个例子是：介质膜400d5含有低介电常数的绝缘介质，如氧化硅、SiLK等；介质膜400d4、400d6含有氮化硅、高电阻率的多晶或非晶硅等。

图4CA-图4CC表示几个高层介质膜400m的特例。图4CA的特例使用一单一均匀的绝缘介质400d10。在图4CB中，高层介质膜400m包含两层介质膜400d11、400d12，介质膜400d12可用作刻蚀介质膜400d11时的硬掩模版(hard mask)。这些介质膜的一个例子是：介质膜400d11含有低介电常数的绝缘介质，如氧化硅、SiLK等；介质膜400d12含有氮化硅、高电阻率的多晶或非晶硅等。图4CC中的高层介质膜400m含有三层介质膜400d13、400d14、400d15。它们最好能互为上一层介质膜的刻蚀停止膜。高层介质膜400m的第一例子是：介质膜400d14含有低介电常数的绝缘介质，如氧化硅、SiLK等；介质膜400d13、400d15均含有氮化硅、高电阻率的多晶或非晶硅等。它的第二例子是：介质膜400d14含有氧化硅、SiLK等；介质膜400d13含有氮化硅等；介质膜400d15含有高电阻率的多晶或非晶硅等。

C.Aiv的工艺流程

图5A-图7CE’描述几种aiv的制造流程。它们可以根据使用的金属化工艺分为基于常规金属化、单一平面化填充、双重平面化填充的aiv流程。

a.基于常规金属化工艺的aiv流程

图5A-图5D(包括图5A’)描述各种基于常规金属化的aiv工艺流程。在形成低层互连线331、332之后，生成层间介质膜400a，并通过nF开口掩模版对其进行图形转换(图5A)。在对层间介质膜400a进行刻蚀去胶后，淀积一层导体膜310m(图5B)。之后，对高层互连线掩模版进行曝光，然后刻蚀导体膜以形成高层互连线311、312(图5C)。最后，在高层互连线311、312之间填充高层介质膜400m并作平面化(图5D)。图5A’对图5A作了一个变化。在对层间介质膜400a进行图形转换之后，形成一个倾斜的边墙(taperedsidewall)。这种倾斜的边墙能方便高层互连线的刻蚀。它也能用于别的aiv结构中。

b.基于单一平面化填充的aiv流程

图6A-图6C’中的实施例采用单一平面化填充(single damascene)步骤来形成aiv。在层间介质膜400a中形成nF开口之后，即对其进行单一平面化填充(图6A)。这样，在nF开口内形成金属塞400p。之后，在此结构上形成一层导体膜，并通过高层互连线掩模版进行曝光，然后刻蚀导体膜形成高层互连线311、312。该刻蚀步骤可以将至少部分金属塞一起刻蚀掉(图6B)或停止在金属塞400p上(图6B’)。最后，在高层互连线311、312之间填充高层介质膜400m并作平面化，以完成高低互连线之间的连接(图6C、图6C’)。

c.基于双重平面化填充的aiv流程

在aiv的工艺流程中，最好能充分利用双重平面化填充(dual damascene)的优势。基于双重平面化填充的aiv工艺流程可以使用嵌入式nF开口图形(图7AA-图7AF，包括图7AA’、图7AE’)、nF开口先沟道后(图7BA-图7BH)、沟道先nF开口后(图7CA-图7CF，包括图7CE’)等方案。

图7AA-图7AF描述一种使用嵌入式nF开口图形的双重平面化填充步骤并用之来实现aiv的工艺流程。所谓嵌入式nF开口图形是指nF开口图形被嵌入在层间介质膜400a和高层介质膜400m之间。其实现方法包括如下步骤：首先，在低层互连线331、332上形成层间介质膜400a(图7AA)。该层间介质膜400a可以采用图4BC中层间介质膜400a的结构，即含有三层介质膜400d4、400d5、400d6。然后，通过光刻将nF开口图形321、322转换到介质膜400d6中(图7AB)。之后，再淀积高层介质膜400m并通过高层互连线掩模版进行曝光(图7AC)。这里，高层介质膜400m可以采用图4CA中高层介质膜的结构。在曝光后，对高层介质膜400m和介质膜400d5进行刻蚀直到介质膜400d4被暴露(图7AD)。然后，将介质膜400d4刻蚀去掉并暴露低层互连线331、332。这样，形成aiv 321a、322a和沟道311t、312t(图7AE)。最后，在aiv 321a、322a和沟道311t、312t中填充金属以形成aiv和高层互连线(图7AF)。

与一般的“无边界的双重平面化填充(borderless dual damascene)”相比，本发明中aiv的长度1la可以大于低层互连线331的宽度1wl。为了避免在刻蚀介质膜400d4时过度损伤暴露的低层介质膜400l，层间介质膜400a的底部最好含有刻蚀停止膜400d2，或低层互连线331上表面的两侧最好具有刻蚀停止膜400d8，即低层介质膜400l采用图4AB的结构。这对图7中别的实施例也适用。

图7AA’、图7AE’描述一简化了的、使用嵌入式nF开口图形的双重平面化填充工艺。在该实施例中，层间介质400a和高层介质400m均为单一的、均匀介质，且它们最好由不同介质构成(如层间介质膜400a最好含有氮化硅等，高层介质膜400m最好含有氧化硅等)。别的步骤与图7AA-图7AF相似。

在图7A的实施例中，nF开口的图形转换发生在淀积层间介质膜和高层介质膜之间。在图7B和图7C的实施例中，所有的图形转换均发生在层间介质膜和高层介质膜形成之后。图7B和图7C之间的区别在于图形转换发生的顺序：图7B采用nF开口先沟道后，图7C采用沟道先nF开口后。

图7BA-图7BH描述一种使用nF开口先沟道后的双重平面化填充步骤并用之来实现aiv的工艺流程。首先，在低层互连线331、332上形成层间介质膜400a和高层介质膜400m(图7BA)。在此特例中，层间介质膜400a可采用图4BB中层间介质膜的结构，高层介质膜400m可采用图4CC中第一例子的结构。然后，将nF开口图形321、322转换到介质膜400d15上(图7BB)。这样，刻蚀后的介质膜400d15可用作以后刻蚀的硬掩模版。之后，再涂抹光胶340b并对沟道掩模版进行曝光(图7BC)。曝光后进行一系列刻蚀：第一刻蚀将暴露的介质膜400d14刻蚀去掉直到400d13(图7BD)；第二刻蚀将暴露的介质膜400d15、400d13刻蚀去掉直到400d3(图7BE)；第三刻蚀将暴露的介质膜400d3、400d14刻蚀去掉直到400d2、400d13(图7BF)；去掉光胶，并经过第四刻蚀将暴露的介质膜400d2、400d13、400d15去掉直到400d3、400d14(图7BG)。最后，填充金属并将其平面化(如使用CMP等方法)，以形成高层互连线311、312(图7BH)。

图7CA-图7CF描述一种使用沟道先nF开口后的双重平面化填充步骤并用之来实现aiv的工艺流程。与图7BA类似，在低层互连线331、332上形成层间介质膜400a和高层介质膜400m。与图7BA不同的是，沟道图形311、312被首先转换到介质膜400d15上(图7CA)。然后，再涂抹光胶340a并对nF开口掩模版进行曝光(图7CB)。利用硬掩模版400d15和曝光后的光胶340a作屏蔽，进行一系列刻蚀：第一刻蚀将暴露的介质膜400d14刻蚀去掉直到400d15(图7CC)；第二刻蚀将暴露的介质膜400d13去掉直到400d3、400d15(图7CC)；去掉光胶340a，第三刻蚀将暴露的介质膜400d3、400d14去掉直到400d2、400d13、400d15(图7CD)；第四刻蚀将暴露的介质膜400d2、400d13和400d15去掉直到400d3、400d14(图7CE)。最后，填充金属并将其平面化，以形成高层互连线311、312(图7CF)。

在完成图7CE的第四刻蚀步骤后，还可以在aiv和沟道的内壁上形成介质间隔(spacer)400sp(图7CE’)。该介质间隔400sp可含有氮化硅等绝缘材料，它可以保证aiv 321a、322a和低层互连线331、332之间充分的电绝缘。很明显，在图5C、图6B、图6B’、图7AE、图7AE’、图7BG的特例中也可以使用介质间隔。在图5C、图6B、图6B’中，介质间隔形成在nF开口的两边；在图7AE、图7AE’、图7BG中，介质间隔形成在aiv的两边。

图7的实施例中使用了多层刻蚀停止膜。实际上，也可以使用定时刻蚀(timed etch)。如使用定时刻蚀，则在介质膜的设计中可将部分刻蚀停止膜省去。

2.运算型光刻系统

在运算型光刻系统中，硅片图形(硅片上的曝光图形)是由多个掩模图形(通过掩模版形成的图形)通过一系列光刻逻辑运算形成的。光刻逻辑运算的典型例子包括光刻“或”运算和光刻“与”运算。

A.“或”型光刻系统

图8A-图8C解释“或”型光刻系统的概念。图8A-图8B的图形是在曝光时由两个掩模区分别投影到硅片上的图形，即掩模图形88AP、88BP；图8C的图形是显影后在硅片上形成的图形，即硅片图形88OLP。该曝光图形88OLP是第一和第二掩模图形88AP、88BP的合集。相应地，该运算被称为光刻“或”运算。在光刻运算时，掩模图形88AP的参照点OA与掩模图形88BP的参照点OB重合。由于光刻“或”运算，可以将硅片上的最终曝光图形分布在多个掩模区(或掩模版)中，故能实现图形分布。

图9AA-图9EG表示“或”型光刻系统的几个实施例。图9C的实施例只需要一遍曝光，其余的实施例均需要两遍曝光(注意，曝光之间无显影步骤)。图9B-图9EG的实施例是“无缝”多次曝光设备，即在多次曝光过程中掩模图形自然对准，它具有较高的曝光生产率。

图9AA-图9AB的实施例使用一常规曝光设备120O1。它含有一光具组并对同一目标载体(如硅片)22进行两遍曝光80EA、80EB。在曝光80EA时，它通过掩模版88A形成第一掩模图形88AP；在曝光80EB时，它通过掩模版88B形成第二掩模图形88BP。在该两遍曝光80EA、80EB之间不要显影但要套刻对准。在所有曝光结束后最后一次显影。

图9B是一并列式曝光系统120O2。它含有两套具有共享载物台21M的光具组20A、20B。硅片22先在光具组20A处曝光，紧接着它向前移至光具组20B处曝光。通过精确控制二掩模版88A、88B的相对位置，不难达到以下目标：如果硅片22在光具组20A中与掩模版88A对准的话，则当它移到光具组20B时，它应与掩模版88B自然对准，不需要再作套刻对准。

图9C的实施例是一同步曝光系统120O3。它含有两套带有一50/50分光器(50/50 beamsplitter)24s的光具组20C、20D。这里，进入50/50分光器24s的光线一半被反射，一半被透射。第一掩模版88A形成的掩模图形88AP透过分光器24s，第二掩模版88B产生的图形88BP被分光器24s反射，它们在分光器24s处被合并在一起，并投射到硅片22上。该实施例可只需要一次曝光。在该实施例中，还可以在分光器24s的另一边120d同时对另一硅片22’曝光，这能进一步提高生产率。

图9DA-图9DB的实施例使用一具有掩模版步进功能的曝光设备120O4，它含有一个光具组。这里，掩模版88A、88B被固定在一支撑器件88H上，它们的相对位置在曝光过程中不变。通过精确控制支撑器件88H在两遍曝光80EA、80EB之间的步进，可以省去两遍曝光之间的套刻对准步骤。

图9EA-图9EG的实施例是图9DA、图9DB中实施例的一个延伸。它也使用一具有掩模版步进功能的曝光设备120O5。注意到，在图9DA、图9DB中，掩模图形88AP、88BP来自两块掩模版88A、88B；在图9EC中，掩模图形88AP、88BP来自一块掩模版88上的二掩模区88A’、88B’，即掩模图形分布在不同掩模区中。相应地，这种掩模版88被称为图形分布掩模版。在图形分布掩模版上，有一个掩模区所覆盖的面积与常规掩模版上掩模区所覆盖的面积相近，且两个掩模区的所覆盖的面积大于常规掩模版上掩模区所覆盖的面积。一般说来，常规掩模版上的掩模区(常规掩模版上只有一个掩模区)由光刻机的最大曝光孔径25决定。这里，掩模区88A’原点OA(OA在此也被用作该掩模版88的原点MO)与掩模区88B’原点OB的间距为Sx。图形分布掩模版88的步进控制较为容易。

图形分布掩模版88可能比常规掩模版大且较重，在曝光时因其自身重量会下垂。在一些对重力下垂较敏感的应用中，可以在图形分布掩模版88下、在两个掩模区88A’、88B’之间设计一支架88s。该支架88s对掩模版88提供重量支持，同时因为它不在曝光区域内，该支架88s不影响曝光过程。注意到，图14AB、图15AB、图21CA等的实施例均可含有这种支架。为简便计，在这些图中均未画出支架。

图9ED-图9EG描述了曝光设备120O5的光刻过程。它对硅片要进行两遍曝光80EA、80EB，在第一遍曝光80EA时，曝光孔25与掩模区88A’对准，即掩模区88A’原点OA与曝光孔原点OO重合(图9ED)。硅片22上的芯片38a-38d依次对掩模区88A’曝光(图9EF)。在两遍曝光之间，掩模版88在OX方向上位移了ΔS(ΔS＝S_x)。相应地，在第二遍曝光80EB时，曝先孔25与掩模区88B’对准，即掩模区88B’原点OB与曝光孔原点OO重合(图9EE)。同样地，硅片22上的芯片38a-38d依次对掩模区88B’曝光(图9EG)。在两遍曝光之间，硅片原点WO、WO’重合。在所有曝光完成后，硅片22最后一次显影成像。

B.“与”型光刻系统

图10A-图10C解释“与”型光刻系统的概念。图10A-图10B表示该“与”型光刻系统产生的第一和第二掩模图形88AP、88BP，图10C表示硅片上的最终曝光图形88ALP。该图形88ALP是第一和第二掩模图形88AP、88BP的并集。相应地，该光刻逻辑运算被称为光刻“与”运算。在此运算中，掩模图形88AP、88BP的参考点OA、OB重合。

图11A-图11B表示“与”型光刻系统的二实施例。图11A是一透射“与”型光刻系统120A1。它使用二掩模版88A、88B，它们分别产生第一和第二掩模图形88AP、88BP。来自光源26的光线分别被掩模版88A、88B滤光，只有掩模版88A和88B均为透明处才能在硅片22上曝光。图11B是一反射“与”型光刻系统120A2，只有掩模版88A和88B均可反射处才能在硅片22上曝光。

C.具有高再使用率的掩模版

运算型光刻系统可以提高掩模版的再使用率。对于具有成熟电路和易变电路的IC来说，可以将IC的薄膜图形分放在两张掩模版(区)上：一张对应于成熟电路(即成熟掩模版)，另一张对应于易变电路(即易变掩模版)。通过光刻“或”运算，可以实现所需的硅片图形。由于成熟掩模版可以使用在多种产品上，故掩模版的再使用率能被提高。另一方面，易变掩模版上的信息量一般较小，故其制造较容易，耗时较少，且成本较低。

a.系统芯片(SoC)

现有系统芯片(SoC)经常需要含有掩模编程集成电路(mask-programmableIC，简称为MPIC)。这些MPIC一般与别的IC混合起来完成更强的功能。图12A表示一SoC芯片80SOC的通道孔图形，该SoC芯片含有一片内MPIC 80mp和一片内ASIC 80as。其中，MPIC 80mp区域内的通道孔图形需要经常改变。

该SoC芯片的通道孔图形可以用两张掩模版(区)来实现：ASIC通道孔掩模版80ASO(图12B)和MPIC通道孔掩模版30MPO(图12C)。ASIC掩模版80ASO含有片内ASIC80as的通道孔图形90aa、90ab、90ba，但无片内MPIC 80mp的通道孔图形。MPIC掩模版30MPO含有片内MPIC 80mp的通道孔图形90bb-90cc，但在其对应于片内ASIC 80as的区域内无通道孔图形。这两张掩模版80ASO和30MPO可以通过光刻“或”运算形成所需的通道孔图形80SOC。注意到，除通道孔图形外，SoC中的别的薄膜图形也可以通过光刻逻辑运算合成，在此不再赘述。

b.分段线

如图13A所示，通过改变分段缺口161g的位置，可以调整分段线161’、161”的长度。分段线可以通过光刻逻辑运算来实现，它需要两张掩模版(区)：一是连续线掩模版；一是分段缺口掩模版。图13B-图13C描述了一种实施例。

图13B-图13C分别表示一连续线掩模版80M和一分段缺口掩模版80G。连续线掩模版80M上的线条图形161、162为暗图形，分段缺口掩模版80G上的开口图形161o、162o为明图形，这些图形在硅片上的相对位置由图13C表示。通过光刻“或”运算，掩模版80M、80G形成图13A中的分段线图形。通过控制分段缺口掩模版中开口的位置，可以根据用户需要改变分段线的长度。注意到，开口161o超出线条161的部分161oo对最后分段线的形状无影响。因此，在设计时对开口161o的形状要求不是很高(参见图2B)。

图13DA-图13DC是一分段线的工艺流程(这些截面图为在图13A中沿C1-C2的截面图)。该流程使用常规的金属化工艺。第一曝光对连续线掩模版80M曝光，故除区域161、162外的其余区域上的光刻胶18pr均被曝光(图13DA)；第二曝光对分段线掩模版80G曝光，故区域161(即分段缺口161g)内的光刻胶18pr曝光(图13DB)；显影后，只有区域162内的光刻胶留下来。

分段线的另一工艺流程基于平面化填充(damascene)。它要求在填充金属前形成沟道，平面化填充使用的沟道掩模版80T(图13E)与连续线掩模版80M(图13B)图形互补，它不适合光刻“或”运算。为了能使用平面化填充，最好采用负胶技术。使用负胶技术的好处是可以使用相同的掩模版组(即连续线掩模版80M和分段线掩模版80G)来形成所需的沟道图形。其工艺流程见图13FA-图13FC。它与图13DA-图13DB类似，唯一不同的是：光刻胶18pr仅在区域162处被去掉，在别的区域均留下。很明显，该工艺流程可以形成图13DA-图13DC的分段线。

D.高阶修正掩模版

通过图形分布，掩模图形之间的间距可以比常规掩模版大很多。相应地，掩模图形之间的接近效应(optical proximity effect)减少很多，同时，掩模图形之间较大的间距可以用来设计一些更复杂的高阶修正结构，从而可以实现具有高阶图形修正的掩模版。图14AA-图15BC描述多个具有高阶图形修正的掩模版。

图14AA-图14AC描述一利用图形分布掩模版来实现高密度通道孔的光刻流程。图14AA表示期望的、硅片18SI上的通道孔图形18a-18p。这里所示的通道孔仅表示该处可能有通道孔，它如是实线(如18a)，则表示该处有通道孔；如是虚线(如18b)，则表示该处并无通道孔。每个通道孔的边长为Dv，通道孔之间的间距为Sv。

为了实现图14AA中的通道孔图形，可以使用一具有四个掩模区18A-18D的图形分布掩模版18MS和一运算型光刻系统。如图14AB所示，在掩模版18MS中，每个掩模区含有一部分通道口图形，如掩模区18A中含有通道口图形18e’、18g’、18m’、18o’，掩模区18B中含有通道口图形18a’、18c’、18i’、18k’。  曝光流程如图14AC所示：第1曝光时，掩模区18A的原点O1与曝光孔原点OO重合，掩模版18MS的位移ΔS为(0，0)，硅片上通道孔18e、18g、18m、18o被曝光；第2曝光时，掩模区18B的原点O2与曝光孔原点OO重合，掩模版18MS的位移ΔS为(-Sx，0)，硅片上通道孔18a、18c、18k被曝光(18i处本无通道孔)；第3曝光时，掩模区18C的原点O3与曝光孔原点OO重合，掩模版18MS的位移ΔS为(-Sx，Sy)，硅片上通道孔18l被曝光(18b、18d、18j处本无通道孔)；第4曝光时，掩模区18D的原点O4与曝光孔原点OO重合，掩模版18MS的位移ΔS为(0，Sy)，硅片上通道孔18f、18p被曝光(18h、18n处本无通道孔)。

在图形分布掩模版18MS中，通道孔之间的间距Sv3等于3F，这是常规掩模版中通道孔图形间距的3倍。一般说来，如图形分布掩模版含有n²个掩模区，则其通道孔图形间距可以是常规掩模版中通道孔图形间距的(2n-1)倍。使用具有较稀疏掩模图形的掩模版，即图形分布掩模版，至少有以下两个好处：1、在对每个掩模区曝光时，掩模图形之间的光学接近效应(optical proximity effect，简称为OPC)减少很多，因而能极大地减少OPC运算量，降低成本；2、更重要的是，较大的掩模图形间距可以用来设计一些更复杂的光学修正结构，以实现具有高阶修正图形的掩模版，即高阶修正掩模版。相比之下，常规掩模版上的图形间距可以是1F，在其上形成复杂的高阶修正图形不现实。在使用相同曝光设备的情形下，高阶修正掩模版的曝光精度更好，且还可以是二元掩模版。图14BA-图14DC描述了几个高阶修正掩模版。

图14BA-图14BC描述边缘移相OPM一个例子。这里，通道孔18g’是一零阶明图形，边缘移相膜18ps为其一阶修正图形，它围绕至少部分零阶明图形18g’。这里，零阶明图形18g’和其所有的修正图形18ps组成一套掩模明图形，它们在硅片上形成所期望的明图形。如使用常规掩模版，掩模图形间的小间距(～1F)使边缘移相膜18ps的设计受到诸多限制，如边缘移相膜18ps的宽度W_cs不能大于F/2。对于图形分布掩模版来说，零阶明图形之间的间距Dv3较大(至少～3F)，边缘移相膜18ps的宽度W_cs可以增加3倍，即它可以大于F/2。换一句话说，掩模明图形的范围(即最高阶修正图形18ps最外缘之间的距离)Rc可以大于2F，这在现有技术中是不可能的。所以，边缘移相膜18ps的设计、制造和优化更易于实现。

图14CA-图14DC表示两种具有二阶修正图形的掩模版。在图14CA-图14CB中，通道孔18g’周围形成了一个二阶修正环18psa，该二阶修正环18psa围绕至少部分零阶明图形18g’且通过一隔离结构18sf与通道孔18g’隔开。隔离结构18sf可以为铬(Cr)膜、移相膜或一沟道。这里，通道孔18g’、隔离结构18sf和二阶修正环18psa组成一套掩模明图形，其范围Rc可以大于2F。该实施例的掩模版18A是一二元掩模版。二阶修正环18psa为一明图形，且其宽度最好小于零阶明图形的宽度。二元掩模版的制造更容易，成本更低。从图14CC中曝光光线的电场强度图可看出，二阶修正环18psa产生的电场18psaE将通道孔图形18g’严生的一阶衍射电场18gE相互抵消，最后形成的曝光电场18cE具有很好的形状。

图14DA-图14DB的实施例综合了图14BA-图14BC和图14CA-图14CC的精神。通道孔18g’周围形成了一个一阶修正环18ps’和一个二阶修正环18ps”，它们组成一套掩模明图形，其范围Rc可以大于2F。在该实施例中，一阶修正环18ps’可含移相材料，二阶修正环18ps”可为一般明图形。从图14DC的电场强度图可以看出，两个修正环18ps’、18ps”的曝光电场可以基本消去来自通道孔的一阶最大衍射场18cE’，故该实施例可以达到极好的分辨率。实际上，上述实施例是二阶Fresnel cone plate的一个特例。

除通道孔外，图形分布也能提高线条分辨率。图15AB中的图形分布掩模版28MS可以用来实现图15AA中的互连线28a-28c。这里，只对明图形(这里，明图形为线间距，即线条之间的间距)进行图形分布。图15AB中的运算型掩模版28MS含有两个掩模区28A、28B：掩模区28A含有互连线间隙图形29a’、29c’；掩模区28B含有互连线间隙图形29b’、29z’。其曝光过程可参考图9EA-图9EG。

在图形分布掩模版上，线间隙之间的间距Sm3比常规掩模版上的间距Sm增大3倍。这能方便高阶修正结构的设计。图15BA-图15BC描述了几个对线间隙进行光学修正的实施例。图15BA的掩模版28MSP类似于图14BA，它含有一沿线间隙29b’的一阶修正结构29ps(如移相膜)，它们组成一套掩模明图形。在沿线间隙宽度的方向上，掩模明图形的范围Rc可以大于2F。图15BB与图14CA类似，掩模版28B含有一二阶修正结构29psa，它为一二元掩模版。图15BC的掩模版28B’与图14DA相似，它含有两阶修正结构29ps’、29ps”。

E.薄膜掩模版

运算型光刻系统还可以应用在薄膜掩模版(包括X光掩模版、电子束掩模版)中。X光掩模版(或电子束掩模版)的掩模图形一般形成在一薄膜(如氮化硅)上。为了提高薄膜掩模版的耐用性，最好在薄膜掩模版下形成支架。为容纳这些支架，最好使用图形分布掩模版，即将掩模图形分摊到多个掩模区上。在每个掩模区上可以存在无效曝光区，它们可用来形成支架。通过对这些掩模区进行光刻逻辑运算，在硅片上形成所需的图形。

图16AA-图16BB描述薄膜掩模版的第一实施例。它含有第一掩模区135A和第二掩模区135B。图16AA-图16AB是第一掩模区135A的截面图和顶视图。支架138s1位于第一掩模区135A下方。在该实施例中，支架138s1内的掩模区为无效曝光区，其对应的硅片图形需要形成在第二掩模区135B内。图16BA-图16BB是第二掩模区135B的截面图和顶视图。其支架图形138s2、138s3与第一掩模区135A的支架图形138s1基本互补。第二掩模区135B上的掩模图形137b’、137c通过光刻“或”运算，与第一掩模区135A的掩模图形137a、137b合并在硅片上形成所需图形。在该实施例中，无效曝光区138s1-138s3中没有掩模图形。

图16CA-图16DB描述薄膜掩模版的第二实施例。与第一实施例比较，其无效曝光区138s1’由掩模图形138s1’定义，而非通过支架138s1来定义。这样，无效曝光区138s1’的区域定义更精确，且支架138s1’的设计可以有更大的自由度，如可以使用直支架138s1’。

3.光刻编程系统

光刻编程系统也能提高掩模版的再使用率。其核心技术是可编程掩模版。可编程掩模版是“软”掩模版，它可以根据设置数据调整其图形。一种具有广泛用途和极佳可制造性的可编程掩模版是开口可编程掩模版(opening-programmable mask，简称为OPM掩模版)。它能控制各种开口类图形(如互连线层间连接、互连线缺口)的存在与否。以下(图17)对光刻编程系统做一简单的介绍，其具体实现方法可以参考由同一申请人于2002年9月29日递交的、申请号为02131352.0的中国专利申请“光刻编程系统及其应用”。

A.开口可编程掩模版(OPM掩模版)

图17AA表示一用户12将用户数据17传输到加工厂14的流程。用户数据17通过媒介18(如因特网、硬盘、光盘等)送到加工厂14。加工厂14将用户数据17处理后形成设置数据16，并用它来控制光刻编程系统20，从而将用户数据“固化”到硅片中。图17AB表示一光刻编程系统20的层次结构。其核心部分是一OPM掩模版30。一般说来，每个OPM掩模版30含有光调制面(LMP)38和开口定义面(ODP)32。光调制面38控制是否在该开口70处曝光(参见图17CA)；开口定义面32确定在硅片上最终曝光时开口70的形状(参见图17CB)。

图17B表示一种透射型光刻编程系统20。它含有光源26、透射型OPM掩模版30t和光具组24。来自光源26的曝光光线在通过透射型OPM掩模版30t后，其明暗度由设置数据16控制。它再经过光具组24透射到目标载体22上。

图17CA是一光调制面38的顶视图。它控制是否在开口70aa-70bb处(图17CB)曝光。该光调制面38含有设置数据总线16、一个2×2的光调制元矩阵40aa-40bb及其行解码器16a、列解码器16b。光调制元40aa含有光调制区50aa和周边电路区60aa。光调制区的大小为D_c，间隔为S_c，周期为P_c。在其“ON”状态，光调制元能透射光线；在其“OFF”状态，则不能。图17CB是一开口定义面(ODP)32的顶视图。它确定在硅片上最终曝光时开口的形状。每个ODP开口都与一个光调制区对准并最好被其包含(如70aa与50aa对准)。

图17D解释OPM掩模版30如何对光线进行调制。该实施例的光调制元使用一滑块51a。当滑块51a覆盖光调制区时(位置A，图17DA)，光调制元40aa处于“OFF”状态；当滑块51a离开光调制区时(位置B，图17DB)，光调制元40aa处于“ON”状态。

B.易于光刻编程的设计(DFL)

在使用光刻编程系统时，最理想的情形是：存在一块或多块通用掩模版(general-purposemask，简称为GPM)，它(们)可运用于大多数IC薄膜的光刻工艺中。为了与这些GPM配套，在IC版图设计中要遵循“易于光刻编程的设计(Design-for-Litho-Programming，简称为DFL)”。

通用掩模版的典型例子包括：均匀OPM掩模版(uniform opening-programmable mask，简称为UOPM掩模版)、均匀互连线掩模版(uniform metal-line mask，简称为UMLM掩模版)等。如图18A所示，UOPM掩模版30U上所有可编程开口具有相同尺寸D_o和相同间距S_o，且最好为1F或2F。如图18B所示，UMLM掩模版80UM上的互连线具有相同宽度D_m和相同间距S_m，且最好为1F。UMLM一大优势是其上图形排布均匀，它可以使用高级的制版法，如交替的PSM(alternative PSM)等。为了在光刻工艺中充分利用通用掩模版，在版图设计中最好要遵循DFL的原则。DFL包括通道孔DFL和线条DFL。

通道孔DFL可由图19A来解释。该实施例可用来实现图12A中SoC的通道孔图形。在图12A中，通道孔90ba未与其周围的通道孔对齐。为了使用UOPM掩模版30U，在版图设计时，需把通道孔90ba平移至离它最近的可编程开口50ba处。由于UOPM掩模版30U的可编程开口具有很高密度，该平移量δ～F/2，故通道孔DFL对通道孔的版图设计影响很小。

线条DFL可由图19B来解释。为实现分段线，连续线掩模图形80M和分段缺口掩模图形80G需要对准。分段缺口掩模图形80G可以通过UOPM 30U实现。相应地，连续线掩模图形，至少在编程区域内的连续线掩模图形，要能和UOPM 30U的可编程开口图形重合。如线条166的宽度比1F宽(图19BA)，则最好将其分为多条分线条168、169(图19BB)，或至少在编程区域内将其分为多条分线条166a、166b(图19BC)。每条分线条的宽度最好小于等于可编程开口的大小且最好等于1F，其周期最好等于可编程开口的周期且最好等于2F。与可编程开口50bb、50cb结合，就可形成所需的分段线。

4.低成本光刻技术的应用

低成本光刻技术将nF开口掩模版、光刻编程系统与运算型光刻系统等技术有机地结合起来，从而极大地降低光刻成本。除了可以用来实现可编程系统芯片和可编程线状图形以外，它还可以用来实现对掩模版的冗余修复和光刻编程集成电路。

A.混合型光刻编程系统

混合型光刻系统能实现光刻编程和光刻逻辑运算，它可以用来实现可编程系统芯片、可编程线条图形。

可编程系统芯片的实现可参照图12和图20A。在图12C中，MPIC的开口图形由一定制掩模版产生。实际上，它们可由图20A中的OPM掩模版80MPO’产生。在ASIC区域80as内，所有可编程开口均处于“OFF”状态；在MPIC区域80mp内，OPM掩模版产生有效开口图形。很明显，OPM掩模版赋予系统芯片光刻可编程性。

可编程线条图形的实现可参照图20B。线条图形可以通过将多个开口合并形成，它也可光刻编程。图20BA表示一线条图形，即合并开口50o3。它可由一OPM掩模版在光刻“或”系统内形成，更详细地说，可使用多遍、错位曝光技术。在该实施例中，使用两遍曝光。第一曝光时的第一掩膜图形30O3A形成第一开口50oa(图20BB)；第二曝光前，OPM掩模版30O3的错位为ΔS；第二曝光时第二掩膜图形30O3B形成第二开口50ob(图20BC)。两个开口图形50oa、50ob合并后形成图20BA中的线条图形50o3。该多遍、错位技术的一种具体实施可参见图31CA-图31DC’。可编程线条图形还可用来形成宽线条中的缺口166g(图19BA)。如图20CA、图20CB所示，它需要两遍曝光，两遍曝光之间OPM掩模版相对硅片位移为ΔS。开口50bb、50bb’相结合后将宽线条166切断。

B.掩模版的冗余修复法

在掩模版制造过程中，主掩模版(即用来形成硅片图形的掩模版)难免会有缺陷。可以将另一掩模版(区)作为冗余掩模版，并通过光刻逻辑运算来修复缺陷。图21AA-图21CC表示多种掩模版的冗余修复方案。

图21AA-图21AC表示一种基于光刻“或”运算来修复掩模版的实施例。在该实施例中，主OPM掩模版30p(图21AA)与一冗余OPM掩模版30r(图21AC)一起形成所需的硅片图形。在光刻“或”系统中，每个冗余光调制元(在冗余OPM掩模版30r上的光调制元，如40r1)对应于一主光调制元(在主OPM掩模版30p上的光调制元，如40_1)。对于无缺陷的主光调制元40_2，其对应的冗余光调制元40r2处于“OFF”状态；对于缺陷主光调制元40_1(图21AA)；可以使用聚焦离子束(FIB)等办法在缺陷光调制元40_1处添加一吸光材料51af，从而将其抹黑(图21AB)；其纠错图形由冗余光调制元40r1携带(图21AC)。

实际上，OPM掩模版可以实现自修复，这得力于多次、错位曝光。图21BA-图21BB描述了一种具有自修复功能的OPM掩模版。这里，OPM掩模版30的光调制元40_1为缺陷元，它被抹黑。在主(第一)曝光20P之后，将掩模版(或硅片)平移ΔS(＝Po)，再进行冗余(第二)曝光20R。这时，OPM掩模版30的图形需作相应改变。因为在冗余曝光20R时，光调制元40_2(40r)位于主曝光20P时缺陷光调制元40_1的位置，故光调制元40_2(40r2)需显示缺陷光调制元40_1的纠错图形，而别的光调制元均为“OFF”。通过两次曝光20P、20R后，在硅片形成所需的图形。

除了修复OPM掩模版外，图形分布还可以用来修复非编程(常规)掩模版(包括各种高精度掩模版)。现有技术在制造掩模版时，对于主掩模版上的缺陷，一般采取缺陷处修复，即先清理主掩模版上的缺陷图形，然后直接在该缺陷处形成纠错结构。因为掩模图形具有精细结构且其周围具有密集的掩模图形，缺陷处修复很难只清理缺陷图形，而不损伤缺陷附近的、好的掩模图形。对OPC和PSM掩模版来说，更难对它们直接进行修复。本发明提供了一种冗余修复法，即不直接在缺陷处形成纠错结构，而在冗余掩模区形成纠错结构。因为纠错结构形成在一张掩模版的不同区域或不同掩模版上，故其形成过程不会影响主掩模版上好的掩模图形。所以，这种冗余修复法更可靠，它能提高掩模版的成品率并尤其适合于OPC和PSM掩模版。

图21CA表示一图形分布掩模版88。它含有主掩模区88P和冗余掩模区88R。主掩模区88P含有多个抹黑区域40_1、40_2。这些抹黑区域覆盖缺陷并最好通过在缺陷处添加吸光材料51af来形成(图21CB)。冗余掩模区88R含有多个纠错区域40r1、40r2，这些纠错区域(如40r1)与主掩模版88P上的抹黑(缺陷)区域(如40_1)一一对应，它们携带缺陷的纠错图形(图21CC)。通过光刻“或”运算，主掩模区88P和冗余掩模区88R上的图形合并形成硅片所需图形。注意到，主掩模区和冗余掩模区可以位于两张掩模版上。冗余修复法特别适合于修复PSM掩模版和OPC掩模版。

另外，还可以使用OPM掩模版来修复非编程开口类掩模版。该方法的优点是OPM掩模版的设置随时可以根据掩模版修复的需要来调整，且该调整步骤所需时间很短。相应地，可以实现对缺陷开口掩模版的现场修复。

图21DA-图21DC表示一基于逻辑“与”运算的掩模版修复法。主光调制区38p’含有缺陷光调制元40_1(图21DA)。其缺陷51ad’可以使用激光或聚焦离子束等办法清除，这样该光调制元40_1始终为明(图21DB)。然后利用冗余光调制面上的光调制元40r1′来调制该缺陷元40_1处的光强，而与无缺陷元40_2相对应的光调制元40r2′均被控制在“ON”状态(图21DC)。该方法也能应用于非编程常规掩模版的修复中。

C.光刻编程集成电路

低成本光刻技术可以用来实现光刻编程集成电路(litho-programmable IC，简称为LP-IC)。LP-IC的例子包括光刻编程半定制集成电路(litho-programmable SCIC，简称为LP-SCIC)和光刻编程专用集成电路(litho-programmable ASIC，简称为LP-ASIC)。

LP-IC含有至少一层光刻编程薄膜，其上含有多个光刻编程开口类图形。它可通过使用UOPM、最好还有UMLM来实现。在一种LP-IC流程(图22)中，用户首先产生一组用户数据17，然后向加工厂送出一份订单17o；加工厂回以一报价17p。相应地，此订单的预期收入为订单定量和加工厂报价的乘积。如用常规方法来实现该订单，则需要使用一套定制掩模版来实现这些开口类图形，这套定制掩模版具有一定制掩模版价格。对于LP-IC来说，其预期收入值可以小于该定制掩模版价格；对于常规(非光刻编程)IC来说，其成本包括定制掩模版价格和其它工艺和材料成本，故其预期收入不可能低于定制掩模版价格。故本发明通过对特定订单的预期收入值来区分LP-IC和常规IC。

LP-IC的一个例子是光刻编程半定制集成电路(LP-SCIC)。在LP-SCIC中，一定数目的定制薄膜是通过光刻编程实现的。LP-SCIC包括光刻编程只读存储器(LP-ROM)和光刻编程门阵列(LP-PGA)。LP-IC的另一例子-光刻编程专用集成电路(LP-ASIC)-进一步发挥低成本光刻技术的优势，实现了ASIC后端工艺的无(至少无昂贵)定制掩模版化。LP-ASIC的前端版图设计(如晶体管)与常规ASIC相似，即采用全定制的方法。这样能节省芯片面积，并实现高速集成电路。在其后端布线层的版图设计中，需遵循“用于ASIC的、易于光刻编程的设计(ASIC-DFL)”，即：在LP-ASIC的至少一金属层中，所有的互连线均沿第一方向排列且其宽度和间距最好均为1F；在与之相邻的至少一金属层中，所有的互连线均沿第二方向排列且其宽度和间距最好均为1F。相应地，在LP-ASIC中，可以通过重复使用两张通用掩模版(即一张UOPM掩模版和一张UMLM掩模版)来实现所有后端布线层的互连线图形，而在常规ASIC中这需要十几张甚至几十张掩模版。此外，这些通用掩模版可以用在几乎所有的LP-ASIC产品中，故在每个LP-ASIC芯片上分摊到的通用掩模版成本很低。

图23AA-图23AB描述了通用掩模版的两个特例。图23AA表示一2FUOPM掩模版30U2，图23AB表示一1FUMLM掩模版80UM(与图18B相同)。在2FUOPM掩模版30U2上，光调制元的边长Do’和间距So’均等于2F或至少在2F附近。2F UOPM掩模版30U2较易制造，且它完全可以用来实现层间连接和分段缺口(图2A-图2B)。当然，通用掩模版也可以是图18A中的1F UOPM掩模版。

图23BA-图23BC描述一种应用通用掩模版来实现LP-ASIC的实施例。图23BA中的互连线00as包括常规ASIC设计中经常遇到的互连线例子，如宽互连线201(宽度为2F)、折线203/203’(折线的两段203、203’通过通道孔203v连接)、错位线202(错位线整体沿y方向，但在x方向上有一错位)。现有技术需要使用三张定制掩模版来实现这些互连线，即一张高层互连线掩模版、一张低层互连线掩模版、一张通道孔掩模版。而本发明只需两张通用掩模版，即一张2F UOPM掩模版(图23AA)和一张UMLM掩模版(图23AB)。与图23BA等效的LP-IC互连线版图00lp见图23BB-图23BC。这里，高层互连线00UM均沿x方向排列，低层互连线00LM均沿y方向排列。对于图23BA中的宽互连线201，图23BB使用了两条1F高层互连线211、212，同时利用低层互连线221’、222’以及层间连接开口251将它们短接在一起；对于图23BA中折线203/203’，图23BB无变化，即使用高低两层互连线和一层间连接开口；对于图23BA的错位线202，常规ASIC技术可只使用低层互连线00LM，但在LP-ASIC中，由于ASIC-DFL规则，当错位线202转向x方向时，需要使用高层互连并通过和两个层间连接开口253、254相连。

为实现图23BB、图23BC中的低层互连线221’-224’，可将UMLM掩模版80UM在光刻机中沿y方向放置。同时，为实现低层互连线线段221’和221”、222’和222”、223’和223”之间的分段缺口，需要对UOPM掩模版30U2进行第一光刻“或”运算(参见图13A-图13C)。在第一光刻“或”运算时，UOPM掩模版30U2具有第一开口图形230LG(包括开口231、232)(图23CA)。它们在硅片上与连续互连线图形(包括连续线221-224)的相对位置见图23CA。很明显，开口图形231经过光刻“或”运算能将连续线(如221)分割成至少两段(221’、222’)(图23BB)。

为了实现图23BB、图23BC中高层互连线211-214’，可将UMLM掩模版80UM在光刻机中沿x方向放置。同时，为实现高层互连线线段213’和213”、214’和214”之间的分段缺口，可对UOPM掩模版30U2进行第二光刻“或”运算。在第二光刻“或”运算时，UOPM掩模版30U2具有第二开口图形240UG(包括开口241、242)(图23CB)。它们在硅片上与连续互连线图形(包括连续线211-214)的相对位置见图23CB。很明显，开口图形241经过光刻“或”运算能将连续互连线213分割成两段213’、213”(图23BB)。

最后，可再次使用UOPM掩模版30U2来实现图23BB、图23BC中的层间连接。图23CC表示该UOPM掩模版上的第三开口图形250O(包括开口251-254)。它们在硅片上与连续互连线图形的相对位置见图23CC。这些开口分别为高低两层互连线提供层间连接，如开口图形252将高层互连线213和低层互连线223短接。这里应注意到，图23CA-图23CC中的三种开口图形230LG、240UG和250O只需要一张UOPM掩模版就能实现。

图23D表示实现图23BA中ASIC宽互连线201的另一实施例。它使用一定制互连线掩模版80CM。通过光刻“与”运算，该定制互连线掩模版80CM可与UMLM掩模版80UM形成所需的互连线图形。图23D表示它们在进行光刻“与”运算时的相对位置。在定制互连线掩模版80CM上，只有对应于图23BA中的宽互连线(如201)处才有互连线图形167’，且其宽度Dm’只要大于等于线间隔167s(～1F)。为实现宽互连线201上缺口，可对UOPM掩模版30U2多次、错位曝光(参见图20CA-图20CB)。定制互连线掩模版80CM上只有宽图形(＞1F)，它能容忍较大的宽度误差和套刻误差，故其掩模版和工艺成本均较低。

上述LP-ASIC的实施方法不仅可以使用在单独ASIC芯片的设计中，还可用在含有嵌入式ASIC的系统芯片(SoC)的设计中。图23E描述该系统芯片00的一实施例。它含有一ASIC块00as和其它功能块00fb。其它功能块00fb一般是含有第三者知识产权的集成电路块，如存储器(RAM、ROM等)、数据处理器(CPU、DSP等)。该系统芯片可通过对两套掩模版进行光刻“或”运算来实现。如图12A-图12C所示，一套掩模版对应于ASIC块00as(ASIC掩模版组)，一套对应于其它功能块00fb(功能块掩模版组)。ASIC掩模版组需要遵循LP-ASIC的原则。功能块掩模版组可以由第三者提供，或可借用LP-ASIC的实现方法。

图23F描述了LP-ASIC的一种设计流程。它与常规ASIC的设计流程类似，即包括HDL描述00H、网表提取00N、布局00P、布线00R、tape-out 00T等步骤。只是在布线步骤00R中需遵循ASIC-DFL规则；同时，tape-out 00T可只对前端版图作tape-out，后端一般不需要版图，只需输出各种开口位置的信息，这样tape-out 00T的信息量较小，并可通过互联网送至加工厂。

虽然以上说明书具体描述了本发明的一些实例，熟悉本专业的技术人员应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动。这并不妨碍它们应用本发明的精神。譬如说，本发明的多个实施例用金属线作为例子，实际上，这些实施例也可以应用到多晶硅线或别的线条图形中。低成本光刻技术可以很容易地延伸到下一代光刻(如X光、电子束、粒子束)技术中。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种具有基于nF开口掩模版的互连线层间连接aiv的集成电路，其特征在于含有：

一低层互连线(331)；

一高层互连线(311)；

一位于该低层互连线和该高层互连线之间、并为之提供连接的层间连接aiv(321a)，该aiv的特征在于：在沿该高层互连线(311)的方向上，该aiv(321a)的尺寸(11a)大于该低层互连线(331)的宽度(1wl)。

2.根据权利要求1所述的集成电路，其特征还在于：在垂直该高层互连线(311)的方向上，该aiv(321a)的尺寸等于该高层互连线的宽度。

3.根据权利要求1所述的集成电路，其特征还在于含有：另一低层互连线，该aiv为该高层互连线和所述两条低层互连线提供连接。

4.根据权利要求3所述的集成电路，其特征还在于：在垂直该高层互连线的方向上，该aiv的尺寸等于该高层互连线的宽度。

5.根据权利要求1所述的集成电路，其特征还在于含有：一位于该低层互连线与相邻低层互连线之间的低层介质膜(400l)，该低层介质膜顶部具有刻蚀停止膜(400d8)。

6.根据权利要求1所述的集成电路，其特征还在于含有：一位于该高层互连线和相邻高层互连线之间的高层介质膜(400m)，该高层介质膜顶部具有硬掩模版(400d12)。

7.根据权利要求1所述的集成电路，其特征还在于含有：一位于该高层互连线和相邻高层互连线之间的高层介质膜(400m)，该高层介质膜底部具有刻蚀停止膜(400d13)。

8.根据权利要求1所述的集成电路，其特征还在于：该aiv含有一倾斜的边墙(400a’)。

9.根据权利要求1所述的集成电路，其特征还在于：该aiv含有一介质间隔(400sp)。

10.根据权利要求1所述的集成电路，其特征还在于：在生产过程中，形成该aiv的开口掩膜版的开口尺寸大于互连线的最小线宽(F)。

Images