[go: up one dir, main page]

CN100380679C - 芯片级肖特基器件 - Google Patents

芯片级肖特基器件 Download PDF

Info

Publication number
CN100380679C
CN100380679C CNB2003801026028A CN200380102602A CN100380679C CN 100380679 C CN100380679 C CN 100380679C CN B2003801026028 A CNB2003801026028 A CN B2003801026028A CN 200380102602 A CN200380102602 A CN 200380102602A CN 100380679 C CN100380679 C CN 100380679C
Authority
CN
China
Prior art keywords
electrode
semiconductor packages
semiconductor
die
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003801026028A
Other languages
English (en)
Other versions
CN1708850A (zh
Inventor
斯瓦沃米尔·斯科奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconix Technology CV
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1708850A publication Critical patent/CN1708850A/zh
Application granted granted Critical
Publication of CN100380679C publication Critical patent/CN100380679C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种芯片级肖特基封装，其仅在管芯的一个主表面上布置有至少一个阴极和至少一个阳极，焊料隆起焊盘连接到电极用于将该封装表面安装在电路板上。

Description

芯片级肖特基器件
发明领域
本发明涉及半导体器件，尤其涉及芯片级肖特基器件。
发明背景
传统的半导体器件，例如表面安装器件(SMD)，通常包括半导体管芯、具有外部引线的引线框以及可由塑性材料模制的壳。在这些传统的器件中，外部引线不仅起到支撑器件的作用，还起到为半导体管芯提供电连接的作用，而壳则通过对半导体管芯进行封装来提供对其的保护。当然，为了封装半导体管芯，壳自身必须比该半导体管芯大。同时，外部引线通常从壳侧向地延伸出，从而进一步增加了器件占用的面积。
由于对更高性能的便携式设备(例如蜂窝电话、便携式计算机、个人数字助手等)需求的增加，对能够提供高功率密度而占用电路板上的较小空间的半导体器件的需求在日益增加，以便改进性能并同时减小尺寸。为了实现小型化的需求，已经提出用于例如MOSFET(金属氧化物半导体场效应晶体管)的半导体开关管芯(switching die)的芯片级器件。芯片级封装具有或近似具有半导体管芯的尺寸，从而比传统的半导体封装占用更小的电路板上的面积。为了确保芯片级器件具有或近似具有半导体管芯的尺寸，管芯的电极仅被设置在一个表面上，以便管芯可通过例如适当放置的焊料隆起焊盘(solder bump)连接到例如印刷电路板的导电焊盘(conductive pad)。这种结构传统上被称作倒装芯片。第4,250,520号美国专利公开了一种倒装芯片器件的例子。但是，被第4,250,520号美国专利提出的倒装芯片器件不是芯片级器件，因为其上形成有半导体管芯的基底占用了比管芯自身相对更大的面积。
肖特基二极管是广泛应用在电子电路中的元件。因此希望具有芯片级肖特基封装以便实现电子电路的小型化。
发明内容
按照现有技术的肖特基二极管包括布置在管芯的一个主表面上的阳极和布置在该管芯的相反的主表面上的阴极。所以，为了封装传统的肖特基二极管，必须提供引线结构以适合表面安装的封装。
按照本发明的一个方面，提供一种包括肖特基管芯的肖特基器件，所述肖特基管芯具有第一部分和第二部分，所述第一部分低掺杂以第一导电类型的掺杂剂，所述第二部分高掺杂以第一导电类型的掺杂剂。管芯的第一部分布置在其第二部分上方且包括其上布置有肖特基势垒层的主表面。电极(可以为阳极)布置在肖特基势垒层的上方且与之电连接。管芯的第一部分还包括从第一部分的主表面向第二部分延伸的下沉区(sinker)。该下沉区高掺杂以第一导电类型的掺杂剂。电极(可为阴极)被布置在下沉区的上方且与之电连接。此外，钝化层布置在阴极和阳极的上方。焊料隆起焊盘通过在钝化层中的各自的开口连接到阴极和阳极。
按照本发明的一个实施方案，阳极覆盖管芯的第一部分的主表面的主体范围且围绕同样布置在管芯的同一主表面上的至少一个阴极。在本实施方案中，在管芯的第一部分中围绕阴极的周边形成有保护环。该保护环是与管芯的第一和第二部分的极性具有相反极性的扩散区。
按照本发明的另一实施方案，阳极覆盖管芯的第一部分的主表面的主体范围且被同样布置在管芯的同一主表面上的至少一个阴极所围绕。在本实施方案中，在管芯的第一部分中围绕阳极的周边形成有保护环。该保护环是与管芯的第一和第二部分的极性具有相反极性的扩散区。
按照本发明的又一个实施方案，该半导体管芯包括为半导体器件封装定出侧边界的侧缘。
本发明的其他特征和有益效果将会通过下面参考附图对本发明的描述而变得更加清楚。
附图的简要说明
图1是按照本发明的第一实施方案的器件的立体图；
图2是按照本发明的第一实施方案的器件的俯视图；
图3是沿着图2中的线3-3、从箭头方向观察的横断面图；
图4表示装配在印刷电路板上的本发明所述的器件；
图5表示按照本发明的第二实施方案的器件的俯视图；
图6表示按照本发明的第三实施方案的器件的俯视图；
图7表示按照本发明的第四实施方案的器件的俯视图；
图8用图表的形式表示正向电压(VF)随着阳极区域中电荷的变化；
图9用图表的形式表示按照图1-7所示的实施方案的器件的实施例的VF的实验测量结果；
图10表示按照图1-7所示的实施方案的器件的实施例的VF和漏电流的实验测量的标绘图。
附图的详细说明
图1表示按照本发明的器件10的第一实施方案。器件10优选地为具有两个阴极12和一个阳极14的肖特基二极管，其中阴极和阳极仅布置在管芯20的一个主表面16上。在按照本发明的第一实施方案中，阳极14上设置有两个焊料隆起焊盘18，在各阴极12上分别布置并与其电连接有焊料隆起焊盘18。优选地，当器件10如下所述地装配在电路板上时，焊料隆起焊盘18相互分开并被布置为形成支撑结构。
参照图2和3，阳极14布置在肖特基势垒层22上方并与之电连接。肖特基势垒层22布置在管芯20的主表面16上方并与之欧姆连接。管芯20包括布置在第二部分26上方的第一部分24。管芯20的第一部分24被低掺杂，而第二部分26被高掺杂。在本发明的优选实施方案中，管芯20的第二部分26是高掺杂以N型掺杂剂的硅衬底，而管芯20的第一部分24是低掺杂以N型掺杂剂的外延生长硅层。
器件10中的阴极12同样被欧姆连接到管芯20的主表面16。下沉区(sinker)28在阴极12和管芯20的第二部分26之间延伸。下沉区28为高掺杂区，在本优选实施方案中，其掺杂有N型掺杂剂。
器件10还包括钝化层30。钝化层30布置在阴极12和阳极14的上方。钝化层30包括开口，焊料隆起焊盘18通过这些开口连接到各个电极。
在如图2和3所示的实施方案中，第一保护环32在管芯20的第一部分24中围绕阴极12的周边设置。同样，第二保护环34在管芯20的第一部分24中围绕阳极14的外周设置。保护环32和34是与管芯20的第一部分24中的掺杂剂具有相反导电性的掺杂剂的扩散，因此在本发明的这一优选实施方案中为P型。每个阴极12通过沿着其外围布置的间隙36和绝缘层38的组合与阳极14绝缘。
在本发明的这一优选实施方案中，肖特基势垒层22由钼组成，而阴极12和阳极14由适当的铝或铝硅合金组成。当然，可使用任何其它合适的材料组成肖特基势垒层22、阴极12和阳极14。例如可使用钒或钯(paladium)组成肖特基势垒层22。同样，为了提高附着力(adhesion)，优选地，如果电极由例如铝硅合金组成，可在焊料隆起焊盘18和电极之间布置与其相连的镍被膜40(nickel naslling)。钝化层30优选地由氮化硅或其它适当的材料组成。
图4示出了装配在电路板42上的器件10。电路板42包括导电焊盘44，焊料隆起焊盘18连接到导电焊盘44。当器件10工作时，电流通过管芯20的主体在阴极12和阳极14之间流动。
图5、6和7分别表示按照本发明的第二、第三和第四实施方案的器件46、48和50的俯视图。首先参照图5，按照本发明的第二实施方案的器件46除了不具有两个阴极以外，包括了按照第一实施方案的器件10的所有特征，器件46包括环绕阳极14的单个阴极12。
因此，按照本发明的一个方面，阳极14和阴极12的各自的面积可变化以改变该器件的工作特性，从而获得该器件的理想性能。例如，可通过改变按照本发明的器件中的阴极和阳极的各自的面积而使VF正向电压最优化。图8表示当阳极区覆盖更多的有源区时，VF降低，这是理想的结果。按照图8，当阳极面积为有源区的约80％时，VF处于最小。
图9用图表的形式表示按照本发明的第一、第二、第三和第四实施方案的不同实施例的60密耳(mil)器件10、46、48和50与标准60密耳和36密耳器件相比的电测试的结果。如图9所示，按照本发明的器件呈现出的VF值可与36密耳标准器件相比，与60密耳标准器件相比具有稍高的VF值。
尽管增加尺寸可以获得与标准36密耳器件相同的性能，但是按照本发明的器件将最终占用较小的电路板上的空间，如表1中表示的数据所示。
倒装芯片与表面安装
Figure C20038010260200071
Figure C20038010260200081
参照图10，实验结果表明，按照本发明的第一、第二、第三和第四实施方案的器件10、46、48和50的漏电流落在相同的通用范围。但是，如表2所示，实验测量结果表明，按照本发明的第一实施方案的器件10显示出比其它实施方案更高的雪崩能量(avalanche energy)。
雪崩测试
Figure C20038010260200082
    平均     39,6     35,3     34,4     46,8
表2
按照本发明的器件可通过在管芯的主表面上淀积或生长氧化物或其它绝缘层而制成。然后可在绝缘层中开设至少一个窗口以使其上方布置有绝缘层的主表面的选定区域暴露。之后可通过注入以及后续的扩散驱动以在管芯20的第一部分24中形成下沉区28。接着，可在绝缘层中开设第二窗口以使管芯20的主表面的预先选定的区域暴露。然后可在被第二窗口暴露的选定区域上淀积肖特基势垒层22。然后形成阴极12以及阳极14，接着形成钝化层30。接下来，在阴极12和阳极14的上方形成暴露阴极12和阳极14的部分的开口。然后将镍被膜施加到阴极12和阳极14被钝化层30中的开口所暴露的部分。接着，在钝化层30中的开口中形成焊料隆起焊盘18。
优选地，按照本发明的多个器件形成在单个晶片中。该晶片在焊料隆起焊盘18形成之后被切块(dice)以获得多个按照本发明的器件。因为阳极和阴极的电触点布置在按照本发明的器件中的公用表面上，因此就不必像垂直传导器件的情况那样需要背部研磨或背部金属溅射。
虽然本发明已经对其具体的实施方案进行了描述，但是许多其它的变化和修改以及其它用途对本领域技术人员是显而易见的。因此优选地，本发明不被本文的具体公开所限定，而应仅由所附的权利要求进行限定。

Claims (14)

1.一种半导体器件封装，包括：
具有第一主表面的半导体管芯；
布置在所述第一主表面的一部分上方并与之欧姆接触的肖特基结构物；
与所述肖特基结构物电连接的第一电极；
与所述半导体管芯的所述第一主表面电连接但与所述第一电极电绝缘的第二电极；
多个焊料隆起焊盘，至少一个所述焊料隆起焊盘连接到所述第一电极和所述第二电极中的一个；
其中所述第一电极围绕所述第二电极或者所述第二电极围绕所述第一电极，并且在所述半导体管芯中形成有至少部分地设置在所述第一电极和所述第二电极之间的保护环。
2.如权利要求1所述的半导体器件封装，进一步包括布置在所述第一电极和所述第二电极上方的钝化层，其中所述多个焊料隆起焊盘布置在所述钝化层的自由表面的上方并且穿过所述钝化层中的开口延伸到所述第一和第二电极。
3.如权利要求1所述的半导体器件封装，其中所述肖特基结构物是钼层。
4.如权利要求1所述的半导体器件封装，其中所述第一电极是阳极，所述第二电极是阴极。
5.如权利要求1所述的半导体器件封装，其中所述半导体管芯包括第一低掺杂部分和第二高掺杂部分，其中所述第一低掺杂部分布置在所述第二高掺杂部分上方，以及进一步包括从所述第一低掺杂部分的主表面向所述第二高掺杂部分延伸的下沉区，其中所述第二电极电连接到所述下沉区。
6.如权利要求5所述的半导体器件封装，其中所述下沉区包括处在所述第一低掺杂部分之中的高掺杂区。
7.如权利要求1所述的半导体器件封装，进一步包括布置在所述多个焊料隆起焊盘的至少之一和与其相关的电极之间的镍层。
8.如权利要求1所述的半导体器件封装，其中所述肖特基结构物包括钯层。
9.如权利要求1所述的半导体器件封装，其中所述肖特基结构物包括钒层。
10.如权利要求1所述的半导体器件封装，其中所述第一电极包括铝。
11.如权利要求1所述的半导体器件封装，其中所述第二电极包括铝。
12.如权利要求2所述的半导体器件封装，其中所述钝化层包括氮化硅。
13.如权利要求1所述的半导体器件封装，其中所述半导体管芯包括与所述第一主表面相对的第二主表面，所述第二主表面没有任何电连接。
14.如权利要求1所述的半导体器件封装，其中所述半导体管芯包括为所述半导体器件封装定出侧边界的侧缘。
CNB2003801026028A 2002-11-06 2003-11-04 芯片级肖特基器件 Expired - Lifetime CN100380679C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/289,486 2002-11-06
US10/289,486 US7129558B2 (en) 2002-11-06 2002-11-06 Chip-scale schottky device
PCT/US2003/035426 WO2004044984A2 (en) 2002-11-06 2003-11-04 Chip-scale schottky device

Publications (2)

Publication Number Publication Date
CN1708850A CN1708850A (zh) 2005-12-14
CN100380679C true CN100380679C (zh) 2008-04-09

Family

ID=32176074

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801026028A Expired - Lifetime CN100380679C (zh) 2002-11-06 2003-11-04 芯片级肖特基器件

Country Status (9)

Country Link
US (2) US7129558B2 (zh)
EP (1) EP1561242A4 (zh)
JP (1) JP2006505955A (zh)
KR (1) KR100750696B1 (zh)
CN (1) CN100380679C (zh)
AU (1) AU2003291341A1 (zh)
HK (1) HK1084507A1 (zh)
TW (1) TWI241024B (zh)
WO (1) WO2004044984A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
FR2857506A1 (fr) * 2003-07-11 2005-01-14 St Microelectronics Sa Diode de redressement et de protection
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2006024829A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US7821133B2 (en) * 2005-10-28 2010-10-26 International Rectifier Corporation Contact pad structure for flip chip semiconductor die
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
JP5310947B2 (ja) 2010-06-02 2013-10-09 株式会社村田製作所 Ｅｓｄ保護デバイス
US8164154B1 (en) 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof
DE102011056515B4 (de) * 2011-12-16 2023-12-07 Tdk Electronics Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
US8791551B2 (en) * 2012-03-13 2014-07-29 Formosa Microsemi Co., Ltd. Well-through type diode element/component and manufacturing method for them
KR102008326B1 (ko) * 2015-02-20 2019-08-07 비샤이 제너럴 세미컨덕터 엘엘씨 큰 본드 패드 및 감소된 접촉 저항을 갖는 질화갈륨계 쇼트키 다이오드
CN105938848A (zh) * 2016-02-03 2016-09-14 杭州立昂微电子股份有限公司 一种用于芯片级封装的肖特基芯片
CN105938849A (zh) * 2016-02-03 2016-09-14 杭州立昂微电子股份有限公司 一种用于芯片级封装的肖特基芯片的制造方法
CN105655412A (zh) * 2016-03-30 2016-06-08 南通明芯微电子有限公司 一种肖特基二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
CN1301046A (zh) * 1999-12-17 2001-06-27 艾伦·Y·谭 肖特基二极管、整流器及其制造方法
US20010045635A1 (en) * 2000-02-10 2001-11-29 International Rectifier Corp. Vertical conduction flip-chip device with bump contacts on single surface

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250520A (en) 1979-03-14 1981-02-10 Rca Corporation Flip chip mounted diode
JPS55125663A (en) * 1979-03-22 1980-09-27 Hitachi Ltd Semiconductor integrated circuit
US4899199A (en) 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
JPS60166164A (ja) 1984-02-07 1985-08-29 Sumitomo Light Metal Ind Ltd 板状熱交換器の製造方法
JPS60166164U (ja) * 1984-04-10 1985-11-05 三洋電機株式会社 シヨツトキバリヤダイオ−ド
US4669180A (en) * 1984-12-18 1987-06-02 Advanced Micro Devices, Inc. Method of forming emitter coupled logic bipolar memory cell using polysilicon Schottky diodes for coupling
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JPS62229974A (ja) * 1986-03-31 1987-10-08 Toshiba Corp シヨツトキ−ダイオ−ド及びその製造方法
US5243208A (en) * 1987-05-27 1993-09-07 Hitachi, Ltd. Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array
JPH03203265A (ja) 1989-12-28 1991-09-04 Sony Corp 半導体装置
JPH065842A (ja) * 1992-06-16 1994-01-14 Fujitsu Ltd 半導体装置
JP3116573B2 (ja) * 1992-07-14 2000-12-11 サンケン電気株式会社 半導体装置用バンプ電極及びその形成方法
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
JPH08204210A (ja) * 1995-01-20 1996-08-09 Rohm Co Ltd ショットキーバリアダイオード
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
DE19616605C2 (de) 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US5859465A (en) 1996-10-15 1999-01-12 International Rectifier Corporation High voltage power schottky with aluminum barrier metal spaced from first diffused ring
JPH10284741A (ja) * 1997-03-31 1998-10-23 Toko Inc ダイオード装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP3627572B2 (ja) * 1999-05-13 2005-03-09 松下電器産業株式会社 ショットキバリアダイオード
JP2001077379A (ja) * 1999-09-03 2001-03-23 Nippon Inter Electronics Corp ショットキーバリア半導体装置
JP2001111034A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd プレーナ型半導体装置
JP2001196606A (ja) * 2000-01-11 2001-07-19 Mitsubishi Electric Corp ダイオード
US6682968B2 (en) * 2000-07-27 2004-01-27 Sanyo Electric Co., Ltd. Manufacturing method of Schottky barrier diode
US6657273B2 (en) 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
TW498471B (en) 2001-07-13 2002-08-11 Taiwan Semiconductor Mfg Manufacturing method for solder bump
US7129558B2 (en) 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
CN1301046A (zh) * 1999-12-17 2001-06-27 艾伦·Y·谭 肖特基二极管、整流器及其制造方法
US20010045635A1 (en) * 2000-02-10 2001-11-29 International Rectifier Corp. Vertical conduction flip-chip device with bump contacts on single surface

Also Published As

Publication number Publication date
JP2006505955A (ja) 2006-02-16
US7129558B2 (en) 2006-10-31
WO2004044984A2 (en) 2004-05-27
TW200409355A (en) 2004-06-01
CN1708850A (zh) 2005-12-14
KR100750696B1 (ko) 2007-08-22
US20040084770A1 (en) 2004-05-06
AU2003291341A1 (en) 2004-06-03
EP1561242A4 (en) 2007-08-01
US8921969B2 (en) 2014-12-30
EP1561242A2 (en) 2005-08-10
TWI241024B (en) 2005-10-01
US20070034984A1 (en) 2007-02-15
KR20050083881A (ko) 2005-08-26
HK1084507A1 (en) 2006-07-28
WO2004044984A3 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
US8921969B2 (en) Chip-scale Schottky device
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US6707128B2 (en) Vertical MISFET transistor surrounded by a Schottky barrier diode with a common source and anode electrode
US8124983B2 (en) Power transistor
US9431394B2 (en) Power semiconductor package with gate and field electrode leads
JP2006173437A (ja) 半導体装置
US12057389B2 (en) Transistor semiconductor die with increased active area
US20150206768A1 (en) Method and system for co-packaging gallium nitride electronics
CN104659025A (zh) 用于具有共同封装的氮化镓功率器件的交叉升压变换器的方法和系统
JP2018022892A (ja) パワー半導体モジュール
CN105826366A (zh) 半导体器件
US6222248B1 (en) Electronic semiconductor power device with integrated diode
JP3432708B2 (ja) 半導体装置と半導体モジュール
US7649247B2 (en) Radiation hardened lateral MOSFET structure
CN106356369B (zh) 包括钳位结构的半导体器件
CN117476634A (zh) Igbt器件结构及其制备方法
JP2022163499A (ja) 半導体装置
JP2809998B2 (ja) 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ
US20240038713A1 (en) Semiconductor chip and semiconductor device
TWI736412B (zh) 垂直式雙極性電晶體裝置
CN111326572A (zh) 一种半导体功率器件的背面结构
WO2023188867A1 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1084507

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1084507

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: SILICONIX TECHNOLOGY C.V.

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORPORATION

Effective date: 20120720

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120720

Address after: Singapore Singapore

Patentee after: SILICONIX TECHNOLOGY C.V.

Address before: California, USA

Patentee before: INTERNATIONAL RECTIFIER Corp.

CX01 Expiry of patent term

Granted publication date: 20080409

CX01 Expiry of patent term